CN107949914A - 具有凸起掺杂晶体结构的半导体器件 - Google Patents

具有凸起掺杂晶体结构的半导体器件 Download PDF

Info

Publication number
CN107949914A
CN107949914A CN201580079001.2A CN201580079001A CN107949914A CN 107949914 A CN107949914 A CN 107949914A CN 201580079001 A CN201580079001 A CN 201580079001A CN 107949914 A CN107949914 A CN 107949914A
Authority
CN
China
Prior art keywords
crystal
iii
doped
raised
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580079001.2A
Other languages
English (en)
Other versions
CN107949914B (zh
Inventor
M·拉多萨夫列维奇
S·达斯古普塔
S·K·加德纳
S·H·宋
H·W·田
R·S·周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107949914A publication Critical patent/CN107949914A/zh
Application granted granted Critical
Publication of CN107949914B publication Critical patent/CN107949914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

描述了包括从器件层延伸的升高或凸起晶体结构的半导体器件。在实施例中，Ⅲ‑N晶体管包括在栅极叠置体的任一侧上的凸起晶体n+掺杂源极/漏极结构。在实施例中，非结晶材料用于限制多晶源极/漏极材料的生长，允许高质量源极/漏极掺杂晶体从未受损区生长并横向扩展以形成与器件层内的二度电子气体(2DEG)的低电阻接合。在一些实施例中，在开始凸起源极/逻辑生长之前用非结晶材料覆盖可造成竞争性多晶体多生长的受损GaN的区域。

Description

具有凸起掺杂晶体结构的半导体器件
背景技术
在便携式电子应用中对集成电路(IC)的要求激发了较高水平的半导体器件集成。在发展中的很多高级半导体器件影响非硅半导体材料，包括化合物半导体材料(例如GaAs、InP、InGaAs、InAs和Ⅲ-N材料)。Ⅲ-N材料以及具有纤维锌矿结晶度的其它材料(例如但不限于AgI、ZnO、CdS、CdSe、α-SiC和BN)示出了对高电压和高频率应用(如功率管理IC和RF功率放大器)的特定前途。Ⅲ-N异质外延(异质结构)场效应晶体管(HFET)(例如高电子移动性晶体管(HEMT)和金属氧化物半导体(MOS)HEMT)采用具有例如在GaN半导体和另一Ⅲ-N半导体合金(例如AlGaN或AlInN)的界面处的一个或多个异质结的半导体异质结构。基于GaN的HFET器件受益于相对宽的带隙(～3.4eV)，比基于Si的MOSFET实现更高的击穿电压以及高载流子移动性。Ⅲ-N材料系统对光子学(例如LED)、光生伏打和传感器(其中的一个或多个对集成到电子器件平台中也是有用的)也是有用的。
对于很多非硅器件材料，提供适合于产生良好的欧姆接触的掺杂半导体材料可能是有挑战性的。减小接触电阻和薄层电阻的接触结构和技术可以有利地减小总器件电阻以增强器件性能和/或减小器件功率消耗。
附图说明
本文中所述的材料通过示例的方式而非通过限制的方式在附图中示出。为了说明的简单和清楚，在附图中所示的元件不一定按比例绘制。例如，为了清楚，一些元件的尺寸可以相对于其它元件放大。此外，在被认为是适当的情况下，附图标记在附图当中重复，以指示对应或相似的元件。在附图中：
图1A是根据一些实施例的包括凸起掺杂晶体材料的半导体器件结构的截面视图，凸起掺杂晶体材料环绕用非结晶材料内衬的凹槽的非硅晶体边缘；
图1B是根据一些实施例的半导体器件结构的截面视图，其进一步描绘当晶体生长前端演进以与凹槽的非硅晶体边缘相交时的凸起掺杂晶体材料；
图2是根据一些实施例的包括凸起掺杂晶体材料的半导体器件结构的截面视图，凸起掺杂晶体材料环绕在非结晶材料之上延伸的凸起非硅晶体主体；
图3和4是描绘根据一些实施例的包括凸起环绕晶体源极/漏极材料的GaN晶体管的截面视图；
图5和6是示出根据实施例的形成凸起环绕晶体源极/漏极材料的方法的流程图；
图7A、7B、7C、7D、7E、7F、7G和7H是根据实施例的当在图6中所示的方法中的选定操作被执行时演进的SoC的截面视图；
图8示出了根据本发明的实施例的移动计算平台和数据服务器机器，其采用包括硅上的硅FET的SoC和包括凸起环绕晶体源极/漏极材料的GaN HFET；以及
图9是根据本发明的实施例的电子计算设备的功能方框图。
具体实施方式
参考附图描述了一个或多个实施例。虽然详细描绘和讨论了具体的配置和布置，应理解，这仅为了说明性目的来完成。相关领域中的技术人员将认识到，其它配置和布置是可能的而不偏离本说明书的精神和范围。对相关领域中的技术人员将显而易见的是，可以在除了在本文详细描述的内容以外的各种其它系统和应用中采用本文中所述的技术和/或布置。
在下面的具体实施方式中参考附图，其形成说明书的一部分并示出示例性实施例。此外，要理解的是，可以利用其它实施例，并且可以做出结构和/或逻辑变化而不偏离所要求保护的主题的范围。还应注意，方向和基准(例如上、下、顶、底等)可以仅用于便于在附图中的特征的描述。因此，下面的具体实施方式不应以限制性意义进行理解，并且所要求保护的主题的范围仅由所附权利要求及其等效形式限定。
在下面的描述中，阐述了很多细节。然而，对本领域中的技术人员将显而易见的是，可以在没有这些具体细节的情况下实践本发明。在一些实例中，公知的方法和设备以方框图的形式而不是详细地示出，以避免使本发明难以理解。在整个说明书中对“实施例”或“一个实施例”的引用意指结合该实施例所述的特定特征、结构、功能或特性被包括在本发明的至少一个实施例中。因此，短语“在实施例中”或“在一个实施例中”或“一些实施例”在整个说明书中的不同地方中的出现并不一定都指本发明的同一实施例。此外，特定特征、结构、功能或特性可以用任何适合的方式在一个或多个实施例中组合。例如，第一实施例可以与第二实施例在与这两个实施例相关联的特定特征、结构、功能或特性不相互排斥的任何地方进行组合。
如在说明书和所附权利要求中使用的，单数形式“一”、“一个”和“所述”旨在也包括复数形式，除非上下文清楚地另行指示。还将理解，如在本文使用的术语“和/或”指代并包含一个或多个相关联的所列出的项的任何和所有可能的组合。
术语“耦合”和“连接”连同它们的派生词在本文中可以用于描述部件之间的功能或结构关系。应理解，这些术语并没有被规定为彼此的同义词。更确切地，在特定的实施例中，“连接”可以用于指示两个或更多个元件彼此直接物理、光或电接触。“耦合”可以用于指示两个或更多个元件彼此直接或间接(在它们之间有其它中间元件)物理或电接触，和/或两个或更多个元件彼此协作或交互作用(例如，如在原因和结果关系中的)。
如在本文使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”可以指代一个部件或材料相对于其它部件或材料的相对位置，其中这样的物理关系是引人注意的。例如在材料的背景下，一种材料或设置在另一材料之上或之下的材料可以直接接触或可以具有一个或多个中间材料。而且，设置在两种材料或材料之间的一种材料可以与两层直接接触或可以具有一个或多个中间层。相比之下，在第二材料或材料“上”的第一材料或材料与第二材料/材料直接接触。将在部件组件的背景下做出类似的区分。
如在整个说明书中和在权利要求中所使用的，由术语“……中的至少一个”或“……中的一个或多个”连接的术语的列表可以意指所列出的项的任何组合。例如，短语“A、B或C中的至少一个”可以意指A；B；C；A和B；A和C；B和C；或A、B和C。
在本文中描述了包括在与非结晶材料相邻的晶体引晶表面上再生长的一个或多个凸起晶体掺杂半导体材料的异质外延结构。在一些实施例中，相对于晶体引晶表面设置非结晶材料以阻碍较低质量掺杂材料(例如多晶体)的生长。生长的晶体掺杂半导体材料理想地是最低薄层电阻和对下层器件层的接触电阻的单晶体。在一些示例性实施例中，纤维锌矿结晶度的凸起或升高的掺杂半导体材料在极化层的顶表面上生长。在一些实施例中，促进掺杂晶体材料的横向生长，同时非结晶材料阻挡生长衬底的受损区，其中低质量材料的竞争性生长可能在其它情况下成核。在一些实施例中，凸起晶体掺杂半导体材料环绕下层晶体结构的侧壁以建立与器件层的区域的接触以接合两度电子气体(2DEG)。
如下所述，在本文中例示的凸起外延掺杂晶体结构和技术提供提高的结晶度，理想地单晶体，特别是在纤维锌矿材料系统(例如GaN材料)内。在一些有利的实施例中且如下进一步例示的，通过非结晶生长掩模材料的使用来选择性地阻止多晶Ⅲ-N材料的成核，非结晶生长掩模材料可以是牺牲性的或永久地并入到最终器件结构中。
发明人发现，从例如在凹槽蚀刻过程期间承受损坏的引晶表面生长的掺杂半导体材料可以具有多晶微结构或极高的位错密度。这样的低质量源极/漏极材料可能不利地导致高器件接触电阻。根据本文中所述的实施例，可以例如通过应用非结晶材料的掩模以覆盖(多个)受损表面的至少一部分来有意地阻止半导体材料在受损表面上的成核。再生长材料从而可以主要在能够形成更好的微结构(理想地，单晶体)的掺杂材料的未受损引晶表面上成核。在掺杂材料的接触电阻或薄层电阻被足够提高的情况下，非结晶掩蔽材料的维度限制可能更胜于较差材料质量的更扩大的掺杂材料区。
在一些实施例中，半导体器件结构包括环绕凹槽的非硅晶体边缘的凸起掺杂晶体材料，凹槽至少部分地用非结晶材料内衬。图1A是根据一些实施例的包括凸起掺杂晶体材料150的半导体器件结构101的截面视图，凸起掺杂晶体材料150环绕至少部分地填充有非结晶材料115或用非结晶材料115内衬的凹槽132的非硅晶体边缘。
凹槽132设置在非硅晶体主体131中。在一些实施例中，晶体主体131是Ⅲ-N材料，例如但不限于AlN、GaN、AlGaN、InAlGaN。发明人目前理解在Ⅲ-N材料的背景下详细描述的结构和技术广泛适用于进一步包括至少AgI、ZnO、CdS、CdSe、α-SiC和BN的一系列纤维锌矿半导体，并且可以进一步适用于其它非硅材料系统，例如但不限于GaAs、InP、InAs、InGaAs、InGaP等。预期熟悉这些可选的半导体材料系统的特性的本领域中的技术人员将能够在缺少本文中详细描述的示例性Ⅲ-N材料系统与可选的材料系统之间的显著不兼容性的一些特定先验知识的情况下成功地应用本文中所述的技术。
在一些实施例中，晶体主体131具有单晶微结构。晶体主体131的结晶质量可以根据材料组分和用于形成晶体主体131的技术来动态地变化。例如，Ⅲ-N晶体主体131可以具有高达108-1011/cm2的位错密度。如图1A中进一步所示的，在一些Ⅲ-N实施例中，Ⅲ-N晶体结构131的c轴理想地被对准为大致正交于晶体主体131的顶表面。然而特别地，c轴可以稍微倾斜，例如比正交少几度，例如作为在边料或轴外衬底等上的不完美外延生长的结果。在一些实施例中，{000-1}平面更接近晶体主体131的后侧表面。这样的实施例可以被称为Ga极性(+c)，因为Ga(或其它Ⅲ族元素)的三个化学键指向衬底(未示出)。对于Ga(或其它第Ⅲ族元素)的三个化学键指向相反的方向的可选实施例，晶体主体131将被称为N极性(-c)。
晶体主体131可以是体衬底的一部分，或可以是设置在载体衬底上的外延材料。在任一实施例中，凹槽132只穿过晶体主体131的部分厚度延伸。在示例性实施例中，凹槽132具有由从晶体主体131的顶表面延伸到凹槽132的底部的凹槽边缘133限定的深度。在晶体主体中的凹槽可以部分地回填有非结晶材料以阻止掺杂晶体材料在先前由蚀刻过程损坏的凹槽表面上的成核。在图1A中，非结晶材料115设置在凹槽132的底表面之上。
在一些实施例中，非结晶电介质组分设置在非硅晶体主体中的凹槽内。在一些示例性实施例中，非结晶材料115是提供良好的电介质隔离的电介质，例如但不限于氧化铝(Al2O3)、氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)或聚合物电介质(例如苯并环丁烯)。在一些实施例中，非结晶材料115被图案化到电介质材料的区域中，该电介质材料的区域具有无非结晶材料的凹槽表面的区域。在图1A中，例如凹槽边缘133的一部分没有非结晶材料115，并且非结晶材料115的顶表面实质上是平面的。在凹槽边缘133的顶部下方凹进的平面化非结晶材料115指示非结晶材料115被选择性地深蚀刻。
在一些实施例中，一个或多个器件层材料设置在部分凹进的非硅晶体主体之上。一个或多个器件层材料是晶体，并且可以设置在下层晶体主体的侧壁或顶表面之上。在一些实施例中，器件层材料是外延的，具有微结构和从提供生长引晶表面的下层晶体主体得到的取向。器件层材料可以形成包括一个或多个异质结的异质结构。在示例性GaN晶体主体的背景下，器件层材料可以包括GaN沟道材料以及一个或多个极化层(例如AlN和/或AlInN和/或AlGaN和/或InGaN)。其它器件层材料可以包括一个或多个隧穿层材料、量子阱结构材料等。在图1A中所示的示例性实施例中，器件层材料包括设置在晶体主体131的GaN沟道区之上的极化层135。极化层135要在沟道区内创建二维电子气体(2DEG)136。
在一些实施例中，凸起掺杂晶体材料与非硅晶体主体的至少一个未受损表面或器件层材料物理接触。对于这样的实施例，凸起掺杂晶体材料从(多个)未受损表面成核并生长到凸起结构中。在受损表面成核由非结晶材料限制时，凸起掺杂晶体材料实质上可以是单晶的，遵循晶体主体的未受损微结构或器件层材料。图1A示出了设置在极化层135的表面上的凸起掺杂晶体材料150。对于一些实施例，凸起掺杂晶体材料150具有比下层晶体主体131和/或极化层135的位错密度大不到一个数量级的位错密度。例如，在晶体主体131和/或极化层135具有在108cm-2和1011cm-2之间的位错密度的一些示例性GaN实施例中，凸起掺杂晶体材料150具有在109cm-2和1012cm-2之间的位错密度。相比之下，从受损表面生长的凸起掺杂材料具有比存在于器件层的顶表面处的大得多数量的缺陷，位错密度在最佳情况下将更大很多数量级，且更可能仅为多晶体。
凸起掺杂晶体材料可以具有已知适合于器件层材料组分和/或包含器件层材料的器件的任何组分。在晶体主体131是GaN且极化层135的顶表面包括另一Ⅲ-N材料(例如AlInN)的一个示例性实施例中，凸起掺杂晶体材料150包括InGaN的单晶体。在另外的实施例中，晶体InGaN是n+掺杂的以起晶体管的源极和/或漏极区的作用。n+掺杂水平可以是一般用于GaN器件的N+源极/漏极的任何水平，因为实施例在这个背景下不被限制。
在一些实施例中，凸起掺杂晶体材料与下层非硅晶体主体的多于一个表面或器件层材料物理接触。在图1A中，凸起掺杂晶体材料150在极化层135的顶表面和凹槽边缘133的至少一部分周围延伸或“环绕”极化层135的顶表面和凹槽边缘133的至少一部分。凸起掺杂晶体材料150与凹槽侧壁133紧密接触。在半导体器件结构101的背景下，器件功能可能由2DEG136与凸起掺杂晶体材料150之间的界面的质量明显影响。在如图1所示的凸起掺杂晶体材料通过凹槽边缘133与2DEG 136接合的情况下，发明人发现，较低的接触电阻可以用掺杂晶体材料来实现，该掺杂晶体材料实质上是单晶体并以起源于没有被先前处理损坏的晶体表面(例如极化层135的顶表面)的生长前端进行生长。
图1B进一步示出了根据一些实施例的凸起掺杂晶体材料150的生长前端的移动。如所示的，初始凸起掺杂晶体材料150A从未被生长掩模140覆盖的极化层135的顶部c平面生长。由于生长条件和/或沿着凹槽侧壁133的微结构的条件，在凹槽侧壁133上的成核可以相对较慢。在额外的生长时间之后，初始凸起掺杂晶体材料150A扩展到中间凸起掺杂晶体材料150B中。在没有凹槽侧壁133处的扩展成核的情况下，与凹槽侧壁133相交的初始凸起掺杂晶体材料150A的表面可以沿着凹槽侧壁133作为单晶体横向前进(如由生长前端箭头描绘的)以形成具有与凹槽侧壁133的紧密材料结的中间凸起掺杂晶体材料150B。同样，在被非结晶材料115阻止的凹槽132的底部处的竞争性成核的情况下，与非结晶材料115交叉的中间凸起掺杂晶体材料150B的表面可以作为单晶体越过非结晶材料115横向前进以形成具有良好(低)的薄层电阻的延伸的凸起掺杂晶体材料150C。生长时间可以被调节以实现较少延伸的凸起掺杂晶体材料(例如在图1A中的150)或更多延伸的凸起掺杂晶体材料(例如在图1B中的150C)，作为器件设计选择的问题。
在一些实施例中，在足够的持续时间期间执行横向外延生长以确保凸起掺杂晶体材料150覆盖晶体主体131中的2DEG 136所存在的部分。在另外的实施例中，生长停止，凹槽侧壁133的至少一部分不被凸起掺杂晶体材料150覆盖，如图1A中所描绘的。在这样的实施例中，来自凸起掺杂晶体材料150的衬底泄漏与其它实施例的相比可能较少，其中凸起掺杂晶体材料150被允许形成在凹槽侧壁133的整个深度之上(例如，如在图1B中对延伸的凸起掺杂晶体材料150C描绘的)。
在一些实施例中，半导体器件结构包括环绕凸起晶体主体的非硅晶体边缘的凸起掺杂晶体材料，其在下层非结晶材料之上延伸。图2是根据一些实施例的包括凸起掺杂晶体材料250的半导体器件结构201的截面视图，凸起掺杂晶体材料250环绕在非结晶材料215之上延伸的凸起非硅晶体主体231。对于这样的实施例，并非如上所述地回填凹槽，非结晶材料215首先用作模板生长掩模并接着被影响以阻止凸起掺杂晶体材料250随后过生长到相邻结构中。
晶体主体231可以具有以上针对晶体主体131所述的组分中的任一种。在一些实施例中，凸起晶体主体231是Ⅲ-N材料(例如AlN、GaN、AlGaN、InAlGaN等)。在一些实施例中，晶体主体231是另一纤维锌矿半导体，其进一步包括至少AgI、ZnO、CdS、CdSe、α-SiC和BN。在一些实施例中，凸起晶体主体231具有锌-闪锌矿结晶，包括但不限于GaAs、InP、InAs、InGaAs、InGaP等。
在一些实施例中，凸起晶体主体231具有单晶微结构。晶体主体231的结晶质量可以根据材料组分和用于使凸起晶体主体231从衬底205生长的技术来动态地变化。例如，Ⅲ-N晶体主体131可以具有高达108-1011/cm2的位错密度。如图2中进一步所示的，在一些Ⅲ-N实施例中，凸起Ⅲ-N晶体结构231的c轴理想地被对准，大致正交于晶体主体231的顶表面。然而实际上，c轴可以稍微倾斜，例如比正交少几度，例如作为在边料或轴外衬底等上的不完美外延生长的结果。在一些实施例中，{000-1}平面更接近晶体主体231的后侧表面。这样的实施例可以被称为Ga极性(+c)，因为Ga(或其它第Ⅲ族元素)的三个化学键指向衬底(未示出)。对于Ga(或其它Ⅲ族元素)的三个化学键指向相反的方向的可选实施例，晶体主体231将被称为N极性(-c)。
在一些实施例中，凸起晶体主体231设置在晶体表面之上，晶体表面在示例性实施例中是具有预定结晶取向的实质上单晶的衬底205的表面区域。衬底205可以是各种材料，包括但不限于硅、锗、SiGe、Ⅲ-Ⅴ化合物(如GaAs、InP和3C-SiC)。在示例性实施例中，衬底205是硅，其对于HFET与常规硅MOSFET的单片集成是有利的。实质上单晶的衬底205的结晶取向可以是(100)、(111)或(110)中的任一个。其它结晶取向也是可能的。在一个示例性硅衬底实施例中，衬底205是(100)硅。对于(100)硅衬底205，半导体表面可以有利地例如朝着[110]切余、斜切(offcut)例如2-10°，以便于凸起晶体结构231的成核。
也设置在衬底晶体表面之上的是非结晶材料215。非结晶材料215可以具有先前针对非结晶材料115所述的任何组分。在一些示例性实施例中，非结晶材料215是电介质，例如但不限于氧化铝(Al2O3)、氧化硅(SiO)、氮化硅(SiN)、氮氧化硅(SiON)、碳氮化硅(SiCN)或聚合物电介质(例如苯并环丁烯)。在一些实施例中，非结晶材料215是被图案化为条带的非结晶介质材料，衬底晶体表面的区域设置在条带之间。在衬底是(100)硅的一个示例性实施例中，电介质材料的沟槽和条带具有其与衬底<110>方向对准的最长长度。
非结晶材料厚度T2可以广泛地(例如10nm-20nm)变化，宽度W1(例如20nm-500nm)也可以。非结晶材料特征的横向宽度W2也可以例如从100nm明显改变到1μm。凸起晶体主体231可以根据非结晶模板材料尺寸、外延生长条件和生长持续时间等生长到任意高度。在非结晶材料顶表面216之上的横向过生长也可以随着实施方式而变化。
在一些实施例中，一个或多个器件层材料设置在凸起非硅晶体主体之上。一个或多个器件层材料是结晶的，并且可以设置在凸起晶体主体的侧壁或顶表面之上。在一些实施例中，器件层材料是外延的，具有微结构和从下层晶体主体的生长引晶表面得到的取向。如先前在上面所述的，器件层材料可以形成包括一个或多个异质结的异质结构。在示例性凸起GaN晶体主体的背景下，器件层材料可以包括GaN沟道材料以及一个或多个极化层(例如AlN和/或AlInN和/或AlGaN和/或InGaN)。其它器件层材料可以包括一个或多个隧穿层材料、量子阱结构材料等。在图2中所示的一些示例性实施例中，器件层材料包括设置在凸起晶体主体231的GaN沟道区之上的极化层135。极化层135在沟道区内要创建二维电子气体(2DEG)136。
在一些实施例中，凸起掺杂晶体材料与凸起非硅晶体主体的至少一个未受损表面或器件层材料物理接触。凸起掺杂晶体材料250可以具有先前针对凸起掺杂晶体材料150所述的组分中的任一种。在凸起晶体主体231是GaN且极化层135的顶表面包括另一Ⅲ-N材料(例如AlInN)的一个示例性实施例中，凸起掺杂晶体材料250包括InGaN的单晶体。在另外的实施例中，晶体InGaN是n+掺杂的以起晶体管源极和/或漏极的作用。n+掺杂水平可以是一般用于GaN器件的N+源极/漏极的任何水平，因为实施例在这个背景下不被限制。
在一些实施例中，凸起掺杂晶体材料与下层非硅晶体主体的不止一个表面或器件层材料物理接触。在图2中，凸起掺杂晶体材料250在极化层135的顶表面和凹槽边缘233的至少一部分周围延伸或“环绕”极化层135的顶表面和凹槽边缘233的至少一部分。凸起掺杂晶体材料250与在下层非结晶材料215下方延伸的凸起边缘233紧密接触。如上所述，凸起掺杂晶体材料有利地从(多个)未受损表面成核。非结晶材料215将不使凸起掺杂晶体材料成核。高质量(单)晶体掺杂材料因此可以生长以提供对凸起晶体主体231的区域的良好的接触电阻并进一步提供在非结晶材料215之上横向延伸的任何掺杂材料内的良好薄层电阻。
在一些实施例中，未被生长掩模140覆盖的极化层135的顶表面是未受损的。凸起边缘233也可以是新来自于凸起晶体主体231的横向外延过生长的未受损晶体表面。器件层(例如极化层135)的先前生长可以在凸起主体231的顶表面(c平面)处而不是在凸起边缘233上优先成核。凸起掺杂晶体材料230可以与包括极化层135的顶表面和凸起侧壁233的多个未受损表面紧密物理接触。对于这样的实施例，凸起掺杂晶体材料250可以在这些未受损表面中的任一个或两个处成核。
在其它实施例中，凸起侧壁233可能被损坏，例如作为先前处理的结果以去除极化层135的一部分并暴露与凸起侧壁233相交的2DEG 136。对于这样的实施例，凸起侧壁233可以具有本质上与上面在凸起侧壁133(图1A)的背景下所述的相同的属性。凸起掺杂晶体材料250然后有利地从极化层135的顶表面成核，生长前端继续在凸起侧壁233之上延伸较长的生长时间，实质上如上面针对具有蚀刻损坏的凹槽侧壁(图1B)的实施例所述的。不考虑凸起侧壁233处的大量晶体缺陷，凸起掺杂晶体材料250有利地是单晶的，遵循晶体主体的未受损微结构或器件层材料。对于由图2示出的一些实施例，凸起掺杂晶体材料250具有比下层晶体主体231和/或极化层135的位错密度大不到一个数量级的位错密度。例如，在凸起晶体主体231和/或极化层135具有在108cm-2与1011cm-2之间的位错密度的一些示例性GaN实施例中，晶体接触材料250具有在109cm-2与1012cm-2之间的位错密度。
图3和4是分别描绘根据一些实施例的包括凸起环绕掺杂晶体材料的GaN晶体管301和401的截面视图。描绘了示例性Ⅲ-N HFET实施例。然而，发明人目前理解本文中所述的结构和技术广泛地可应用于包括至少晶体管(例如还包括HBT)和LED的(光电)二极管、光子或光伏应用的很多其它半导体器件。因此，预期熟悉可选的半导体器件的特性的本领域中的技术人员将能够在缺少(多个)示例性HFET器件与(多个)可选器件之间的显著不相容性的一些特定的先验知识的情况下成功地应用本文所述的技术。
在根据晶体管301和401的一些Ⅲ-N HFET实施例中，栅极端子360设置在栅极电介质(未描绘)之上。栅极端子和栅极电介质包括在Ⅲ-N极化层135之上的栅极叠置体和未凹进的Ⅲ-N晶体结构131或凸起Ⅲ-N晶体结构231的沟道区。栅极端子260可以是已知具有不同于设置在Ⅲ-N极化层135下方的沟道半导体层的适合的导电率和逸出功的任何金属或半导体。栅极电介质如果存在则可以是已知适合于Ⅲ-N FET的任何高k或常规电介质材料。
在一些实施例中，单晶凸起掺杂材料被层间电介质围绕。如图3和图4中所示的，凸起接触材料150和250的表面被密封在平面化电介质380内。器件端子金属化370可以进一步耦合到凸起掺杂晶体材料150、250，遵循任何已知的架构。在图3中所示的示例性实施例中，凸起环绕掺杂晶体材料150是非平面化的，接触金属化370向下延伸穿过上层平面化层间电介质(ILD)380并着陆在晶体接触材料150的非平面化表面上。在图4中所示的示例性实施例中，凸起环绕晶体n+掺杂参考250是平面化的，接触金属化370向下延伸穿过ILD 380并着陆在晶体n+掺杂材料250的平面化表面上。接触金属化370的顶表面实质上与栅极叠置体360在同一平面上。在一些另外的实施例中，片上系统(SoC)包括设置在第一晶体表面区之上的基于硅的晶体管(未描绘)和设置在第二晶体表面区之上的非基于硅的晶体管，例如HFET401。
可以使用各种方法来制造上面所述的半导体异质结构和半导体器件。凸起掺杂晶体材料的外延过生长可以利用各种技术和处理室配置。在实施例中，横向外延过生长条件被设计成有利于使成核的晶体的横向生长表面前进。
图5是示出根据实施例的形成具有凸起晶体接触材料的GaN晶体管的方法501的流程图。方法501可以用于形成半导体异质结构101(图1A)并进一步形成GaN晶体管301(图3)。
方法501(图5)以在操作505接收包括晶体GaN材料层的衬底开始。在一些实施例中，Ⅲ-N外延生长过程在方法501的上游用于在天然或非天然衬底上形成GaN晶体。方法501在操作515继续，其中极化材料层沉积在GaN材料的表面之上。任何已知的技术可以用于在操作515使极化材料生长或沉积。在操作525，凹槽被蚀刻到晶体GaN材料层之外。在一些实施例中，例如掩模沉积在极化材料之上并被图案化以在随后的凹槽蚀刻期间保护极化层。在一些实施例中，在操作525形成的凹槽蚀刻需要使GaN材料层的未掩蔽部分暴露于等离子体激励的蚀刻剂物质。已知适合于凹槽蚀刻GaN的任何等离子体蚀刻过程可以在操作525被利用，因为实施例在这个方面不被限制。
方法501在操作535继续，其中在操作525形成的(多个)凹槽部分地回填有非结晶材料。可以在操作535沉积上面所述的任何非结晶材料。可以在操作535利用任何已知的浅沟槽隔离沉积和/或回蚀刻过程。在一些实施例中，非结晶电介质材料被共形地沉积并抛光回以例如利用任何已知的化学机械抛光(CMP)过程来将非结晶材料只留在凹槽内。在一些实施例中，例如利用任何已知的旋涂或超填充过程超共形地沉积非结晶电介质材料以形成只在凹槽内的非结晶材料。
方法501在操作545继续，其中凸起掺杂晶体材料从GaN材料的暴露的未受损表面外延生长。在一些实施例中，在凹槽蚀刻操作525期间掩蔽极化层的材料横向地被蚀刻以暴露相邻于在操作525形成的凹槽的边缘的下层极化材料的边缘部分。在另外的实施例中，外延过程可以用于使凸起掺杂Ⅲ-N接触材料(例如n+掺杂InGaN源极/漏极材料)在极化材料的暴露的c平面上的成核部位处生长。操作545可以依赖于第一外延生长条件(例如第一Ⅲ-N生长压力、第一Ⅲ-N生长温度和第一Ⅴ/Ⅲ生长前体比)，并且还可以包括多个生长条件。在初始生长期之后，生长条件可以改变以有利于凸起掺杂晶体材料(例如n+InGaN)横向外延过生长(LEO)以将材料环绕在操作525形成的凹槽的侧壁周围。在一些实施例中，横向外延生长在它在凹槽侧壁的任何受损GaN表面之上进行时保持结晶的，GaN表面紧密地接触2DEG的区域中的凹槽侧壁。
在另外的实施例中，在非结晶材料用于阻止较低质量掺杂源极/漏极材料的成核之后，凸起掺杂源极/漏极材料也可以在非结晶生长掩模材料的至少一部分的去除之后执行的第二生长阶段期间在尺寸上扩大。例如，在第一生长阶段期间可以利用非结晶材料以确保2DEG与单晶体掺杂半导体接合。随后可以去除非结晶掩模，并且第二数量的掺杂半导体在第二阶段期间生长，其中掺杂多晶源极/漏极材料是更可接受的。
在操作555，利用任何已知的技术通过在器件的沟道区内的极化层之上形成栅极叠置体来完成GaN器件。可以去除在沟道区内掩蔽极化层的材料并且极化层变薄(如果需要)。此外，在操作555，接触凸起掺杂晶体材料的ILD和金属化可以由本领域中已知的任何技术形成。
图6是示出根据实施例的用于形成包括硅MOSFET的SoC和具有凸起环绕晶体源极/漏极材料的GaN HFET的方法601的流程图。方法601可以用于形成例如HFET 401(图4)。图7A、7B、7C、7D、7E、7G和7H是根据实施例的在执行图6中所示的方法中的选定操作时演进的SoC的截面视图。
首先参考图6，方法601以在衬底的第一区或部分之上形成非结晶材料开始。在一些实施例中，非结晶材料是利用已知适合于材料的任何技术来沉积的电介质。在操作620，非结晶材料被图案化，例如以在非结晶材料中形成暴露衬底的晶体引晶表面的沟槽。晶体引晶表面可以是体衬底或衬底的一些界面材料的表面。对于一些实施例，非结晶材料用作用于随后的非硅外延生长的模板，并且进一步作为限制凸起源极/漏极材料的随后过生长的掩模。可以在操作620利用任何图案转移技术。虽然可以在操作620采用已知适合于非硅晶体的异质外延生长的任何模板结构，但在包括(100)立方半导体表面的示例性实施例中，模板包括在衬底的<110>方向上延伸的沟槽。模板结构例如暴露(100)硅表面的条带。图7A还示出了一个示例性实施例，其中衬底205包括具有鳍状物结构706的第一(硅CMOS)区102和第二区103，在第二区103中将形成凸起晶体结构。如7B中进一步描绘的，非结晶材料215被图案化成模板结构。
返回到图6，在操作630，Ⅲ-N材料(例如GaN)从暴露的引晶表面生长以回填模板结构(例如回填沟槽条带)。材料生长可以是通过任何已知的技术，例如但不限于金属有机化学气相沉积(MOCVD)或分子束外延(MBE)。在一些实施例中，在操作630采用900℃或更大的升高温度以使GaN晶体结构外延生长。当模板结构实质上被回填(即非结晶材料被平面化)时，生长条件可以在操作640改变以有利于Ⅲ-N晶体结构在非结晶模板材料之上的横向外延过生长(LEO)。在一些实施例中，在操作640采用的LEO过程有利于倾斜侧壁小面的形成。在有利于不平行且不正交于c平面的纤维锌矿晶体小面的速率下的过生长被发现远离c平面并朝着侧壁使缺陷弯曲，使得Ⅲ-N晶体结构的顶表面的质量随着过生长时间而提高。在图7C中进一步所示的示例性实施例中，当操作630终止时，Ⅲ-N晶体结构730实质上与非结晶材料215在同一平面上。如图7D中进一步所示的，具有有尖峰的剖面的凸起II-N晶体结构730A、730B和730C在操作640的初始部分期间形成。利用额外的LEO，峰730A-C扩展到梯形剖面内，梯形剖面继续扩展到图7E中所示的合并的凸起结构231中。
返回到图6，在操作650，Ⅲ-N极化层在由LEO操作640形成的凸起Ⅲ-N晶体结构之上生长。任何常规外延过程可以用于形成Ⅲ-N极化层。在一些实施例中，极化层在有利于从凸起Ⅲ-N晶体结构的c平面生长的条件下生长。根据凸起Ⅲ-N晶体结构侧壁的生长条件和特性，非常少的Ⅲ-N极化材料或根本没有极化材料可以在操作650期间形成在凸起Ⅲ-N晶体结构的侧壁上。如图7F中进一步所示的，极化层135在升高的晶体结构231上生长。
返回到图6，在操作660，凸起Ⅲ-N晶体源极/漏极材料在由LEO操作640形成的凸起Ⅲ-N晶体结构的区域上和/或在操作650形成的Ⅲ-N极化层的区域上外延生长。凸起Ⅲ-N晶体源极/漏极材料可以利用已知适合于所选择的源极/漏极材料的任何外延过程来生长。在一些实施例中，n+(Si)掺杂InGaN通过MOCVD、MBE等来生长。在一些实施例中，在使凸起Ⅲ-N晶体源极/漏极材料生长之前，在覆盖凸起Ⅲ-N晶体结构的沟道区的Ⅲ-N极化层的一部分之上形成和/或图案化牺牲性掩蔽材料。凸起Ⅲ-N晶体源极/漏极材料随后生长在掩蔽材料周围。在一些实施例中，可以在开始凸起Ⅲ-N晶体源极/漏极材料生长之前去除设置在凸起Ⅲ-N晶体结构的区域上的任何Ⅲ-N极化材料，在该区域中晶体源极/漏极材料与2DEG接合。已知去除特定的极化材料的任何蚀刻剂和蚀刻过程可以用于这个目的。
在操作610形成的牺牲性掩蔽材料和非结晶材料可以限制凸起Ⅲ-N晶体源极/漏极材料生长。在一些实施例中，凸起Ⅲ-N晶体源极/漏极材料最初以有利于从暴露的极化材料的c平面生长的条件生长。随后，LEO过程被执行以使凸起Ⅲ-N晶体源极/漏极材料在凸起Ⅲ-N晶体结构的侧壁部分之上过生长。在LEO过程足够长的一些实施例中，凸起Ⅲ-N晶体源极/漏极材料在操作610形成的非结晶材料的至少一部分之上横向地生长。如图7G中进一步所示的，凸起Ⅲ-N(例如n+InGaN)晶体源极/漏极材料250从极化层135上的成核部位横向过生长，向下环绕凸起Ⅲ-N(例如GaN)晶体结构231的侧壁。
返回到图6，方法601在操作670继续，其中栅极叠置体沉积在HEFT沟道区内的极化层之上。源极/漏极金属化与在操作660形成的凸起晶体源极/漏极材料接触。在一些实施例中，在操作660期间设置在沟道区之上的掩蔽材料进一步被用作牺牲性材料，其中要形成HFET的栅极叠置体。在去除掩蔽材料之后，极化层可以变薄(例如在凹进的栅极实施例中)。在一些实施例中，电介质间隔体在由掩蔽材料留下的凹槽中形成，作为在操作660形成的掺杂晶体材料和栅极叠置体之间的绝缘。在图7H中进一步所示的示例性实施例中，栅极叠置体360的形成进一步需要在凹槽内的栅极电介质的沉积和栅极电极的沉积，其中去除了掩蔽材料。任何已知的电介质沉积过程(例如CVD和ALD)可以用于形成栅极电介质。任何已知的金属沉积过程(例如CVD、ALD和/或PVD)可以用于形成栅极电极。ILD 380可以在栅极叠置体的形成之前或之后进一步沉积和/或平面化。任何已知的技术可以用于形成接触金属化370。
方法601(图6)在操作680继续，其中基于硅的MOSFET形成在衬底之上。在操作680参与任何已知的MOSFET制造过程。在图7H中进一步示出的示例性实施例中，使用任何已知的技术来形成非平面MOSFET 125(例如finFET)。在可选的实施例中，形成平面MOSFET。方法601(图6)在操作690结束，基于硅的MOSFET和基于Ⅲ-N的HFET使用任何已知的后端金属化过程来互连。
图8示出了系统800，其中根据本发明的实施例，移动计算平台805和/或数据服务器机器806采用包括至少一个GaN HFET的IC，GaN HFET包括凸起晶体接触材料。服务器机器806可以是任何商用服务器，例如包括设置在机架内并且联网在一起用于电子数据处理的任何数量的高性能计算平台，其在示例性实施例中包括封装单片IC 850。移动计算平台805可以是为电子数据显示器、电子数据处理、无线电子数据传输等中的每个配置的任何便携式设备。例如，移动计算平台805可以是平板设备、智能电话、膝上型计算机等中的任一个，并且可以包括显示屏(例如电容、电感、电阻或光学触摸屏)、芯片级或封装级集成系统810和电池815。
不管是设置在展开视图820中所示的集成系统810内还是作为服务器机器806内的独立封装芯片，封装单片IC 850都包括存储器芯片(例如RAM)或处理器芯片(例如微处理器、多核心微处理器、图形处理器等)，其包括设置在HT稳定的界面层之上的至少一个Ⅲ-NHFET，例如，如本文中其它地方所述的。单片IC 850可以进一步耦合到板、衬底或内插器860连同功率管理集成电路(PMIC)830、包括宽带RF(无线)发射机和/或接收机(TX/RX)(例如包括数字基带，并且模拟前端模块还包括在发射路径上的功率放大器和在接收路径上的低噪声放大器)的RF(无线)集成电路(RFIC)825以及其控制器835中的一个或多个。
在功能上，PMIC 830可以执行电池功率调节、DC到DC转换等，且因此具有耦合到电池815的输入端并具有向其它功能模块提供电流供应的输出端。如进一步示出的，在示例性实施例中，RFIC 825具有输出端，其耦合到天线(未示出)以实现多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物以及被指定为3G、4G、5G和更高代的任何其它无线协议。在替代的的实施方式中，这些板级模块中的每个可以集成到与单片IC 850的封装衬底耦合的单个IC上或集成在与单片IC 850的封装衬底耦合的单个IC内。
图9是根据本公开内容的至少一些实施例而布置的计算设备900的功能方框图。计算设备900可以建立在例如平台805或服务器机器806内部。根据本发明的实施例，设备900还包括母板902，母板902容纳多个部件，例如但不限于处理器904(例如应用处理器)，多个部件进一步并入包括凸起晶体接触材料的至少一个Ⅲ-N HFET。处理器904可以物理和/或电气地耦合到母板902。在一些示例中，处理器904包括封装在处理器904内的集成电路管芯。通常，术语“处理器”或“微处理器”可以指代对来自寄存器和/或存储器的电子数据进行处理以将该电子数据转换成可以进一步存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
在各种示例中，一个或多个通信芯片906也可以物理地和电气地耦合到母板902。在另外的实施方式中，通信芯片906可以是处理器904的部分。根据其应用，计算设备900可以包括可以或可以不物理地和电气地耦合到母板902的其它部件。这些其它部件可以包括但不限于易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪速存储器、图形处理器、数字信号处理器、密码处理器、芯片组、天线、触摸屏显示器、触摸屏控制器、电池、音频编码解码器、视频编码解码器、功率放大器、全球定位系统(GPS)设备、罗盘、加速度计、陀螺仪、扬声器、照相机和大容量存储设备(例如硬盘驱动器、固态驱动器(SSD)、光盘(CD)、数字多功能盘(DVD)等)或类似物。
通信芯片906可以实现无线通信以用于将数据传输到计算设备900和从计算设备900传输数据。术语“无线”及其派生词可以用于描述可通过使用经调制电磁辐射来经由非固体介质传送数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关联的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片906可以实现多种无线标准或协议中的任一种，包括但不限于本文中其它地方所述的那些。如所讨论的，计算设备900可以包括多个通信芯片706。例如，第一通信芯片可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
虽然参考各种实施方式描述了本文中阐述的某些特征，这个描述并不旨在以限制性意义解释。因此，本文中所述的实施方式以及对本公开内容所涉及的本领域技术人员明显的其它实施方式的各种修改应被认为处于本公开内容的精神和范围内。
将认识到，本发明不限于这样描述的实施例，但可以在有修改和变更的情况下实践而不脱离所附权利要求的范围。例如，以上实施例可以包括如下进一步提供的特征的特定组合。
在一个或多个第一实施例中，晶体管包括设置在衬底之上的非硅器件材料、设置在器件材料的顶表面上和器件材料的沟道区之上的栅极叠置体、设置在衬底之上并且与器件材料的侧壁相邻并且覆盖器件材料的侧壁的一部分的非结晶材料。晶体管进一步包括设置在器件材料的顶表面上并环绕器件材料的侧壁的凸起掺杂晶体材料以及耦合到凸起掺杂晶体材料的接触金属化。
为了促进一个或多个第一实施例，凸起掺杂晶体材料包括在器件材料的顶表面与侧壁之间延伸的单晶体。
为了促进一个或多个第一实施例，凸起掺杂晶体材料具有不大于1012cm-2的位错密度。
为了促进一个或多个第一实施例，器件层包括受损区，非结晶材料覆盖受损区中的至少一些。
为了促进一个或多个第一实施例，非硅器件材料包括在器件材料内形成2DEG的Ⅲ-N异质结。凸起掺杂晶体材料包括设置在器件材料的c平面上的n+掺杂Ⅲ-N晶体。n+掺杂Ⅲ-N晶体环绕器件材料的侧壁，器件材料的侧壁在Ⅲ-N异质结之上延伸并与2DEG电耦合。
为了促进紧接着上面的实施例，Ⅲ-N异质结包括设置在GaN上的AlN极化层。凸起掺杂晶体材料设置在AlN极化层的顶表面之上。凸起掺杂晶体材料的环绕侧壁的至少一部分直接设置在GaN上。
为了促进上面的第一实施例，非结晶材料设置在器件材料中的凹槽内，并且非结晶材料的顶表面在2DEG下方凹进。
为了促进紧接着上面的实施例，凸起掺杂晶体材料与非结晶材料直接接触。
为了促进上面的第一实施例，器件材料包括在非结晶材料的一部分之上横向延伸的凸起Ⅲ-N晶体主体。
为了促进紧接着上面的实施例，凸起掺杂晶体材料与非结晶材料直接接触。
为了促进紧接着上面的实施例，衬底是硅，非结晶材料和器件材料设置在衬底的(100)表面之上，栅极叠置体包括设置在栅极电介质上的栅极电极，并且栅极叠置体通过电介质间隔体与凸起掺杂晶体材料绝缘。
在一个或多个第二实施例中，半导体器件包括晶体衬底、设置在衬底之上的非结晶材料和设置在非结晶材料中的一个或多个第一沟槽中的具有非立方结晶度并在非结晶材料的一部分之上横向延伸的升高结构。具有与升高结构相同的结晶度的一个或多个器件层设置在升高结构的顶表面之上，但不存在于升高结构的侧壁的至少一部分上。具有与升高结构相同的结晶度的凸起掺杂源极/漏极材料设置在一个或多个器件层的顶表面之上，并进一步环绕升高结构以接触侧壁的未被器件层覆盖的部分。接触金属化耦合到凸起源极/漏极材料。
为了促进一个或多个第二实施例，凸起掺杂源极/漏极材料包括在侧壁与接触金属化之间延伸的单晶体。
为了促进一个或多个第二实施例，在侧壁处的晶体缺陷的数量大于在一个或多个器件层的顶表面处的晶体缺陷的数量。
为了促进紧接着上面的实施例，凸起掺杂源极/漏极材料的位错密度比升高结构的位错密度大不到一个数量级。
为了促进紧接着上面的实施例，凸起掺杂源极/漏极材料具有不大于1012cm-2的位错密度。
在一个或多个第三实施例中，形成半导体器件的方法包括使器件层在设置在衬底之上的非硅晶体材料上外延生长，沉积与非硅晶体材料的侧壁相邻的非结晶材料，使在器件层上的外延掺杂晶体源极/漏极材料成核，以及横向围绕器件层和非硅晶体材料的侧壁而外延生长掺杂晶体源极/漏极材料。
为了促进紧接着上面的实施例，该方法还包括将凹槽蚀刻到非硅晶体材料中以在非硅晶体材料中形成侧壁，在凹槽中沉积非结晶材料。
为了促进第三实施例，该方法还包括将非结晶材料沉积在衬底之上，在非结晶材料中形成一个或多个沟槽，在一个或多个沟槽内并且横向地在非结晶材料之上使凸起非立方晶体结构在衬底之上外延生长，以及使一个或多个器件层在凸起结构之上外延生长。
为了促进紧接着上面的实施例，衬底表面包括斜切少于10°的(100)硅，以及使凸起结构外延生长还包括使Ⅲ-N材料在沟槽材料之上以有利于不平行和不正交于c平面的纤维锌矿晶体面的速率横向生长。使器件层外延生长包括使Ⅲ-N极化层在平行于c平面的凸起Ⅲ-N材料的顶表面之上生长。
为了促进紧接着上面的实施例，使凸起结构外延生长还包括使GaN横向地生长，使一个或多个器件层生长还包括使Ⅲ-N极化层在GaN之上生长，以及使掺杂晶体源极/漏极材料外延生长包括使具有比一个或多个器件层大不到一个数量级的位错密度的n+掺杂InGaN横向生长。
为了促进第三实施例，该方法还包括将栅极叠置体沉积在器件层之上，以及将源极/漏极接触金属化形成到设置在栅极叠置体的相对侧上的掺杂晶体源极/漏极材料的第一和第二区。
然而，上面的实施例在这个方面不受限制，并且在各种实施方式中，上述实施方式可以包括只采用这样的特征的子集，采用这样的特征的不同顺序，采用这样的特征的不同组合，和/或采用除了明确列出的那些特征以外的额外特征。本发明的范围因此应参考所附权利要求连同这样的权利要求所授权的等效形式的完全范围来确定。

Claims (22)

1.一种晶体管，包括：
非硅器件材料，其设置在晶体衬底之上；
栅极叠置体，其设置在所述器件材料的顶表面上和所述器件材料的沟道之上；
非结晶材料，其设置在所述衬底之上并且与所述器件材料的侧壁相邻并且覆盖所述器件材料的侧壁的一部分；
凸起掺杂晶体材料，其设置在所述器件材料的所述顶表面上并且环绕所述器件材料的所述侧壁；以及
接触金属化，其耦合到所述凸起掺杂晶体材料。
2.根据权利要求1所述的晶体管，其中，所述凸起掺杂晶体材料包括在所述器件材料的所述顶表面与侧壁之间延伸的单晶体。
3.根据权利要求1所述的晶体管，其中，所述凸起掺杂晶体材料具有不大于1012cm-2的位错密度。
4.根据权利要求1所述的晶体管，其中，所述器件层包括表面受损区；并且
所述非结晶材料覆盖所述表面受损区中的至少一些。
5.根据权利要求1所述的晶体管，其中：
所述非硅器件材料包括在所述器件材料内形成2DEG的Ⅲ-N异质结；
所述凸起掺杂晶体材料包括设置在所述器件材料的c平面上的n+掺杂Ⅲ-N晶体；并且
所述n+掺杂Ⅲ-N晶体环绕所述器件材料的所述侧壁，所述n+掺杂Ⅲ-N晶体在所述Ⅲ-N异质结之上延伸并且与所述2DEG电耦合。
6.根据权利要求4所述的晶体管，其中：
所述Ⅲ-N异质结包括设置在GaN上的AlN极化层；
所述凸起掺杂晶体材料设置在所述AlN极化层的顶表面之上；并且
所述凸起掺杂晶体材料的环绕所述侧壁的至少一部分直接设置在GaN上。
7.根据权利要求4所述的晶体管，其中：
所述非结晶材料设置在所述器件材料中的凹槽内；并且
所述非结晶材料的顶表面在所述2DEG下方凹进。
8.根据权利要求6所述的晶体管，其中，所述凸起掺杂晶体材料与所述非结晶材料直接接触。
9.根据权利要求4所述的晶体管，其中，所述器件材料包括在所述非结晶材料的一部分之上横向延伸的凸起Ⅲ-N晶体主体。
10.根据权利要求8所述的晶体管，其中，所述凸起掺杂晶体材料与所述非结晶材料直接接触。
11.根据权利要求9所述的晶体管，其中：
所述衬底是硅，
所述非结晶材料和所述器件材料设置在所述衬底的(100)表面之上；
所述栅极叠置体包括设置在栅极电介质上的栅极电极；并且
所述栅极叠置体通过电介质间隔体与所述凸起掺杂晶体材料绝缘。
12.一种半导体器件，包括：
晶体衬底；
非结晶材料，其设置在所述衬底之上；以及
升高结构，其具有与所述衬底不同的结晶度，并且所述升高结构设置在所述非结晶材料中的一个或多个第一沟槽中并且在所述非结晶材料的一部分之上横向延伸；
一个或多个器件层，其具有与所述升高结构相同的结晶度，所述一个或多个器件层设置在所述升高结构的顶表面之上，但不存在于所述升高结构的侧壁的至少一部分上；
凸起掺杂源极/漏极材料，其具有与所述升高结构相同的结晶度，所述凸起掺杂源极/漏极材料设置在所述一个或多个器件层的顶表面之上，并且进一步环绕所述升高结构以接触侧壁的未被所述器件层覆盖的部分；以及
接触金属化，其耦合到所述凸起源极/漏极材料。
13.根据权利要求10所述的器件，其中：
所述凸起掺杂源极/漏极材料包括在所述侧壁与所述接触金属化之间延伸的单晶体。
14.根据权利要求10所述的器件，其中，在所述侧壁处的晶体缺陷的数量大于在所述一个或多个器件层的所述顶表面处的晶体缺陷的数量。
15.根据权利要求12所述的器件，其中，所述凸起掺杂源极/漏极材料的所述位错密度比所述升高结构的位错密度大不到一个数量级。
16.根据权利要求13所述的器件，其中，所述凸起掺杂源极/漏极材料具有不大于1012cm-2的位错密度。
17.一种形成半导体器件的方法，所述方法包括：
使器件层在设置在衬底之上的非硅晶体材料上外延生长；
沉积非结晶材料，所述非结晶材料与所述非硅晶体材料的侧壁相邻；
使所述器件层上的外延掺杂晶体源极/漏极材料成核；以及
横向围绕所述器件层和所述非硅晶体材料的侧壁而外延生长所述掺杂晶体源极/漏极材料。
18.根据权利要求15所述的方法，进一步包括：
将凹槽蚀刻到所述非硅晶体材料中以在所述非硅晶体材料中形成所述侧壁；以及
在所述凹槽中沉积所述非结晶材料。
19.根据权利要求15所述的方法，进一步包括：
将所述非结晶材料沉积在所述衬底之上；
在所述非结晶材料中形成一个或多个沟槽；
在所述一个或多个沟槽内并且横向地在所述非结晶材料之上使凸起晶体结构在所述衬底之上外延生长；以及
使所述一个或多个器件层在所述凸起结构之上外延生长。
20.根据权利要求17所述的方法，其中：
所述衬底表面包括斜切少于10°的(100)硅；
使所述凸起结构外延生长进一步包括使Ⅲ-N材料在所述沟槽材料之上以有利于不平行和不正交于c平面的纤维锌矿晶体面的速率横向生长；并且
使所述器件层外延生长包括使Ⅲ-N极化层在平行于所述c平面的所述凸起Ⅲ-N材料的所述顶表面之上生长。
21.根据权利要求18所述的方法，其中：
使所述凸起结构外延生长进一步包括使GaN横向地生长；
使所述一个或多个器件层生长进一步包括使Ⅲ-N极化层在所述GaN之上生长；以及
使所述掺杂晶体源极/漏极材料外延生长包括使具有比所述一个或多个器件层大不到一个数量级的位错密度的n+掺杂InGaN横向生长。
22.根据权利要求17所述的方法，其中，所述方法进一步包括：
将栅极叠置体沉积在所述器件层之上；以及
将源极/漏极接触金属化形成到设置在所述栅极叠置体的第一侧上的掺杂晶体源极/漏极材料的第一区和设置在所述栅极叠置体的第二侧上的掺杂晶体源极/漏极材料的第二区。
CN201580079001.2A 2015-05-19 2015-05-19 具有凸起掺杂晶体结构的半导体器件 Active CN107949914B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/031542 WO2016186654A1 (en) 2015-05-19 2015-05-19 Semiconductor devices with raised doped crystalline structures

Publications (2)

Publication Number Publication Date
CN107949914A true CN107949914A (zh) 2018-04-20
CN107949914B CN107949914B (zh) 2022-01-18

Family

ID=57318965

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079001.2A Active CN107949914B (zh) 2015-05-19 2015-05-19 具有凸起掺杂晶体结构的半导体器件

Country Status (6)

Country Link
US (2) US10211327B2 (zh)
EP (1) EP3298628A4 (zh)
KR (2) KR102346591B1 (zh)
CN (1) CN107949914B (zh)
TW (1) TW201711203A (zh)
WO (1) WO2016186654A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735943A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110112426A1 (en) 2009-11-10 2011-05-12 Brainscope Company, Inc. Brain Activity as a Marker of Disease
US8577451B2 (en) 2009-12-16 2013-11-05 Brainscope Company, Inc. System and methods for neurologic monitoring and improving classification and treatment of neurologic states
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
WO2019132908A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Polygon shaped crystalline material for iii-v transistors
US10431581B1 (en) * 2018-04-30 2019-10-01 Qualcomm Incorporated Complementary metal-oxide semiconductor (CMOS) integration with compound semiconductor devices
JP2021192396A (ja) * 2018-09-14 2021-12-16 キオクシア株式会社 集積回路装置及び集積回路装置の製造方法
US10651177B1 (en) 2018-11-07 2020-05-12 Nanya Technology Corporation Semiconductor device and method of forming the same
KR102612031B1 (ko) * 2021-02-15 2023-12-11 한국전자통신연구원 고전자 이동도 트랜지스터 소자 및 그 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
CN102652363A (zh) * 2009-12-23 2012-08-29 英特尔公司 Iii-v族半导体器件的电导率改善
US20150102387A1 (en) * 2013-10-15 2015-04-16 Ishiang Shih High Electron Mobility Transistors with Minimized Performance Effects of Microcracks in the Channel Layers

Family Cites Families (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2689683B1 (fr) 1992-04-07 1994-05-20 Thomson Composants Microondes Dispositif semiconducteur a transistors complementaires.
US5818078A (en) 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JP2907128B2 (ja) 1996-07-01 1999-06-21 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3813740B2 (ja) 1997-07-11 2006-08-23 Ｔｄｋ株式会社 電子デバイス用基板
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
US6608327B1 (en) 1998-02-27 2003-08-19 North Carolina State University Gallium nitride semiconductor structure including laterally offset patterned layers
JP4540146B2 (ja) 1998-12-24 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6261929B1 (en) 2000-02-24 2001-07-17 North Carolina State University Methods of forming a plurality of semiconductor layers using spaced trench arrays
JP2002249400A (ja) 2001-02-22 2002-09-06 Mitsubishi Chemicals Corp 化合物半導体単結晶の製造方法およびその利用
US20040029365A1 (en) 2001-05-07 2004-02-12 Linthicum Kevin J. Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
WO2002099859A1 (fr) 2001-06-04 2002-12-12 Toyoda Gosei Co., Ltd. Procede de production d'un semiconducteur au nitrure iii
JP2003069010A (ja) 2001-08-24 2003-03-07 Sharp Corp 半導体装置およびその製造方法
JP2003077847A (ja) 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
JP5194334B2 (ja) 2004-05-18 2013-05-08 住友電気工業株式会社 Ｉｉｉ族窒化物半導体デバイスの製造方法
JP4571476B2 (ja) 2004-10-18 2010-10-27 ローム株式会社 半導体装置の製造方法
JP4697397B2 (ja) * 2005-02-16 2011-06-08 サンケン電気株式会社 複合半導体装置
US20060197129A1 (en) 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP4751150B2 (ja) 2005-08-31 2011-08-17 株式会社東芝 窒化物系半導体装置
JP2007165431A (ja) 2005-12-12 2007-06-28 Nippon Telegr & Teleph Corp <Ntt> 電界効果型トランジスタおよびその製造方法
MX2008011275A (es) 2006-03-10 2008-11-25 Stc Unm Crecimiento pulsado de nanoalambres de gan y aplicaciones en materiales y dispositivos de substrato semiconductor de nitruros del grupo iii.
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP2007317794A (ja) 2006-05-24 2007-12-06 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5179023B2 (ja) 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2008004720A (ja) 2006-06-22 2008-01-10 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体を用いたヘテロ構造電界効果トランジスタ
US7803690B2 (en) 2006-06-23 2010-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Epitaxy silicon on insulator (ESOI)
US8188573B2 (en) 2006-08-31 2012-05-29 Industrial Technology Research Institute Nitride semiconductor structure
WO2008030574A1 (en) 2006-09-07 2008-03-13 Amberwave Systems Corporation Defect reduction using aspect ratio trapping
US20080070355A1 (en) 2006-09-18 2008-03-20 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US7692198B2 (en) 2007-02-19 2010-04-06 Alcatel-Lucent Usa Inc. Wide-bandgap semiconductor devices
JP2008305816A (ja) 2007-06-05 2008-12-18 Mitsubishi Electric Corp 半導体装置及びその製造方法
US20090278233A1 (en) 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP5348364B2 (ja) 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
WO2009066434A1 (ja) 2007-11-19 2009-05-28 Nec Corporation 電界効果トランジスタおよびその製造方法
JP4784609B2 (ja) 2008-01-21 2011-10-05 Ｔｄｋ株式会社 電子デバイス用基板
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US7952150B1 (en) 2008-06-05 2011-05-31 Rf Micro Devices, Inc. Enhancement mode MOSFET and depletion mode FET on a common group III-V substrate
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8309987B2 (en) 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US8377796B2 (en) 2008-08-11 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. III-V compound semiconductor epitaxy from a non-III-V substrate
US8367520B2 (en) 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
US20100140735A1 (en) 2008-12-10 2010-06-10 Epir Technologies, Inc. Nanostructures for dislocation blocking in group ii-vi semiconductor devices
US8674409B2 (en) 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
CN102292801B (zh) 2009-01-22 2013-11-06 松下电器产业株式会社 场效应晶体管及其制造方法
US20100219452A1 (en) 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES
US8507304B2 (en) 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5529595B2 (ja) 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
JP5609055B2 (ja) 2009-10-02 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
CN102598215A (zh) 2009-11-26 2012-07-18 住友化学株式会社 半导体基板及半导体基板的制造方法
JP5590874B2 (ja) 2009-12-18 2014-09-17 パナソニック株式会社 窒化物半導体素子
JP5505698B2 (ja) 2010-02-01 2014-05-28 日本電信電話株式会社 半導体装置
US20110210377A1 (en) 2010-02-26 2011-09-01 Infineon Technologies Austria Ag Nitride semiconductor device
JP2011210751A (ja) 2010-03-26 2011-10-20 Nec Corp Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子の製造方法、および電子装置
US9479225B2 (en) 2010-05-13 2016-10-25 Qualcomm Incorporated Resonance detection and control within a wireless power system
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
KR102065115B1 (ko) 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8709921B2 (en) 2010-11-15 2014-04-29 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group III-nitride
US8383471B1 (en) 2011-04-11 2013-02-26 Hrl Laboratories, Llc Self aligned sidewall gate GaN HEMT
TWI587512B (zh) * 2011-05-16 2017-06-11 Renesas Electronics Corp Field effect transistor and semiconductor device
US8835988B2 (en) 2011-06-06 2014-09-16 Eta Semiconductor Inc. Hybrid monolithic integration
TW201306235A (zh) * 2011-06-10 2013-02-01 Sumitomo Chemical Co 半導體裝置、半導體基板、半導體基板之製造方法及半導體裝置之製造方法
WO2013005372A1 (ja) * 2011-07-01 2013-01-10 パナソニック株式会社 半導体装置
US8507920B2 (en) 2011-07-11 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US9087741B2 (en) * 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
JP2013041986A (ja) 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
US9112048B2 (en) * 2011-08-17 2015-08-18 Ramgoss Inc. Vertical field effect transistor on oxide semiconductor substrate
JP5757195B2 (ja) 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
KR101890749B1 (ko) 2011-10-27 2018-08-23 삼성전자주식회사 전극구조체, 이를 포함하는 질화갈륨계 반도체소자 및 이들의 제조방법
US8841703B2 (en) 2011-10-31 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP5953706B2 (ja) 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
US8530978B1 (en) 2011-12-06 2013-09-10 Hrl Laboratories, Llc High current high voltage GaN field effect transistors and method of fabricating same
CN107039515B (zh) 2011-12-19 2021-05-25 英特尔公司 高电压场效应晶体管
US10290614B2 (en) 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
CN104011868B (zh) 2011-12-19 2017-02-15 英特尔公司 Ⅲ族‑n纳米线晶体管
US9153583B2 (en) 2011-12-20 2015-10-06 Intel Corporation III-V layers for N-type and P-type MOS source-drain contacts
US9000464B2 (en) 2012-03-01 2015-04-07 Design Express Limited Semiconductor structure for substrate separation and method for manufacturing the same
US8836016B2 (en) 2012-03-08 2014-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods with high mobility and high energy bandgap materials
US9111905B2 (en) 2012-03-29 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9142649B2 (en) * 2012-04-23 2015-09-22 United Microelectronics Corp. Semiconductor structure with metal gate and method of fabricating the same
US20130313561A1 (en) 2012-05-25 2013-11-28 Triquint Semiconductor, Inc. Group iii-nitride transistor with charge-inducing layer
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US8772786B2 (en) 2012-07-13 2014-07-08 Raytheon Company Gallium nitride devices having low ohmic contact resistance
US8912570B2 (en) 2012-08-09 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US9583574B2 (en) 2012-09-28 2017-02-28 Intel Corporation Epitaxial buffer layers for group III-N transistors on silicon substrates
KR101927411B1 (ko) 2012-09-28 2018-12-10 삼성전자주식회사 2ｄｅｇ와 2ｄｈｇ를 이용한 반도체 소자 및 제조방법
US9064709B2 (en) 2012-09-28 2015-06-23 Intel Corporation High breakdown voltage III-N depletion mode MOS capacitors
US9099490B2 (en) 2012-09-28 2015-08-04 Intel Corporation Self-aligned structures and methods for asymmetric GaN transistors and enhancement mode operation
JP2014078653A (ja) 2012-10-12 2014-05-01 Waseda Univ Ｉｉｉ族窒化物半導体層の製造方法
EP2743965B1 (en) 2012-12-13 2015-07-08 Imec Method for manufacturing semiconductor devices
US9196709B2 (en) 2013-02-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for forming semiconductor regions in trenches
JP5716765B2 (ja) 2013-02-07 2015-05-13 住友電気工業株式会社 エピタキシャル基板
US9331244B2 (en) 2013-02-25 2016-05-03 Sensor Electronic Technology, Inc. Semiconductor structure with inhomogeneous regions
KR102036349B1 (ko) 2013-03-08 2019-10-24 삼성전자 주식회사 고 전자이동도 트랜지스터
US9012261B2 (en) * 2013-03-13 2015-04-21 Intermolecular, Inc. High productivity combinatorial screening for stable metal oxide TFTs
US9006791B2 (en) 2013-03-15 2015-04-14 The Government Of The United States Of America, As Represented By The Secretary Of The Navy III-nitride P-channel field effect transistor with hole carriers in the channel
US9129889B2 (en) 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
JP5954831B2 (ja) 2013-03-26 2016-07-20 トヨタ自動車株式会社 半導体装置の製造方法
JP6197422B2 (ja) 2013-07-11 2017-09-20 富士通セミコンダクター株式会社 半導体装置の製造方法および支持基板付きウェハ
JP6179266B2 (ja) 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
US20150041820A1 (en) 2013-08-12 2015-02-12 Philippe Renaud Complementary gallium nitride integrated circuits and methods of their fabrication
GB2517697A (en) 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
TWI521664B (zh) 2013-09-03 2016-02-11 瑞昱半導體股份有限公司 金屬溝渠去耦合電容結構與形成金屬溝渠去耦合電容結構的方法
US9673045B2 (en) 2013-09-27 2017-06-06 Intel Corporation Integration of III-V devices on Si wafers
US9324802B2 (en) 2013-10-31 2016-04-26 Infineon Technologies Austria Spacer supported lateral channel FET
US9455342B2 (en) 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
US9640422B2 (en) 2014-01-23 2017-05-02 Intel Corporation III-N devices in Si trenches
JP6439789B2 (ja) 2014-02-21 2018-12-19 パナソニック株式会社 電界効果トランジスタ
JP6302303B2 (ja) 2014-03-17 2018-03-28 株式会社東芝 半導体発光素子
US9331076B2 (en) 2014-05-02 2016-05-03 International Business Machines Corporation Group III nitride integration with CMOS technology
US9496379B2 (en) 2014-10-20 2016-11-15 International Business Machines Corporation Method and structure for III-V FinFET
CN106796953B (zh) 2014-10-30 2021-03-30 英特尔公司 源极/漏极至氮化镓晶体管中的2d电子气的低接触电阻再生长
KR102389363B1 (ko) 2015-06-26 2022-04-22 인텔 코포레이션 기판 상의 갈륨 질화물(GaN) 트랜지스터 구조체들

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
CN102652363A (zh) * 2009-12-23 2012-08-29 英特尔公司 Iii-v族半导体器件的电导率改善
US20150102387A1 (en) * 2013-10-15 2015-04-16 Ishiang Shih High Electron Mobility Transistors with Minimized Performance Effects of Microcracks in the Channel Layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112735943A (zh) * 2020-12-31 2021-04-30 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
CN112735943B (zh) * 2020-12-31 2023-08-15 广东省科学院半导体研究所 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Also Published As

Publication number Publication date
EP3298628A4 (en) 2019-05-22
KR102504576B1 (ko) 2023-02-28
KR20220003645A (ko) 2022-01-10
WO2016186654A1 (en) 2016-11-24
KR102346591B1 (ko) 2022-01-04
US20190148533A1 (en) 2019-05-16
TW201711203A (zh) 2017-03-16
CN107949914B (zh) 2022-01-18
EP3298628A1 (en) 2018-03-28
US20180190807A1 (en) 2018-07-05
US10211327B2 (en) 2019-02-19
KR20180008431A (ko) 2018-01-24
US10665708B2 (en) 2020-05-26

Similar Documents

Publication Publication Date Title
CN107949914A (zh) 具有凸起掺杂晶体结构的半导体器件
US10453679B2 (en) Methods and devices integrating III-N transistor circuitry with Si transistor circuitry
US9660085B2 (en) Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
CN107636837B (zh) 具有局部化副鳍隔离的高电子迁移率晶体管
US10580895B2 (en) Wide band gap transistors on non-native semiconductor substrates
US10658502B2 (en) Vertical III-N transistors with lateral overgrowth over a protruding III-N semiconductor structure
TWI697125B (zh) 異質磊晶ｎ型電晶體與ｐ型電晶體之以井為基礎之集成
US11715791B2 (en) Group III-Nitride devices on SOI substrates having a compliant layer
WO2018182605A1 (en) Iii-n semiconductor devices with raised doped crystalline substrate taps

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant