CN112735943B - 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法 - Google Patents

硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法 Download PDF

Info

Publication number
CN112735943B
CN112735943B CN202011645368.5A CN202011645368A CN112735943B CN 112735943 B CN112735943 B CN 112735943B CN 202011645368 A CN202011645368 A CN 202011645368A CN 112735943 B CN112735943 B CN 112735943B
Authority
CN
China
Prior art keywords
silicon
layer
eutectic alloy
nitrogen
alloy layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011645368.5A
Other languages
English (en)
Other versions
CN112735943A (zh
Inventor
李成果
尹雪兵
曾巧玉
葛晓明
陈志涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of Guangdong Academy of Sciences
Original Assignee
Institute of Semiconductors of Guangdong Academy of Sciences
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of Guangdong Academy of Sciences filed Critical Institute of Semiconductors of Guangdong Academy of Sciences
Priority to CN202011645368.5A priority Critical patent/CN112735943B/zh
Publication of CN112735943A publication Critical patent/CN112735943A/zh
Application granted granted Critical
Publication of CN112735943B publication Critical patent/CN112735943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

本发明公开一种硅衬底上生长氮极性III族氮化物半导体薄膜的制备方法,其包括以下步骤,步骤S1:在硅衬底上制备硅的共晶合金层;步骤S2:在硅的共晶合金层的表面生长氮极性的氮化铝层。该共晶合金层使得生长在其之上的III族氮化物薄膜优先按氮极性原子结构排布,从而控制薄膜生长的氮极性,实现在硅衬底上原位生长氮极性III族氮化物半导体薄膜及氮极性高电子迁移率晶体管。

Description

硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法
技术领域
本发明涉及氮极性氮化物半导体材料的制备方法,具体涉及一种硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法。
背景技术
近年来,随着人们对氮极性氮化物材料研究的深入,发现在近紫外和深紫外发光器件中,氮极性材料更有利于制作p-n隧道结;在电子器件中,基于氮极性材料的高电子迁移率晶体管具有更高的器件性能和更好的尺寸微缩优势。因此,氮极性Ⅲ族氮化物半导体材料的制备受到人们广泛的关注。
目前氮极性Ⅲ族氮化物半导体薄膜多基于在氮化的蓝宝石的表面或碳面的SiC衬底上采用金属有机气相外延或分子束外延的方法直接生长得到。事实上,硅衬底由于具有更大尺寸、更低制造成本和兼容互补金属氧化物半导体(Complementary Metal OxideSemiconductor,CMOS)工艺的优势,已经成为制造Ⅲ族氮化物半导体电子器件的主流衬底。然而,在硅衬底上直接生长氮极性Ⅲ族氮化物半导体薄膜的方法鲜有听闻,主要挑战在于其薄膜极性难以控制。
发明内容
为了解决难以在硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的问题,发明人在进行研究和实验的过程中偶然发现生长在硅的共晶合金层上的Ⅲ族氮化物薄膜可以表现出氮极性特性。因此,发明在硅衬底上引入了硅的共晶合金层,以解决难以在硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的问题。
为此,根据本发明的一个方面,提供了硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其包括以下步骤:
步骤S1:在硅衬底上制备硅的共晶合金层;
步骤S2:在硅的共晶合金层的表面生长氮极性的氮化铝层。
由于发明人发现在硅的共晶合金层上生长Ⅲ族氮化物半导体薄膜时,其薄膜极性表现为氮极性。因此,在硅衬底上引入了硅的共晶合金层,然后在该共晶层上沉积氮化铝,即可得到氮极性的氮化铝层。
在一些实施方式中,步骤S1和步骤S2均可通过金属有机气相外延(Metal-OrganicVapor Phase Epitaxy,简称MOVPE)或者分子束外延(Molecular beam epitaxy,简称MBE)方法在同一反应炉内连续进行。
在本发明中,硅的共晶合金层的生成,以及氮极性的氮化铝层的生长均可在MOVPE反应炉或者MBE反应炉中原位进行,制备效率高,制备工艺简便易行。
在一些实施例中,步骤S1实现为包括:
步骤S11:对硅衬底的表面进行氮化,在硅衬底的表面生成SiNx层;
步骤S12:在SiNx层的表面生长硅的共晶合金层。
由于在硅衬底上直接生长硅的共晶合金层时,会因为硅衬底中的硅原子扩散,导致其共晶合金中硅的含量无法精确控制,从而无法有效控制生长在其之上的Ⅲ族氮化物薄膜的极性。为此,发明人进行了大量的研究和实验,发现在硅衬底和硅的共晶合金层之间引入一SiNx薄层,可有效减少免衬底中硅原子扩散对共晶层的影响,并提供较为平整的初始生长表面和对共晶层中硅含量的精确控制,从而有利于对极性的精确调控和形成更好的氮化铝结晶质量。
在一些实施例中,SiNx层的厚度为1nm-2nm。
通过在硅衬底与硅的共晶合金层之间阻隔一定厚度的SiNx层,可以避免硅衬底中的硅原子扩散影响共晶层中硅原子的含量和初始表面的平整度;通过控制SiNx层的上限厚度,可以避免因SiNx层太厚而生长成非晶态,影响后续在SiNx层的表面生长的硅的共晶合金层。
在一些实施例中,步骤S11通过以下方式实现:通入氮源(例如氨气或者活性氮原子),并在硅衬底的表面生长出1nm-2nm的SiNx层后停止通入氮源。
SiNx层的厚度可以通过控制反应的温度、气压、氮源的浓度和反应时间进行控制;而且,在金属有机物气相外延中采用稠度较小的氢气作为载气,更有利于得到较为平整的SiNx表面。
在一些实施例中,在硅的共晶合金层的表面生长氮极性的氮化铝层的方法实现为包括:在与制备硅的共晶合金层时相同的温度和气压条件下,通入铝源和氮源,在硅的共晶合金层的表面生长得到低温氮化铝层。
在高温和低气压下,硅的共晶合金层具有不稳定性,通过在与硅的共晶合金层相同的生长条件下继续生长低温氮化铝层,可避免在改变生长条件过程中,共晶层脱附分解,失去对氮极性控制的效果。
在一些实施例中,在硅的共晶合金层表面生长氮极性的氮化铝层的方法实现为还包括:在温度高于低温氮化铝层的生长温度的条件下,在低温氮化铝层的表面生长得到高温氮化铝层,其中,低温氮化铝层的厚度为10nm-50nm,高温氮化铝层的厚度为50nm-300nm,低温氮化铝层和高温氮化铝层共同构成氮极性的氮化铝层。
低温条件下有利于氮化铝成核,通过升高温度制备高温氮化铝层,可以获得位错密度较小的氮极性的氮化铝层。
在一些实施方式中,硅的共晶合金层为硅-铝共晶合金层或者硅-镁共晶合金层。
通过在硅-铝共晶合金层或者硅-镁共晶合金层上沉积氮化铝,可以得到氮极性的氮化铝层。
在一些实施方式中,硅-铝共晶合金层或者硅-镁共晶合金层的厚度为1nm-2nm。
通过在硅衬底上制备一定厚度的硅-铝共晶合金层或硅-镁共晶合金层,以便后续能够在其之上生长出氮极性的氮化铝层;通过控制硅-铝共晶合金层或硅-镁共晶合金层的上限厚度,可以避免因其厚度太厚而影响自身的晶体质量,影响后续在其表面生长的氮极性的氮化铝层。
在一些实施例中,在SiNx层的表面生长硅-铝共晶合金层的方法实现为包括:同时通入铝源和硅源,并在SiNx层的表面生长得到1nm-2nm的硅-铝共晶合金层后停止通入铝源和硅源或仅停止通入硅源;
在SiNx层的表面生长硅-镁共晶合金层的方法实现为包括:同时通入镁源和硅源,并在SiNx层的表面生长得到1nm-2nm的硅-镁共晶合金层后停止通入镁源和硅源。
硅-铝共晶合金层或硅-镁共晶合金层的厚度可以通过控制反应的温度、气压和硅源,以及铝源或镁源的浓度进行控制。
在一些实施例中,在步骤S11之前还包括通过化学反应除去硅衬底表面自然氧化物;其中,硅衬底为具有2°-4°斜切偏角的衬底。
通过去除硅衬底的表面的氧化物,可以避免生长在硅衬底上的SiNx层为非晶态;选取具有2°-4°斜切偏角的硅衬底,有利于得到更平整的氮极性III族氮化物薄膜。
附图说明
图1为本发明一实施方式的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法的流程示意图;
图2为图1所示的方法中步骤S1的具体流程示意图;
图3为图1所示硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法的制得的生长在硅衬底上的氮极性Ⅲ族氮化物半导体薄膜;
图4为本发明一实施方式的硅基氮极性高电子迁移率晶体管外延结构的制备方法的流程示意图;
20、硅衬底、30、SiNx层;40、硅的共晶合金层;50、氮化铝层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”,不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
下面结合附图对本发明作进一步详细的说明。
图1和图2示意性地显示了本发明第一种实施方式的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,该制备方法通过在硅衬底上引入硅的共晶合金层,通过在硅的共晶合金层上生长氮极性氮化铝,使得在硅衬底上制备氮极性氮化铝成为可能,参考图1所示,该制备方法包括以下步骤:
步骤S1:在硅衬底上制备硅的共晶合金层;
步骤S2:在硅的共晶合金层的表面生长氮极性的氮化铝层。
其中,在步骤S1中,作为一种优选的实施方式,可以在硅衬底上先制备SiNx层,再在SiNx层上生长硅的共晶合金层,避免因为硅衬底中的硅原子扩散,导致其共晶合金中硅的含量无法精确控制,从而无法有效控制生长在其之上的Ⅲ族氮化物薄膜的极性。图2示例性的显示了一种在硅衬底上制备硅的共晶合金层的方法,参考图2所示,该方法包括以下步骤:
步骤S11:对硅衬底的表面进行氮化,在硅衬底的表面生成SiNx层;
步骤S12:在SiNx层的表面生长硅的共晶合金层。
作为一种具体实施方式,采用MOVPE法,在步骤S11中,生长在硅衬底的表面上的SiNx层通过以下方法进行制备:采用氢气载气,通入氮源,对硅衬底的表面进行氮化处理,直至硅衬底的表面生长厚度为1nm-2nm的SiNx层后停止通入氮源。示例性的,氮源可以采用氨气或为活性氮原子。
作为另一种具体实施方式,采用MBE法,在步骤S11中,生长在硅衬底的表面上的SiNx层通过以下方法进行制备:通入氮源,对硅衬底的表面进行氮化处理,直至硅衬底的表面生长厚度为1nm-2nm的SiNx层后停止通入氮源。示例性的,氮源可以采用氮气。
作为一种具体实施方式,在步骤S12中,生长在SiNx层的表面的硅的共晶合金层的方法分别以硅-铝共晶合金层和硅-镁共晶合金层为例进行示例性说明:例如,生长在SiNx层的表面的硅-铝共晶合金层通过以下方法实现:同时通入铝源和硅源,并在SiNx层的表面生长得到1nm-2nm的硅-铝共晶合金层后停止通入铝源和硅源或仅停止通入硅源。示例性的,铝源可以采用有机铝源,如,三甲基铝;硅源可以采用有机硅源,如硅烷,作为优选的,可以选用甲硅烷或乙硅烷。又如,生长在SiNx层的表面的硅-镁共晶合金层通过以下方法实现:同时通入镁源和硅源,并在SiNx层的表面生长得到1nm-2nm的硅-镁共晶合金层后停止通入硅源和镁源。示例性的,镁源可以采用有机镁源,如,二甲基镁;硅源可以采用有机硅源,如硅烷,作为优选的,可以选用甲硅烷或乙硅烷。
作为一种优选实施方式,为了避免在高温和低气压下,硅的共晶合金层具有不稳定性,通过在与硅的共晶合金层相同的生长条件下继续生长低温氮化铝层,可避免在改变生长条件过程中,共晶层脱附分解,失去对氮极性控制的效果的问题,示例性的,以在硅-铝共晶合金层上生长低温氮化铝层为例进行示例性说明:在步骤S2中:在与步骤S12中的温度和气压相同的条件下,通入铝源和氮源,在硅-铝共晶合金层的表面生长得到低温氮化铝层。进一步的,为了在硅-铝共晶合金层的表面制得位错密度较低的氮极性的氮化铝层,还可以在温度比步骤S12中采用的温度高的反应条件下,保持通入铝源和氮源,在低温氮化铝层的表面生长得到高温氮化铝层,并控制低温氮化铝层的厚度为10nm-50nm,高温氮化铝层的厚度为50nm-300nm,低温氮化铝层和高温氮化铝层共同构成氮极性的氮化铝层。本实施例中的铝源和氮源可以与前述实施例中选用的相同。
在优选实施方式中,在硅-镁共晶合金层上制备氮极性的氮化铝层与在硅-铝共晶合金层上制备氮极性的氮化铝层存在相同的问题,为了解决该问题本实施例的步骤S2采用以下方法进行:在与步骤S12中的温度和气压相同的条件下,通入铝源和氮源,在硅-铝共晶合金层的表面生长得到低温氮化铝层。进一步的,为了在硅-铝共晶合金层的表面制得位错密度较低的氮极性的氮化铝层,还可以在温度比步骤S12中采用的温度高的反应条件下,保持通入铝源和氮源,在低温氮化铝层的表面生长得到高温氮化铝层,并控制低温氮化铝层的厚度为10nm-50nm,高温氮化铝层的厚度为50nm-300nm,低温氮化铝层和高温氮化铝层共同构成氮极性的氮化铝层。同样的,本实施例中的铝源和氮源可以与前述实施例中选用的相同。
在优选实施方式中,步骤S1和步骤S2均可通过MOVPE或者MBE方法在同一反应炉内连续进行。进一步的,SiNx层的制备、硅的共晶合金层的生成,以及氮极性的氮化铝层的生长均可在MOVPE或者MBE反应炉中原位进行。在具体实施例中,前述实施例均可通过MOVPE法实现,更为具体的,当在MOVPE反应炉中的硅衬底上原位生长氮极性的氮化铝层时,步骤S11在温度为900℃-1100℃、气压为50mbar-500mbar的氢气气氛条件下进行;步骤S12在温度为900℃-1100℃、气压为20mbar-200mbar的氢气气氛条件下进行;步骤S2中制备高温氮化铝层的温度比步骤S12所采用的温度高50℃-100℃,且制备温度低于1200℃。MBE法的实现过程与MOVPE法的实现过程类似,不同之处仅在于:氮源不同(MBE法采用的氮源为氮气),腔室中无氢气气氛,MBE法的制备温度比MOVPE法的制备温度低200℃-300℃,且MBE法与MOVPE法相比:生长腔室的真空度更低,以及采用的气源纯度更高,一般的,MBE法采用的气源均为纯度很高的金属单质或气体单质,以铝源为例,MBE法采用的铝源为纯度在99.9999%以上的铝金属单质。
作为一种优选实施例,在步骤S11之前还包括通过化学反应,例如热分解的方法除去硅衬底表面自然氧化物;其中,硅衬底为具有2°-4°斜切偏角的衬底。热分解的方法除去硅衬底表面自然氧化物的可以实现为:采用MOVPE法,在温度为900℃-1100℃、气压为50mbar-500mbar的氢气气氛下,对硅衬底的表面进行清洗至去除其表面的氧化物;化学反应的方法除去硅衬底表面自然氧化物的可以实现为:通过RCA标准清洗法对硅衬底的表面进行清洗至去除其表面的氧化物;其中,硅衬底为具有2°-4°斜切偏角的衬底。还可以采用现有技术中常用的方式对硅衬底的表面进行清洗至去除其表面的氧化物,本发明对去除硅衬底的表面的氧化物的具体实现方式不作限定。
以下以制得的硅的共晶合金层为硅-铝共晶合金层为例,结合具体的实施例对一实施方式的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法进行示例性说明。
实施例1
在本实施例中,硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法包括以下步骤:
第一步,选取具有4度偏角的硅(111)衬底,p型掺杂;
第二步,采用MOVPE法,在温度为1000℃、气压为150mbar、气氛为氢气的条件下对硅衬底表面进行热清洗5分钟,除去硅衬底表面的自然氧化物和其他污染物;
第三步,通入氨气,在温度为1000℃、气压为150mbar的环境下,采用氢气载气,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
第四步,关闭氨气,在温度为1000℃的氢气环境下,同时通入三甲基铝源和硅烷,在SiNx层表面沉积硅-铝共晶合金层,得到氮极性表面;
第五步,关闭硅烷,在氢气气氛且与第四步相同的气压和温度条件下,通入氨气和三甲基铝源,在硅-铝共晶合金层表面沉积30nm低温氮化铝层;
第六步,在第五步的条件下,升高温度至1100℃,在低温氮化铝层表面继续生长270nm高温氮化铝层,得到氮极性的氮化铝层。
制得的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜如图3所示。
实施例2
本实施例与实施例1的不同之处在于:
在第二步中,采用MOVPE法,在温度为900℃、气压为500mbar、气氛为氢气的条件下对硅衬底表面进行热清洗5分钟,除去硅衬底表面的自然氧化物和其他污染物;
在第三步中,通入氨气,在温度为900℃、气压为500mbar的环境下,采用氢气载气,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
在第四步中,关闭氨气,在温度为900℃、气压为200mbar的氢气环境下,同时通入三甲基铝源和硅烷,在SiNx层表面沉积硅-铝共晶合金层,得到氮极性表面;
在第五步中,关闭硅烷和三甲基铝源,在氢气气氛且与第四步相同的气压和温度条件下,通入氨气和三甲基铝源,在硅-铝共晶合金层表面沉积10nm低温氮化铝层;
在第六步中,在第五步的条件下,升高温度至950℃,在低温氮化铝层表面继续生长50nm高温氮化铝层,得到氮极性的氮化铝层。
实施例3
本实施例与实施例1的不同之处在于:
在第二步中,采用MOVPE法,在温度为1100℃、气压为50mbar、气氛为氢气的条件下对硅衬底表面进行热清洗5分钟,除去硅衬底表面的自然氧化物和其他污染物;
在第三步中,通入氨气,在温度为1100℃、气压为50mbar的环境下,采用氢气载气,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
第四步,关闭氨气,在温度为1100℃、气压为20mbar的氢气环境下,同时通入三甲基铝源和硅烷,在SiNx层表面表面沉积硅-铝共晶合金层,得到氮极性表面;
第五步,关闭硅烷,在氢气气氛且与第四步相同的气体和温度条件下,通入氨气和三甲基铝源,在硅-铝共晶合金层表面沉积50nm低温氮化铝层;
第六步,在第五步的条件下,升高温度至1200℃,在低温氮化铝层表面继续生长300nm高温氮化铝层,得到氮极性的氮化铝层。
实施例4
本实施例的具体实现方式可以参考实施例1至3中的任意一种实施例的实现方式,区别主要在于:
本实施例的第二步至第六步均在MOVPE反应炉中进行。
实施例5
第一步,选取具有4度偏角的硅(111)衬底,p型掺杂;
第二步,通过RCA标准清洗法对硅衬底表面进行清洗,除去硅衬底表面的自然氧化物和其他污染物;
第三步,通入氮气,在温度为800℃的环境下,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
第四步,关闭氮气,在温度为800℃的环境下,同时通入三甲基铝源和硅烷,在SiNx层表面沉积硅-铝共晶合金层,得到氮极性表面;
第五步,关闭硅烷,在与第四步相同的气压和温度条件下,通入氮气和三甲基铝源,在硅-铝共晶合金层表面沉积30nm低温氮化铝层;
第六步,在第五步的条件下,升高温度至900℃,在低温氮化铝层表面继续生长270nm高温氮化铝层,得到氮极性的氮化铝层。
在本实施例中,第三步至第六步均在MBE反应炉中进行。
以下以制得的硅的共晶合金层为硅-镁共晶合金层为例,结合具体的实施例对一实施方式的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法进行示例性说明。
实施例6
在本实施例中,硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法包括以下步骤:
第一步,选取具有4度偏角的硅(111)衬底,p型掺杂;
第二步,采用MOVPE法,在温度为1000℃、气压为150mbar、气氛为氢气的条件下对硅衬底表面进行热清洗5分钟,除去硅衬底表面的自然氧化物和其他污染物;
第三步,通入氨气,在温度为1000℃、气压为150mbar的环境下,采用氢气载气,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
第四步,关闭氨气,在温度为1000℃、气压为20mbar的氢气环境下,同时通入二甲基镁源和硅烷,在SiNx层表面沉积硅-镁共晶合金层,得到氮极性表面;
第五步,关闭硅烷和二甲基镁源,在氢气气氛且与第四步相同的气压和温度条件下,通入氨气和三甲基铝源,在硅-镁共晶合金层表面沉积30nm低温氮化铝层;
第六步,在第五步的条件下,升高温度至1100℃,在低温氮化铝层表面继续生长270nm高温氮化铝层,得到氮极性的氮化铝层。
实施例7
本实施例的具体实现方式可以参考实施例2或实施例3的实现方式,区别主要在于第四步和第五步:
在第四步中,关闭氨气,在温度为900℃、气压为200mbar的氢气环境下,同时通入二甲基镁源和硅烷,在SiNx层表面沉积硅-镁共晶合金层,得到氮极性表面;
第五步,关闭硅烷和二甲基镁源,在氢气气氛且与第四步相同的气压和温度条件下,通入氨气和三甲基铝源,在硅-镁共晶合金层表面沉积10nm低温氮化铝层。
实施例8
本实施例的具体实现方式可以参考实施例6或实施例7的实现方式,区别主要在于:
本实施例的第二步至第六步均在MOVPE反应炉中进行。
实施例9
第一步,选取具有4度偏角的硅(111)衬底,p型掺杂;
第二步,通过RCA标准清洗法对硅衬底表面进行清洗,除去硅衬底表面的自然氧化物和其他污染物;
第三步,通入氮气,在温度为800℃的环境下,对硅衬底的表面进行氮化处理5秒,在硅衬底的表面生成SiNx层;
第四步,关闭氮气,在温度为800℃的环境下,同时通入二甲基镁源和硅烷,在SiNx层表面沉积硅-镁共晶合金层,得到氮极性表面;
第五步,关闭硅烷和二甲基镁源,在与第四步相同的气压和温度条件下,通入氮气和三甲基铝源,在硅-镁共晶合金层表面沉积30nm低温氮化铝层;
第六步,在第五步的条件下,升高温度至900℃,在低温氮化铝层表面继续生长270nm高温氮化铝层,得到氮极性的氮化铝层。
在本实施例中,第三步至第六步均在MBE反应炉中进行。
图4示意性地显示了本发明第一种实施方式的硅基氮极性高电子迁移率晶体管外延结构的制备方法,参考图4所示,该制备方法包括以下步骤:
步骤S101:采用前述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法在硅衬底上制备得到氮极性Ⅲ族氮化物半导体薄膜;
步骤S201:在氮极性的氮化铝层上生长缓冲层;
步骤S301:在缓冲层上生长高阻层;
步骤S401:在高阻层上生长背势垒层;
步骤S501:在背势垒层上生长沟道层。
具体的,在步骤S101中,在硅衬底上制备氮极性Ⅲ族氮化物半导体薄膜的具体实现方式可以参考前述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法的具体实施方式实现。
示例性的,在步骤S201中,在氮极性的氮化铝层上的缓冲层可以采用AlGaN材料。在步骤S301中,在缓冲层上生长的高阻层可以采用GaN材料,具体的,高阻层为掺铁的高阻氮化镓层。在步骤S401中,在高阻层上生长的背势垒层可以采用AlGaN材料。在步骤S501中,在背势垒层上生长的沟道层可以采用GaN材料,从而可以制得硅基氮极性GaN/AlGaN高电子迁移率晶体管外延结构。
在本实施方式中,缓冲层、高阻层、背势垒层和沟道层可以采用技术的制备方法制备得到,例如参考公开号为CN110379854A公开的一种适用于功率器件的氮化镓外延技术中制备缓冲层、高阻层、背势垒层和沟道层的方法,本发明对其具体制备方法不作限定。
以上所述的仅是本发明的一些实施方式。对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。

Claims (10)

1.硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,包括以下步骤:
步骤S1:在硅衬底上制备硅的共晶合金层;
步骤S2:在所述硅的共晶合金层的表面生长氮极性的氮化铝层;
所述步骤S1实现为包括:
步骤S11:对硅衬底的表面进行氮化,在硅衬底的表面生成SiNx层;
步骤S12:在SiNx层的表面生长硅的共晶合金层;
所述硅的共晶合金层为硅-铝共晶合金层或者硅-镁共晶合金层。
2.根据权利要求1所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述步骤S1和步骤S2均在可通过金属有机气相外延或者分子束外延的方法在同一反应炉内连续进行。
3.根据权利要求1所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述SiNx层的厚度为1nm-2nm。
4.根据权利要求1至3任意一项所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述在所述硅的共晶合金层的表面生长氮极性的氮化铝层的方法实现为包括:
在与制备所述硅的共晶合金层时相同的温度和气压条件下,通入铝源和氮源,在所述硅的共晶合金层的表面生长得到低温氮化铝层。
5.根据权利要求4所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述在所述硅的共晶合金层的表面生长氮极性的氮化铝层的方法实现为还包括:
在温度高于所述低温氮化铝层的生长温度的条件下,在所述低温氮化铝层的表面生长得到高温氮化铝层,其中,所述低温氮化铝层的厚度为10nm-50nm,所述高温氮化铝层的厚度为50nm-300nm,所述低温氮化铝层和高温氮化铝层共同构成所述氮极性的氮化铝层。
6.根据权利要求1至3任一项所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述硅-铝共晶合金层或者硅-镁共晶合金层的厚度为1nm-2nm。
7.根据权利要求4所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述硅-铝共晶合金层或者硅-镁共晶合金层的厚度为1nm-2nm。
8.根据权利要求5所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述硅-铝共晶合金层或者硅-镁共晶合金层的厚度为1nm-2nm。
9.根据权利要求1至3任一项所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,所述在SiNx层的表面生长硅-铝共晶合金层的方法实现为包括:
同时通入铝源和硅源,并在所述SiNx层的表面生长得到1nm-2nm的硅-铝共晶合金层后停止通入铝源和硅源或仅停止通入硅源;
所述在SiNx层的表面生长硅-镁共晶合金层的方法实现为包括:
同时通入镁源和硅源,并在所述SiNx层的表面生长得到1nm-2nm的硅-镁共晶合金层后停止通入镁源和硅源。
10.根据权利要求1至3任一项所述的硅衬底上生长氮极性Ⅲ族氮化物半导体薄膜的制备方法,其特征在于,在步骤S11之前还包括通过化学反应除去硅衬底表面自然氧化物;
其中,所述硅衬底为具有2°-4°斜切偏角的衬底。
CN202011645368.5A 2020-12-31 2020-12-31 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法 Active CN112735943B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011645368.5A CN112735943B (zh) 2020-12-31 2020-12-31 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011645368.5A CN112735943B (zh) 2020-12-31 2020-12-31 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Publications (2)

Publication Number Publication Date
CN112735943A CN112735943A (zh) 2021-04-30
CN112735943B true CN112735943B (zh) 2023-08-15

Family

ID=75609403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011645368.5A Active CN112735943B (zh) 2020-12-31 2020-12-31 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法

Country Status (1)

Country Link
CN (1) CN112735943B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法
CN103710747A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种n源间隔输送制备氮化物单晶薄膜及方法
US20140141595A1 (en) * 2005-04-13 2014-05-22 Element Six Technologies Us Corporation Gallium-nitride-on-diamond wafers and devices, and methods of manufacture
CN105719968A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
US20160336171A1 (en) * 2010-09-17 2016-11-17 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method for vertical and lateral control of iii-n polarity
CN107949914A (zh) * 2015-05-19 2018-04-20 英特尔公司 具有凸起掺杂晶体结构的半导体器件
CN109599329A (zh) * 2018-12-05 2019-04-09 江西兆驰半导体有限公司 一种硅衬底上生长氮极性iii族氮化物半导体层的方法
CN109599462A (zh) * 2018-11-30 2019-04-09 中国科学院半导体研究所 基于Si衬底的N极性面富In组分氮化物材料生长方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1825539A (zh) * 2005-02-22 2006-08-30 中国科学院半导体研究所 一种在硅衬底上生长无裂纹ⅲ族氮化物的方法
US20140141595A1 (en) * 2005-04-13 2014-05-22 Element Six Technologies Us Corporation Gallium-nitride-on-diamond wafers and devices, and methods of manufacture
CN101635255A (zh) * 2008-07-21 2010-01-27 台湾积体电路制造股份有限公司 形成半导体结构的方法
US20160336171A1 (en) * 2010-09-17 2016-11-17 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Method for vertical and lateral control of iii-n polarity
CN103710747A (zh) * 2013-12-02 2014-04-09 中国电子科技集团公司第五十五研究所 一种n源间隔输送制备氮化物单晶薄膜及方法
CN105719968A (zh) * 2014-12-04 2016-06-29 北京北方微电子基地设备工艺研究中心有限责任公司 硅衬底上外延氮化镓薄膜及制备hemt器件的方法
CN107949914A (zh) * 2015-05-19 2018-04-20 英特尔公司 具有凸起掺杂晶体结构的半导体器件
CN109599462A (zh) * 2018-11-30 2019-04-09 中国科学院半导体研究所 基于Si衬底的N极性面富In组分氮化物材料生长方法
CN109599329A (zh) * 2018-12-05 2019-04-09 江西兆驰半导体有限公司 一种硅衬底上生长氮极性iii族氮化物半导体层的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘梦婷 等.《氮化铝纳米结构的生长与物性研究》.《人工晶体学报》.2020,第49卷(第11期), *

Also Published As

Publication number Publication date
CN112735943A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
JP3093904B2 (ja) 化合物半導体結晶の成長方法
JP2704181B2 (ja) 化合物半導体単結晶薄膜の成長方法
US8029620B2 (en) Methods of forming carbon-containing silicon epitaxial layers
CN105861987B (zh) 基于六方氮化硼和磁控溅射氮化铝的氮化镓生长方法
CN113235047B (zh) 一种AlN薄膜的制备方法
JP2948414B2 (ja) 基板上にGeを堆積させる方法および半導体デバイスの製造方法
JPH01225114A (ja) 半導体薄膜の製造方法
WO1998024129A1 (en) Iii-v nitride semiconductor devices and process for the production thereof
CN110828291A (zh) 基于单晶金刚石衬底的GaN/AlGaN异质结材料及其制备方法
CN112735943B (zh) 硅衬底上生长氮极性ⅲ族氮化物半导体薄膜的制备方法
JP2789861B2 (ja) 有機金属分子線エピタキシャル成長方法
CN116666196A (zh) 无旋转畴的κ-Ga2O3薄膜及κ-(AlxGa1-x)2O3/κ-Ga2O3异质结的制备方法
CN108428621B (zh) 一种在非晶态SiO2 衬底上生长GaN薄膜的方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
WO2023079880A1 (ja) ヘテロエピタキシャルウェーハの製造方法
TWI379021B (en) Method for forming group-iii nitride semiconductor epilayer on silicon substrate
CN115332057A (zh) 一种提高氮化硼二维材料结晶质量的外延生长方法
JP2002293697A (ja) GaNエピタキシャル層の成長方法
JP2003212694A (ja) 電子素子基板上へのSiC又はGaN単結晶の成長方法
KR20050058954A (ko) 산화아연 버퍼층을 이용한 질화갈륨 에피층 제조방법
WO2023037838A1 (ja) 窒化物半導体基板の製造方法
TW201246288A (en) Method for producing a III/V SI template
CN110670138A (zh) 用于氮化铝单晶生长的复合籽晶及其制备方法
JPH06177046A (ja) ヘテロエピタキシャル成長方法
JPH01313927A (ja) 化合物半導体結晶成長方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant