KR20180117057A - 피처리체를 처리하는 방법 - Google Patents

피처리체를 처리하는 방법 Download PDF

Info

Publication number
KR20180117057A
KR20180117057A KR1020180044364A KR20180044364A KR20180117057A KR 20180117057 A KR20180117057 A KR 20180117057A KR 1020180044364 A KR1020180044364 A KR 1020180044364A KR 20180044364 A KR20180044364 A KR 20180044364A KR 20180117057 A KR20180117057 A KR 20180117057A
Authority
KR
South Korea
Prior art keywords
gas
film
plasma
region
processed
Prior art date
Application number
KR1020180044364A
Other languages
English (en)
Other versions
KR102670464B1 (ko
Inventor
요시히데 키하라
토오루 히사마츠
마사히로 타바타
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018046977A external-priority patent/JP7071175B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180117057A publication Critical patent/KR20180117057A/ko
Priority to KR1020240067719A priority Critical patent/KR20240095117A/ko
Application granted granted Critical
Publication of KR102670464B1 publication Critical patent/KR102670464B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/002—Cooling arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/3255—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrotherapy Devices (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

피처리체에 영역 선택적으로 제어성 좋게 성막하는 기술을 제공한다. 일실시 형태에 따른 방법은, 피처리체가 수용된 처리 용기 내에 있어서 제 1 가스의 플라즈마를 생성하여 피처리체의 개구를 통하여 피처리체의 피에칭층을 이방적으로 에칭하는 공정을 구비하고, 이 공정 후에 있어서 또한, 처리 용기 내에 제 2 가스를 공급하는 제 1 공정과 처리 용기 내의 공간을 퍼지하는 제 2 공정과 처리 용기 내에 있어서 산소 원자를 포함하는 제 3 가스의 플라즈마를 생성하는 제 3 공정과 처리 용기 내의 공간을 퍼지하는 제 4 공정을 포함하는 시퀀스를 반복 실행하여 개구의 내측의 표면에 막을 형성하는 공정을 구비하며, 제 1 가스는 탄소 원자 및 불소 원자를 포함하고, 제 2 가스는 아미노 실란계 가스를 포함하며, 피에칭층은 실리콘을 함유하는 친수성의 절연층이며, 제 1 공정은 제 1 가스의 플라즈마를 생성하지 않는다.

Description

피처리체를 처리하는 방법 {METHOD OF PROCESSING TARGET OBJECT}
본 개시의 실시 형태는, 피처리체를 처리하는 방법에 관한 것이다.
전자 디바이스의 제조 프로세스에서는, 피처리층 상에 마스크를 형성하고, 당해 마스크의 패턴을 당해 피처리층에 전사하기 위해 에칭이 행해진다. 특허 문헌 1에는, 에칭에 의해 발생되는 패턴의 홀(hole)의 형상을 개선하는 것을 목적으로 한 기술이 개시되어 있다. 특허 문헌 2에는, 에칭 공정 및 성막 공정에 의해 기판 상의 오목 패턴을 양호하게 형성하는 것을 목적으로 한 기술이 개시되어 있다. 특허 문헌 3에는, 마스크의 보호막을 형성하면서 에칭을 주기적으로 행하는 기술이 개시되어 있다.
국제공개 제 WO2014/046083호 팸플릿 일본 특허공개공보 2014-017438호 일본 특허공표공보 2006-523030호
피처리체에 영역 선택적으로 제어성 좋게 성막하는 기술이 요구되고 있다.
일태양에 있어서는, 피처리체를 처리하는 방법이 제공된다. 피처리체는, 피에칭층과, 피에칭층 상에 마련된 마스크를 구비한다. 마스크에는 피에칭층에 이르는 개구가 형성되어 있다. 피처리체를 처리하는 방법은, 개구를 통하여 피에칭층을 이방적으로 에칭하는 공정(이하, 공정 a라고 함)과, 공정 a의 실행 후의 개구의 내측의 표면에 막을 형성하는 공정(이하, 공정 b라고 함)을 구비한다. 공정 a는, 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서 제 1 가스의 플라즈마를 생성한다. 공정 b는, 처리 용기 내에 제 2 가스를 공급하는 제 1 공정과, 제 1 공정의 실행 후에 처리 용기 내의 공간을 퍼지하는 제 2 공정과, 제 2 공정의 실행 후에 처리 용기 내에 있어서 산소 원자를 포함하는 제 3 가스의 플라즈마를 생성하는 제 3 공정과, 제 3 공정의 실행 후에 처리 용기 내의 공간을 퍼지하는 제 4 공정을 포함하는 시퀀스를 반복 실행하여 개구의 내측의 표면에 막을 형성한다. 제 1 가스는 탄소 원자 및 불소 원자를 포함한다. 제 2 가스는 유기 함유의 아미노 실란계 가스를 포함한다. 피에칭층은, 실리콘을 함유하는 친수성의 절연층이다. 제 1 공정은, 제 1 가스의 플라즈마를 생성하지 않는다.
공정 a에서 행해지는 에칭에 의해, 제 1 가스에 기인하는 반응 생성물인 퇴적부가 개구에 부착되고, 또한 개구의 내측의 표면 중 퇴적부가 부착되어 있지 않은 부분(피에칭층이 노출되어 있는 부분)에 보잉 형상(구덩이)이 형성되는 경우가 있다. 본 일태양에 따른 방법에 의하면, 공정 a의 실행 후에 실행되는 공정 b에 의해, 개구에 부착된 퇴적부가 제거되고, 또한 보잉 형상으로 형성되어 있던 부분에는 막이 형성됨으로써 당해 보잉 형상이 완화될 수 있다.
일실시 형태에서는, 제 1 공정은, 피처리체의 온도를 피처리체의 복수의 영역에 걸쳐 균일해지도록 조정하면서, 개구를 통하여 피에칭층을 에칭한다. 제 2 가스를 이용한 제 1 공정에 있어서는, 플라즈마를 발생시키지 않고 화학 반응이 이용되고 있으므로, 제 1 공정을 포함하는 공정 b에 의해 형성되는 막의 두께는, 막이 형성되는 피처리체(특히 피에칭층)의 온도의 상승에 따라 증가한다. 따라서, 본 일실시 태양에 따른 방법에 의하면, 공정 b에 있어서 형성되는 막의 두께가 피처리체의 복수의 영역에 걸쳐 균일해질 수 있다.
일실시 형태에서는, 처리 용기에는 제 1 가스 도입구 및 제 2 가스 도입구가 마련되어 있다. 제 1 가스 도입구는 피처리체의 상방에 마련되어 있다. 제 2 가스 도입구는, 피처리체의 측방에 마련되어 있다. 공정 a는, 제 1 가스 도입구로부터 제 1 가스를 처리 용기 내에 공급하고, 제 2 가스 도입구로부터 역류 방지 가스를 처리 용기 내에 공급한다. 공정 b의 제 1 공정은, 제 2 가스 도입구로부터 제 2 가스를 처리 용기 내에 공급하고, 제 1 가스 도입구로부터 역류 방지 가스를 처리 용기 내에 공급한다. 공정 b의 제 3 공정은, 제 1 가스 도입구로부터 제 3 가스를 처리 용기 내에 공급하고, 제 2 가스 도입구로부터 역류 방지 가스를 처리 용기 내에 공급한다. 제 1 가스 도입구에 접속되는 배관과, 제 2 가스 도입구에 접속되는 배관은, 서로 교차하지 않는다. 본 일실시 형태에 따른 방법에 의하면, 제 1 공정에 있어서 이용되어 비교적 반응성이 높은 유기 함유의 아미노 실란계 가스를 포함하는 제 2 가스를 처리 용기 내에 도입하는 제 2 가스 도입구와, 공정 a에 있어서 이용되어 탄소 원자 및 불소 원자를 포함하는 제 1 가스와 제 3 공정에 있어서 이용되어 산소 원자를 포함하는 제 3 가스를 처리 용기 내에 도입하는 제 1 가스 도입구와는 서로 상이하며, 제 1 가스 도입구에 접속되는 가스 공급관과 제 2 가스 도입구에 접속되는 가스 공급관은 서로 교차하지 않으므로, 비교적 반응성이 높은 유기 함유의 아미노 실란계 가스를 포함하는 제 2 가스와 제 1 가스 및 제 3 가스에 기인하여 가스 공급관 내에 있어서 생성될 수 있는 반응 생성물을 저감시킬 수 있다. 또한, 역류 방지 가스를 사용함으로써, 제 1 가스, 제 2 가스, 제 3 가스 중 어느 것도 흐르고 있지 않은 상태의 가스 공급관에 제 1 가스, 제 2 가스, 제 3 가스 중 어느 것이 역류하는 사태를 회피할 수 있다.
일실시 형태에서는, 제 1 가스는, 플루오로카본계 가스를 포함한다. 이와 같이, 플루오로카본계 가스를 포함하는 제 1 가스를 이용하여 실리콘을 함유하는 친수성의 절연층인 피에칭층에 대한 에칭이 공정 a에 있어서 행할 수 있다.
일실시 형태에서는, 제 2 가스는 모노아미노 실란을 포함한다. 이와 같이, 모노아미노 실란을 포함하는 제 2 가스를 이용하여 실리콘의 반응 전구체의 형성이 제 1 공정에 있어서 행할 수 있다.
일실시 형태에서는, 제 2 가스에 포함되는 아미노 실란계 가스는, 1 ∼ 3 개의 규소 원자를 가지는 아미노 실란을 포함한다. 제 2 가스에 포함되는 아미노 실란계 가스는, 1 ∼3 개의 아미노기를 가지는 아미노 실란을 포함한다. 이와 같이, 제 2 가스에 포함되는 아미노 실란계 가스에는, 1 ∼3 개의 규소 원자를 가지는 아미노 실란을 이용할 수 있다. 또한, 제 2 가스에 포함되는 아미노 실란계 가스에는, 1 ∼3 개의 아미노기를 가지는 아미노 실란을 이용할 수 있다.
일태양에 있어서는, 피처리체를 처리하는 방법이 제공된다. 이 방법은, 피처리체의 표면에 선택적으로 제 1 막을 형성하는 공정과, 제 1 막을 제거하면서 피처리체의 표면에 원자층 퇴적에 의해 제 2 막을 형성하는 공정을 구비한다.
일실시 형태에 있어서, 상기의 퇴적은, 처리 용기 내에 제 2 가스를 공급하여, 피처리체 표면에 흡착층을 형성하는 제 1 공정과, 처리 용기 내의 공간을 퍼지하는 제 2 공정과, 처리 용기 내에 있어서 제 3 가스의 플라즈마를 생성하는 제 3 공정을 포함하는 시퀀스를 포함한다.
일실시 형태에 있어서, 상기 퇴적은, 제 3 공정 후에 불활성 가스의 플라즈마에 제 2 막을 노출시키는 제 4 공정을 더 포함한다.
일실시 형태에 있어서, 제 2 막을 형성하는 공정에 있어서, 제 1 막은 제 3 공정 또는 제 4 공정에 의해 제거된다.
일실시 형태에 있어서, 제 2 가스는, 아미노 실란계 가스, 실리콘을 함유하는 가스, 티탄을 함유하는 가스, 하프늄을 함유하는 가스, 탄탈을 함유하는 가스, 지르코늄을 함유하는 가스, 유기물을 함유하는 가스 중 어느 것이며, 제 3 가스는, 산소를 포함하는 가스, 질소를 포함하는 가스, 또는 수소를 포함하는 가스 중 어느 것이다.
일실시 형태에 있어서, 제 1 막은 플라즈마 에칭에 의해 형성된다.
일실시 형태에 있어서, 플라즈마 에칭은 원자층 에칭이다.
일태양에 있어서는, 피처리체를 처리하는 방법이 제공된다. 이 방법은, 제 1 재료로 이루어지는 제 1 영역과 제 1 재료와는 상이한 제 2 재료로 이루어지는 제 2 영역을 가지는 피처리체를 준비하는 공정과, 제 1 가스를 이용하여 플라즈마 생성하고, 그 플라즈마로 상기 제 1 영역을 에칭하고, 그에 따라 제 1 막을 제 2 영역 상에 형성하는 공정과, 제 1 막을 제거하면서, 제 1 영역 상에 원자층 퇴적에 의해 제 2 막을 형성하는 공정을 가진다.
일실시 형태에 있어서, 제 1 가스는 플루오로카본 가스를 포함하고, 제 1 재료는 실리콘 및 산소를 포함하며, 제 2 재료는 실리콘, 유기물, 또는 금속 중 어느 것을 포함한다.
일실시 형태에 있어서, 제 1 가스는, 플루오로하이드로카본 가스를 포함하고, 제 1 재료는, 실리콘 및 질소를 포함하며, 제 2 재료는, 실리콘, 유기물, 또는 금속 중 어느 것을 포함한다.
일실시 형태에 있어서, 제 2 막은 실리콘을 함유한다.
일실시 형태에 있어서, 피처리체에 형성된 제 2 막은 복수의 막 두께를 가진다.
일실시 형태에 있어서, 시퀀스를 반복함으로써 제 1 막이 제거되고, 제거된 피처리체 표면에 제 2 막이 형성된다.
이상에서 설명한 바와 같이, 피처리체에 영역 선택적으로 제어성 좋게 성막하는 기술이 제공된다.
도 1은 일실시 형태에 따른 피처리체를 처리하는 방법을 나타내는 순서도이다.
도 2는 도 1에 나타내는 방법의 실행에 이용되는 일실시 형태에 따른 플라즈마 처리 장치의 일례를 나타내는 도이다.
도 3은 일실시 형태에 따른 피처리체를 처리하는 방법에 있어서 구분된 피처리체의 주면(主面)의 복수의 영역의 일부를, 일례로서 모식적으로 나타내는 도이다.
도 4는 (a), (b), 및 (c)를 구비하고, 도 4의 (a)는, 도 1에 나타내는 공정의 실행 전의 피처리체의 상태를 나타내는 단면도이며, 도 4의 (b)는, 도 1에 나타내는 에칭의 실행 후의 피처리체의 상태를 나타내는 단면도이고, 도 4의 (c)는, 도 1에 나타내는 복수회의 시퀀스의 실행 후의 피처리체의 상태를 나타내는 단면도이다.
도 5는 도 1에 나타내는 방법의 각 공정의 실행중에 있어서의, 가스의 공급 및 고주파 전원의 공급의 상태를 나타내는 도이다.
도 6은 (a), (b), 및 (c)를 구비하고, 도 6의 (a)는, 예를 들면, 도 1에 나타내는 시퀀스의 실행 전의 피처리체의 상태를 모식적으로 나타내는 도이며, 도 6의 (b)는, 도 1에 나타내는 시퀀스의 실행중인 피처리체의 상태를 모식적으로 나타내는 도이고, 도 6의 (c)는, 도 1에 나타내는 시퀀스의 실행 후의 피처리체의 상태를 모식적으로 나타내는 도이다.
도 7은 일실시 형태에 따른 피처리체의 처리 방법을 나타내는 다른 순서도이다.
도 8은 (a) 및 (b)를 구비하고, 도 7의 순서도에 나타내는 방법에 의해 피처리체의 표면에 막이 형성되는 모습을 모식적으로 나타내는 도이다.
도 9는 (a) 및 (b)를 구비하고, 도 7의 순서도에 나타내는 방법에 의한 막의 에칭 및 형성을 모식적으로 나타내는 도이다.
도 10은 도 7의 순서도에 나타내는 방법의 실행에 의한 막 두께의 변화의 모습을 나타내는 도이다.
도 11은 도 7의 순서도에 나타내는 방법에 의한 막 두께의 변화를 나타내는 도이다.
이하, 도면을 참조하여 다양한 실시 형태에 대하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당한 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
<제 1 실시 형태>
패턴 형상을 획정하는 마스크를 이용하여 피에칭막을 에칭하면, 에칭의 진행에 따라 개구(마스크의 개구)의 내측면에 반응 생성물이 퇴적한다. 이 때문에, 개구가 반응 생성물의 퇴적에 의해 폐색되는 네킹(necking)이 발생하는 경우가 있다. 개구에 반응 생성물의 퇴적부가 형성되면, 당해 퇴적부에 플라즈마 중의 이온이 충돌함으로써, 이온의 진행 방향이 꺾어져 이방성이 상실된다. 이 때문에, 개구의 내측면에 이온이 충돌하여, 측면에 보잉(bowing) 형상이 형성될 수 있다. 보잉 형상이 현저해지면, 인접하는 2 개의 개구의 내측이 관통될 수 있다. 따라서, 에칭에 의해 발생할 수 있는 개구의 내측면의 보잉 형상을 완화하는 기술이 요망되고 있다. 제 1 실시 형태는 에칭에 의해 발생할 수 있는 개구의 내측면의 보잉 형상을 완화하는 기술을 제공한다.
도 1은, 일실시 형태에 따른 피처리체(이하, 웨이퍼(W)라고 하는 경우가 있음)를 처리하는 방법을 나타내는 순서도이다. 도 1에 나타내는 방법(MT)은, 피처리체를 처리하는 방법의 일실시 형태이다. 방법(MT)(피처리체를 처리하는 방법)은, 플라즈마 처리 장치(10)에 의해 실행된다.
도 2는, 도 1에 나타내는 방법(MT)의 실행에 이용되는 일실시 형태에 따른 플라즈마 처리 장치의 일례를 나타내는 도이다. 도 2에는, 방법(MT)의 다양한 실시 형태에서 이용 가능한 플라즈마 처리 장치(10)의 단면 구조가 개략적으로 나타나 있다. 도 2에 나타내는 바와 같이, 플라즈마 처리 장치(10)는 평행 평판의 전극을 구비하는 플라즈마 에칭 장치이며, 처리 용기(12)를 구비하고 있다. 처리 용기(12)는 대략 원통형상을 가지고 있으며, 처리 공간(Sp)을 획정한다. 처리 용기(12)는, 예를 들면, 알루미늄으로 구성되어 있으며, 그 내벽면에는 양극 산화 처리가 실시되어 있다. 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 대략 원통 형상의 지지부(14)가 마련되어 있다. 지지부(14)는, 예를 들면 절연 재료로 구성되어 있다. 지지부(14)를 구성하는 절연 재료는 석영과 같이 산소를 포함할 수 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연장되어 있다. 처리 용기(12) 내에는 배치대(PD)가 마련되어 있다. 배치대(PD)는 지지부(14)에 의해 지지되고 있다.
배치대(PD)는 배치대(PD)의 상면에 있어서 웨이퍼(W)를 유지한다. 웨이퍼(W)의 주면(FW)은 배치대(PD)의 상면에 접촉하는 웨이퍼(W)의 이면(裏面)의 반대측에 있으며, 상부 전극(30)을 향하고 있다. 배치대(PD)는 하부 전극(LE) 및 정전 척(ESC)을 가지고 있다. 하부 전극(LE)은 제 1 플레이트(18a) 및 제 2 플레이트(18b)를 포함하고 있다. 제 1 플레이트(18a) 및 제 2 플레이트(18b)는, 예를 들면 알루미늄과 같은 금속으로 구성되어 있으며, 대략 원반 형상을 이루고 있다. 제 2 플레이트(18b)는 제 1 플레이트(18a) 상에 마련되어 있으며, 제 1 플레이트(18a)에 전기적으로 접속되어 있다.
제 2 플레이트(18b) 상에는 정전 척(ESC)이 마련되어 있다. 정전 척(ESC)은, 도전막인 전극을 한 쌍의 절연층의 사이 또는 한 쌍의 절연 시트의 사이에 배치한 구조를 가지고 있다. 정전 척(ESC)의 전극에는, 직류 전원(22)이 스위치(23)를 개재하여 전기적으로 접속되어 있다. 웨이퍼(W)는, 배치대(PD)에 배치되어 있는 경우에, 정전 척(ESC)에 접한다. 웨이퍼(W)의 이면(주면(FW)의 반대측의 면)은 정전 척(ESC)에 접한다. 정전 척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생하는 쿨롱력 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 따라, 정전 척(ESC)은 웨이퍼(W)를 유지할 수 있다.
제 2 플레이트(18b)의 주연부 상에는, 웨이퍼(W)의 에지 및 정전 척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은 에칭의 균일성을 향상시키기 위해 마련되어 있다. 포커스 링(FR)은 에칭 대상의 막의 재료에 의해 적절히 선택되는 재료로 구성되어 있으며, 예를 들면, 석영으로 구성될 수 있다.
제 2 플레이트(18b)의 내부에는 냉매 유로(24)가 마련되어 있다. 냉매 유로(24)는 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 마련된 칠러 유닛(도시 생략)으로부터 배관(26a)을 통하여 냉매가 공급된다. 냉매 유로(24)에 공급되는 냉매는 배관(26b)을 통하여 칠러 유닛으로 복귀된다. 이와 같이, 냉매 유로(24)에는 냉매가 순환하도록 공급된다. 이 냉매의 온도를 제어함으로써, 정전 척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어될 수 있다.
플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 마련되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예를 들면 He 가스를, 정전 척(ESC)의 상면과 웨이퍼(W)의 이면과의 사이에 공급한다.
플라즈마 처리 장치(10)에는, 웨이퍼(W)의 온도를 조절하는 온도 조절부(HT)가 마련되어 있다. 온도 조절부(HT)는 정전 척(ESC)에 내장되어 있다. 온도 조절부(HT)에는 히터 전원(HP)이 접속되어 있다. 히터 전원(HP)으로부터 온도 조절부(HT)에 전력이 공급됨으로써, 정전 척(ESC)의 온도가 조정되어, 정전 척(ESC) 상에 배치되는 웨이퍼(W)의 온도가 조정되도록 되어 있다. 또한, 온도 조절부(HT)는 제 2 플레이트(18b) 내에 매립되어 있을 수도 있다.
온도 조절부(HT)는 열을 발생시키는 복수의 가열 소자와, 당해 복수의 가열 소자의 각각의 주위의 온도를 각각 검출하는 복수의 온도 센서를 구비한다. 복수의 가열 소자의 각각은, 웨이퍼(W)가 정전 척(ESC) 상에 위치 정렬되어 배치되어 있는 경우에, 도 3에 나타내는 바와 같이 웨이퍼(W)의 주면(FW)의 복수의 영역(ER)마다 마련되어 있다. 제어부(Cnt)는, 웨이퍼(W)가 정전 척(ESC) 상에 위치 정렬되어 배치되어 있는 경우에, 웨이퍼(W)의 주면(FW)의 복수의 영역(ER)의 각각에 대응하는 가열 소자 및 온도 센서를 영역(ER)과 관련지어 인식한다. 제어부(Cnt)는, 영역(ER)과, 이 영역(ER)에 대응하는 가열 소자 및 온도 센서를 복수의 영역마다(복수의 영역(ER)마다), 예를 들면 숫자나 문자 등의 번호 등에 의해 식별할 수 있다. 제어부(Cnt)는, 하나의 영역(ER)의 온도를 당해 하나의 영역(ER)에 대응하는 개소에 마련된 온도 센서에 의해 검출하고, 당해 하나의 영역(ER)에 대한 온도 조절을 당해 하나의 영역(ER)에 대응하는 개소에 마련된 가열 소자에 의해 행한다. 또한, 웨이퍼(W)가 정전 척(ESC) 상에 배치되어 있는 경우에 하나의 온도 센서에 의해 검출되는 온도는, 웨이퍼(W) 중 당해 온도 센서상의 영역(ER)의 온도와 동일하고, 후술하는 도 4의 (a)을 참조하면, 웨이퍼(W)의 주면(FW)에 있어서의 당해 영역(ER)의 온도와 동일하며, 보다 구체적으로는, 당해 영역(ER)에 있는 마스크(MK) 및 피에칭층(EL)의 온도와 동일하다.
플라즈마 처리 장치(10)는 상부 전극(30)을 구비하고 있다. 상부 전극(30)은 배치대(PD)의 상방에 있어서, 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은 서로 대략 평행하게 마련되어 있으며, 평행 평판 전극을 구성한다. 상부 전극(30)과 하부 전극(LE)의 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(Sp)이 제공되고 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통하여, 처리 용기(12)의 상부에 지지되어 있다. 절연성 차폐 부재(32)는 절연 재료로 구성되어 있으며, 예를 들면, 석영과 같이 산소를 포함할 수 있다. 상부 전극(30)은 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(Sp)에 면하고 있으며, 전극판(34)에는 복수의 가스 토출 홀(34a)이 마련되어 있다. 전극판(34)은, 일실시 형태에서는, 실리콘(이하, 규소라고 하는 경우가 있음)을 함유한다. 다른 실시 형태에서는, 전극판(34)은 산화 실리콘을 함유할 수 있다.
전극 지지체(36)는 전극판(34)을 착탈 가능하게 지지하는 것이며, 예를 들면 알루미늄과 같은 도전성 재료로 구성될 수 있다. 전극 지지체(36)는 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는 가스 확산실(36a)이 마련되어 있다. 가스 확산실(36a)로부터는, 가스 토출 홀(34a)에 연통하는 복수의 가스 통류 홀(36b)이 하방으로 연장되어 있다.
플라즈마 처리 장치(10)는 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)을 구비한다. 제 1 고주파 전원(62)은 플라즈마 생성용의 제 1 고주파 전력을 발생시키는 전원이며, 27 ∼ 100[MHz]의 주파수, 일례에 있어서는 60[MHz]의 고주파 전력을 발생시킨다. 또한, 제 1 고주파 전원(62)은 펄스 사양을 구비하고 있으며, 주파수 0.1 ∼ 50[kHz], Duty 5∼100%로 제어 가능하다. 제 1 고주파 전원(62)은 정합기(66)를 개재하여 상부 전극(30)에 접속되어 있다. 정합기(66)는, 제 1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다. 또한, 제 1 고주파 전원(62)은 정합기(66)를 개재하여 하부 전극(LE)에 접속되어 있어도 된다.
제 2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 제 2 고주파 전력, 즉 고주파 바이어스 전력을 발생시키는 전원이며, 400[kHz] ∼ 40.68[MHz]의 범위 내의 주파수, 일례에 있어서는 13.56[MHz]의 주파수의 고주파 바이어스 전력을 발생시킨다. 또한, 제 2 고주파 전원(64)은 펄스 사양을 구비하고 있으며, 주파수 0.1 ∼ 50[kHz], Duty 5 ∼ 100%로 제어 가능하다. 제 2 고주파 전원(64)은 정합기(68)를 개재하여 하부 전극(LE)에 접속되어 있다. 정합기(68)는, 제 2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(LE)측)의 입력 임피던스를 정합시키기 위한 회로이다.
플라즈마 처리 장치(10)는 전원(70)을 더 구비하고 있다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전원(70)은, 처리 공간(Sp) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을, 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은, 음의 직류 전압을 발생시키는 직류 전원이다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(Sp)에 존재하는 양이온이 전극판(34)에 충돌한다. 이에 따라, 전극판(34)으로부터 2차 전자 및 실리콘 중 적어도 하나가 방출될 수 있다.
처리 용기(12)의 바닥부측, 또한, 지지부(14)와 처리 용기(12)의 측벽과의 사이에는 배기 플레이트(48)가 마련되어 있다. 배기 플레이트(48)는, 예를 들면, 알루미늄 재에 Y2O3 등의 세라믹을 피복함으로써 구성될 수 있다. 배기 플레이트(48)의 하방, 또한, 처리 용기(12)에는, 배기구(12e)가 마련되어 있다. 배기구(12e)에는 배기관(52)을 개재하여 배기 장치(50)가 접속되어 있다. 배기 장치(50)는 터보 분자 펌프 등의 진공 펌프를 가지고 있으며, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입반출구(12g)가 마련되어 있으며, 반입반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
가스 소스군(40)은 복수의 가스 소스를 가지고 있다. 복수의 가스 소스는, 유기 함유된 아미노 실란계 가스의 소스, 플루오로카본계 가스(CxFy 가스(x, y는 1 ∼ 10의 정수))의 소스, 산소 원자를 가지는 가스(산소 가스 등)의 소스 및 불활성 가스의 소스 등의 각종의 가스의 소스를 포함할 수 있다. 유기 함유의 아미노 실란계 가스로서, 아미노기의 수가 비교적 적은 분자 구조를 가지는 가스가 이용될 수 있고, 예를 들면, 모노아미노 실란(H3-Si-R(R은 유기를 포함하고 있으며 치환되어 있어도 되는 아미노기))이 이용될 수 있다. 상기의 유기 함유의 아미노 실란계 가스(후술하는 제 2 가스(G1)에 포함되는 가스)는, 1 ∼ 3 개의 규소 원자를 가질 수 있는 아미노 실란을 포함할 수 있고, 또는, 1 ∼ 3 개의 아미노기를 가지는 아미노 실란을 포함할 수 있다. 1 ∼ 3 개의 규소 원자를 가지는 아미노 실란은, 1 ∼ 3 개의 아미노기를 가지는 모노실란(모노아미노 실란), 1 ∼ 3 개의 아미노기를 가지는 디실란, 또는, 1 ∼ 3 개의 아미노기를 가지는 트리실란일 수 있다. 또한, 상기의 아미노 실란은, 치환되어 있어도 되는 아미노기를 가질 수 있다. 또한, 상기의 아미노기는, 메틸기, 에틸기, 프로필기 및 부틸기 중 어느 것에 의해 치환될 수 있다. 또한, 상기의 메틸기, 에틸기, 프로필기, 또는, 부틸기는, 할로겐에 의해 치환될 수 있다. 플루오로카본계 가스(후술하는 제 1 가스에 포함되는 가스)로서는, CF4 가스, C4F6 가스, C4F8 가스와 같은 임의의 플루오로카본계 가스가 이용될 수 있다. 불활성 가스로서는, 질소 가스, Ar 가스, He 가스와 같은 임의의 가스가 이용될 수 있다.
밸브군(42)은 복수의 밸브를 포함하고 있으며, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스의 각각은, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 개재하여, 가스 공급관(38) 및 가스 공급관(82)에 접속되어 있다. 따라서, 플라즈마 처리 장치(10)는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 1 이상의 가스 소스로부터의 가스를 개별적으로 조정된 유량으로 처리 용기(12) 내에 공급하는 것이 가능하다.
플라즈마 처리 장치(10)에서는, 후술하는 바와 같이, 유기 함유의 아미노 실란계 가스를 공급하므로, 플라즈마 처리 장치(10)는 유기 함유의 아미노 실란계 가스를 공급하는 배관과, 다른 프로세스 가스(예를 들면 산소 가스)를 공급하는 배관을 분리시키는 포스트 믹스 구조를 구비한다. 유기 함유의 아미노 실란계 가스는 반응성이 비교적 높으므로, 유기 함유의 아미노 실란계 가스의 공급과 다른 프로세스 가스의 공급을 동일한 배관에 의해 행하는 경우에는, 배관 내에 흡착되는 유기 함유의 아미노 실란계 가스의 성분과 다른 프로세스 가스의 성분이 반응하고, 이 반응에 의한 반응 생성물이 배관 내에 퇴적하는 경우가 있다. 배관 내에 퇴적된 반응 생성물은 클리닝 등에 의한 제거가 곤란하며, 파티클의 원인 및 배관의 위치가 플라즈마 영역에 가까운 경우에는 이상 방전의 원인이 될 수 있다. 따라서, 유기 함유의 아미노 실란계 가스의 공급과 다른 프로세스 가스의 공급을 각각 별도의 배관으로 행할 필요가 있다. 플라즈마 처리 장치(10)의 포스트 믹스 구조에 의해, 유기 함유의 아미노 실란계 가스의 공급과 다른 프로세스 가스의 공급이 각각 별도의 배관에 의해 행해진다.
플라즈마 처리 장치(10)의 포스트 믹스 구조는, 적어도 2 개의 배관(가스 공급관(38), 가스 공급관(82))을 구비한다. 가스 공급관(38)과 가스 공급관(82)에는, 모두, 밸브군(42) 및 유량 제어기군(44)을 개재하여 가스 소스군(40)이 접속되어 있다.
처리 용기(12)에는 가스 도입구(36c)(제 1 가스 도입구)가 마련되어 있다. 가스 도입구(36c)는, 처리 용기(12) 내에 있어서 배치대(PD) 상에 배치된 웨이퍼(W)의 상방에 마련된다. 가스 도입구(36c)는 가스 공급관(38)의 일단에 접속되어 있다. 가스 공급관(38)의 타단은 밸브군(42)에 접속되어 있다. 가스 도입구(36c)는 전극 지지체(36)에 마련되어 있다. 가스 도입구(36c)는, 가스 확산실(36a)에, 후술하는 제 1 가스(플루오로카본계 가스를 포함하는 가스), 후술하는 역류 방지 가스(불활성 가스 등을 포함하는 가스), 후술하는 제 3 가스(산소 원자를 포함하는 가스) 및 후술하는 퍼지 가스(불활성 가스 등을 포함하는 가스)를 유도한다. 가스 도입구(36c)로부터 가스 확산실(36a)을 통하여 처리 공간(Sp)에 공급되는 가스는, 웨이퍼(W) 상이며 웨이퍼(W)와 상부 전극(30)과의 사이의 공간 영역에 공급된다.
처리 용기(12)에는 가스 도입구(52a)(제 2 가스 도입구)가 마련되어 있다. 가스 도입구(52a)는 처리 용기(12) 내에 있어서 배치대(PD) 상에 배치된 웨이퍼(W)의 측방에 마련된다. 가스 도입구(52a)는 가스 공급관(82)의 일단에 접속되어 있다. 가스 공급관(82)의 타단은 밸브군(42)에 접속되어 있다. 가스 도입구(52a)는 처리 용기(12)의 측벽에 마련되어 있다. 가스 도입구(52a)는, 처리 공간(Sp)에, 후술하는 제 2 가스(G1)(유기 함유의 아미노 실란계 가스를 포함하는 가스) 및 역류 방지 가스(불활성 가스 등을 포함하는 가스)를 유도한다. 가스 도입구(52a)로부터 처리 공간(Sp)에 공급되는 가스는 웨이퍼(W) 상이며 웨이퍼(W)와 상부 전극(30)과의 사이의 공간 영역에 공급된다.
가스 도입구(36c)에 접속되는 가스 공급관(38)과 가스 도입구(52a)에 접속되는 가스 공급관(82)은, 서로 교차하지 않는다. 바꾸어 말하면, 가스 도입구(36c) 및 가스 공급관(38)을 포함하는 제 1 가스, 제 3 가스의 공급 경로와, 가스 도입구(52a) 및 가스 공급관(82)을 포함하는 제 2 가스(G1)의 공급 경로는, 서로 교차하지 않는다.
플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 퇴적 실드(46)가 착탈 가능하게 마련되어 있다. 퇴적 실드(46)는 지지부(14)의 외주에도 마련되어 있다. 퇴적 실드(46)는 처리 용기(12)에 에칭 부생물(퇴적물)이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹을 피복함으로써 구성될 수 있다. 퇴적 실드는, Y2O3의 이외에, 예를 들면, 석영과 같이 산소를 포함하는 재료로 구성될 수 있다.
제어부(Cnt)는 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 도 2에 나타내는 플라즈마 처리 장치(10)의 각 부를 제어한다. 제어부(Cnt)는, 플라즈마 처리 장치(10)에 있어서, 밸브군(42), 유량 제어기군(44), 배기 장치(50), 제 1 고주파 전원(62), 정합기(66), 제 2 고주파 전원(64), 정합기(68), 전원(70), 히터 전원(HP), 칠러 유닛 등에 접속되어 있다.
제어부(Cnt)는, 방법(MT)의 각 공정에 있어서 플라즈마 처리 장치(10)의 각 부를 제어하기 위한 컴퓨터 프로그램(입력된 레시피에 기초하는 프로그램)에 따라 동작하여, 제어 신호를 송출한다. 플라즈마 처리 장치(10)의 각 부는, 제어부(Cnt)로부터의 제어 신호에 의해 제어된다. 제어부(Cnt)는, 구체적으로는, 도 2에 나타내는 플라즈마 처리 장치(10)에 있어서, 제어 신호를 이용하여, 가스 소스군(40)으로부터 공급되는 가스의 선택 및 유량, 배기 장치(50)의 배기, 제 1 고주파 전원(62) 및 제 2 고주파 전원(64)으로부터의 전력 공급, 전원(70)으로부터의 전압 인가, 히터 전원(HP)의 전력 공급, 칠러 유닛으로부터의 냉매 유량 및 냉매 온도, 등을 제어하는 것이 가능하다. 또한, 본 명세서에 있어서 개시되는 피처리체를 처리하는 방법(MT)의 각 공정은, 제어부(Cnt)에 의한 제어에 의해 플라즈마 처리 장치(10)의 각 부를 동작시킴으로써 실행될 수 있다. 제어부(Cnt)의 기억부에는, 방법(MT)을 실행하기 위한 컴퓨터 프로그램 및 방법(MT)의 실행에 이용되는 각종의 데이터가 읽어내기 가능하게 저장되어 있다.
다시 도 1을 참조하여, 방법(MT)에 대하여 상세하게 설명한다. 이하에서는, 방법(MT)의 실시에 플라즈마 처리 장치(10)가 이용되는 예에 대하여 설명을 행한다. 이하의 설명에 있어서는, 도 4, 도 5 및 도 6을 참조한다. 도 4는 (a), (b) 및 (c)를 구비하고, 도 4의 (a)는 도 1에 나타내는 공정의 실행 전의 피처리체의 상태를 나타내는 단면도이며, 도 4의 (b)는 도 1에 나타내는 에칭의 실행 후의 피처리체의 상태를 나타내는 단면도이고, 도 4의 (c)는 도 1에 나타내는 복수회의 시퀀스의 실행 후의 피처리체의 상태를 나타내는 단면도이다. 도 5는, 도 1에 나타내는 방법의 각 공정의 실행중에 있어서, 가스의 공급 및 고주파 전원의 공급의 상태를 나타내는 도이다. 도 6은 (a), (b) 및 (c)를 구비하고, 도 6의 (a)는, 예를 들면 도 1에 나타내는 시퀀스의 실행 전의 피처리체의 상태를 모식적으로 나타내는 도이며, 도 6의 (b)는 도 1에 나타내는 시퀀스의 실행중인 피처리체의 상태를 모식적으로 나타내는 도이고, 도 6의 (c)는, 도 1에 나타내는 시퀀스의 실행 후의 피처리체의 상태를 모식적으로 나타내는 도이다.
도 1에 나타내는 바와 같이, 방법(MT)은 공정(ST1), 시퀀스(SQ1), 공정(ST3)을 구비한다. 방법(MT)의 공정(ST1)의 실행 전에, 먼저, 피처리체인 웨이퍼(W)가 준비된다. 준비되는 웨이퍼(W)는, 도 4의 (a)에 나타내는 바와 같이, 피에칭층(EL), 마스크(MK)를 구비한다. 마스크(MK)는 피에칭층(EL)의 주면(ELa) 상에 마련되어 있다. 마스크(MK)에는 피에칭층(EL)의 주면(ELa)에 이르는 개구(OP)가 형성되어 있다. 개구(OP)는, 홈, 홀 등의 개구일 수 있다. 피에칭층(EL)의 주면(ELa)은 개구(OP)를 통하여 부분적으로 노출되어 있다. 마스크(MK)는 측면(MKa), 표면(MKb)을 구비한다. 측면(MKa)은 개구(OP)의 내측의 표면(OPa)에 포함된다. 표면(MKb)은 웨이퍼(W)의 주면(FW)에 포함된다.
피에칭층(EL)은 마스크(MK)에 대하여 선택적으로 에칭되는 재료로 구성되는 층이며, 예를 들면, 실리콘을 함유하는 친수성의 절연층이 이용된다. 피에칭층(EL)은, 보다 구체적으로는, 예를 들면 산화 실리콘(SiO2)을 포함할 수 있다. 피에칭층(EL)은 질화 실리콘(Si3N4), 다결정 실리콘과 같은 다른 재료를 포함해도 된다.
마스크(MK)는 피에칭층(EL)의 주면(ELa)에 마련되어 있다. 마스크(MK)는 ArF 등의 레지스트 재료를 포함하는 레지스트 마스크이며, 포토리소그래피 기술에 의해 레지스트층이 패터닝됨으로써 형성된다. 마스크(MK)는 피에칭층(EL)의 주면(ELa)을 부분적으로 덮는다. 개구(OP)는 마스크(MK)의 패턴 형상을 획정한다. 마스크(MK)의 패턴 형상은, 예를 들면 라인·앤드·스페이스 패턴이다. 또한, 마스크(MK)는 평면에서 볼 때에 원형의 개구를 제공하는 패턴을 가지고 있어도 된다. 혹은, 마스크(MK)는 평면에서 볼 때에 타원 형상의 개구를 제공하는 패턴을 가지고 있어도 된다.
공정(ST1)의 실행 전에 있어서, 상기한 도 4의 (a)에 나타내는 웨이퍼(W)가 준비되고, 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 수용되며, 배치대(PD) 상에 위치 정렬되어 배치된다. 제어부(Cnt)는, 도 1에 나타내는 방법(MT)의 실행중(적어도, 방법(MT)에 포함되는 공정(ST2a)의 실행중)에 있어서, 웨이퍼(W)의 복수의 영역(ER)의 각각의 온도를, 영역(ER)의 각각에 대응하는 개소에 마련된 온도 조절부(HT)의 온도 센서에 의해 검출하고, 영역(ER)의 각각에 대한 온도 조절을 영역(ER)의 각각에 대응하는 개소에 마련된 온도 조절부(HT)의 가열 소자에 의해 행한다. 제어부(Cnt)가 온도 조절부(HT)를 이용하여 행하는 온도 조절에 의해, 웨이퍼(W)의 온도는 복수의 영역(ER)의 전체에 있어서 균일해질 수 있다.
공정(ST1)에서는, 도 4의 (a)에 나타내는 웨이퍼(W)의 피에칭층(EL)이 에칭된다. 공정(ST1)은 개구(OP)를 통하여 피에칭층(EL)을 이방적으로 에칭하는 공정이다. 공정(ST1)은, 웨이퍼(W)가 수용된 플라즈마 처리 장치(10)의 처리 용기(12)의 처리 공간(Sp) 내에 있어서 제 1 가스의 플라즈마를 생성한다. 공정(ST1)은, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터, 도 5의 부호 FG1로 나타내는 바와 같이 가스 공급관(38)을 통하여 가스 도입구(36c)로부터 제 1 가스를 처리 용기(12)의 처리 공간(Sp) 내에 공급함과 함께, 도 5의 부호 FG2에 나타내는 바와 같이 가스 공급관(82)을 통하여 가스 도입구(52a)로부터 역류 방지 가스를 처리 용기(12)의 처리 공간(Sp) 내에 공급한다. 제 1 가스는 피에칭층(EL)을 구성하는 재료에 따라 적절히 선택될 수 있다. 제 1 가스는 탄소 원자 및 불소 원자를 포함한다. 예를 들면, 피에칭층(EL)이 산화 실리콘막인 경우에는, 처리 가스는 플루오로카본계 가스를 포함할 수 있다. 역류 방지 가스는, 처리 공간(Sp)에 공급되는 제 1 가스 및 제 1 가스의 플라즈마 이온 등이 가스 도입구(52a)를 통하여 가스 공급관(82)에 침입하는 것을 방지하기 위해, 가스 도입구(52a)로부터 처리 공간(Sp)에 공급된다. 역류 방지 가스는, 예를 들면, 불활성 가스를 포함할 수 있다. 또한, 도 5의 부호 FG3에 나타내는 바와 같이 제 1 고주파 전원(62)으로부터 고주파 전력이 공급된다. 또한, 도 5의 부호 FG4에 나타내는 바와 같이 제 2 고주파 전원(64)으로부터 고주파 바이어스 전력이 공급된다. 또한, 배기 장치(50)를 동작시킴으로써, 처리 공간(Sp) 내의 공간의 압력이 미리 설정된 압력으로 설정된다. 이에 따라, 플라즈마가 생성된다. 생성된 플라즈마 중의 활성종은, 피에칭층(EL)의 주면(ELa)의 전체 영역 중, 마스크(MK)로부터 개구(OP)를 통하여 노출된 영역에 대하여 에칭한다. 공정(ST1)에 의해, 도 4의 (b)에 나타내는 바와 같이, 마스크(MK)의 패턴(개구(OP)에 의해 획정되는 패턴)이 피에칭층(EL)에 전사된다.
공정(ST1)에 있어서 실행되는 에칭에 의해 피에칭층(EL)은 에칭되어, 개구(OP)의 내측이 피에칭층(EL)의 내부에 이른다. 도 4의 (b)에 나타내는 바와 같이, 공정(ST1)에 있어서 실행되는 에칭에 있어서, 마스크(MK)의 측면(MKa) 및 마스크(MK)의 표면(MKb) 중 개구(OP)에 대응하는 어느 부분에 대하여, 제 1 가스에 포함되는 성분을 포함하는 반응 생성물이 퇴적되고, 당해 퇴적에 의해 당해 반응 생성물인 퇴적부(NC)가 개구(OP)에 부착된다. 즉, 개구(OP)가 반응 생성물의 퇴적(퇴적부(NC)의 부착)에 의해 폐색되는 네킹(necking)이 발생한다. 공정(ST1)에 있어서 생성되는 플라즈마 이온은, 웨이퍼(W)의 주면(FW)에 대하여 수직으로(이방적으로) 웨이퍼(W)에 입사되지만, 퇴적부(NC)가 부착되면, 퇴적부(NC)에 플라즈마 이온이 입사하여 충돌함으로써, 플라즈마 이온의 진행 방향이 꺾어져 플라즈마 이온의 이방성이 상실된다. 이 때문에, 개구(OP)의 내측의 표면(OPa)(개구(OP)의 내측의 측면 중 마스크(MK)에 있는 측면(MKa), 개구(OP)의 내측의 측면 중 피에칭층(EL)에 있는 측면(ELb) 및 개구(OP)의 내측의 바닥면 중 피에칭층(EL) 내에 있는 바닥면(ELc)을 포함하고, 이하 동일)에 플라즈마 이온이 충돌하여 개구(OP)의 내측의 표면(OPa)에 보잉(bowing) 형상이 형성된다.
공정(ST1)의 실행에 의해 개구(OP)에 부착된 퇴적부(NC)의 제거와, 공정(ST1)의 실행에 의해 개구(OP)의 내측의 표면(OPa)에 형성된 보잉 형상의 보충을 동시에 행하기 위해, 공정(ST1)에 이어지는 시퀀스(SQ1) 및 공정(ST3)이 복수 횟수에 걸쳐 실행된다. 시퀀스(SQ1) 및 공정(ST3)은, 피에칭층(EL)을 에칭하는 공정(ST1)의 실행 후의 개구(OP)의 내측의 표면(OPa)에 막(BF)을 형성하는 공정이다.
공정(ST1)의 이후에, 시퀀스(SQ1)가 실행된다. 시퀀스(SQ1)는, 공정(ST2a)(제 1 공정), 공정(ST2b)(제 2 공정), 공정(ST2c)(제 3 공정) 및 공정(ST2d)(제 4 공정)을 구비한다. 방법(MT)은 시퀀스(SQ1)를 복수 횟수에 걸쳐 반복 실행된다. 시퀀스(SQ1) 및 공정(ST3)에 의해, 시퀀스(SQ1)가 복수 횟수에 걸쳐 반복 실행되어, 개구(OP)의 내측의 표면(OPa)에 막(BF)이 형성된다. 시퀀스(SQ1)의 개시로부터 후술의 공정(ST3) : YES에 이르기까지의 일련의 공정은, 공정(ST1)에 의해 개구(OP)에 부착된 퇴적부(NC)의 제거와 측면(MKa) 및 측면(ELb)에 형성된 보잉 형상의 보충을 동시에 행하고, 개구(OP) 내의 형상, 보다 구체적으로는, 개구(OP)의 내측의 표면(OPa)의 형상을 원하는 형상으로 보수하는 공정이다. 측면(MKa) 및 측면(ELb)에 형성된 보잉 형상의 보충은 개구(OP)의 내측의 표면(OPa)에 형성된 보잉 형상의 개소에 막(BF)을 형성 함으로써 행해진다. 막(BF)은 산화 실리콘(SiO2)을 포함하는 실리콘 산화막이다.
공정(ST2a)은, 도 5의 부호 FG2에 나타내는 바와 같이 가스 공급관(82)을 통하여 가스 도입구(52a)로부터 제 2 가스(G1)를 처리 용기(12)의 처리 공간(Sp) 내에 공급함과 함께, 도 5의 부호 FG1에 나타내는 바와 같이 가스 공급관(38)을 통하여 가스 도입구(36c)로부터 역류 방지 가스를 처리 용기(12)의 처리 공간(Sp) 내에 공급한다. 제 2 가스(G1)는, 유기 함유의 아미노 실란계 가스를 포함한다. 공정(ST2a)은, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 제 2 가스(G1)를 처리 용기(12)의 처리 공간(Sp) 내에 공급한다. 제 2 가스(G1)는, 유기 함유의 아미노 실란계 가스로서 예를 들면 모노아미노 실란(H3-Si-R(R은 아미노기))이 이용될 수 있다. 공정(ST2a)에서는 도 5의 부호 FG3, FG4에 나타내는 바와 같이 제 2 가스(G1)의 플라즈마를 생성하지 않는다. 제 2 가스(G1)의 분자(모노아미노 실란)는, 화학 결합에 기초하는 화학 흡착에 의해 개구(OP)의 내측의 표면(OPa)(구체적으로는, 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분)에 부착되는 것이며, 공정(ST2a)에 있어서 플라즈마는 이용되지 않는다. 또한, 제 2 가스(G1)는, 화학 결합에 의해 표면(OPa)(구체적으로는, 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분)에 부착 가능하며 또한 실리콘을 함유하는 것이면, 모노아미노 실란 이외의 가스일 수 있다. 역류 방지 가스는, 처리 공간(Sp)에 공급되는 제 2 가스(G1)가 가스 도입구(36c)를 통하여 가스 공급관(38)에 침입하는 것을 방지하기 위해, 가스 도입구(36c)로부터 처리 공간(Sp)에 공급된다. 역류 방지 가스는, 예를 들면 불활성 가스를 포함할 수 있다.
제 2 가스(G1)로서 모노아미노 실란계 가스가 선택되는 이유는, 모노아미노 실란이 비교적 높은 전기 음성도를 가지고 또한 극성을 가지는 분자 구조를 가짐으로써, 화학 흡착이 비교적으로 용이하게 행해질 수 있다고 하는 것에 기인한다. 도 6의 (a) 및 도 6의 (b)에 나타내는 바와 같이, 제 2 가스(G1)의 분자가 개구(OP)의 내측의 표면(OPa)(구체적으로는, 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않고 노출되어 있는 부분이며, 도 6의 (a) ∼ (c)에 나타내는 표면(OPa)에 대하여 동일)에 부착됨으로써 형성되는 층(Ly1)은, 당해 부착이 화학 흡착이기 때문에 단분자층(단층)에 가까운 상태가 된다. 모노아미노 실란의 아미노기(R)가 작을수록, 개구(OP)의 내측의 표면(OPa)에 흡착되는 분자의 분자 구조도 작아지므로, 분자의 크기에 기인하는 입체 장해가 저감되고, 따라서, 제 2 가스(G1)의 분자가 개구(OP)의 내측의 표면(OPa)에 균일하게 흡착 가능하며, 층(Ly1)은 개구(OP)의 내측의 표면(OPa)에 대하여 균일한 막 두께로 형성될 수 있다. 예를 들면, 제 2 가스(G1)에 포함되는 모노아미노 실란(H3-Si-R)이 개구(OP)의 내측의 표면(OPa)의 친수성의 OH기와 반응함으로써, 반응 전구체의 H3-Si-O가 형성되고, 따라서, H3-Si-O의 단분자층인 층(Ly1)이 형성되는 경우가 생각될 수 있다. 따라서, 개구(OP)의 내측의 표면(OPa)에 대하여, 반응 전구체의 층(Ly1)이 컨포멀하게 형성될 수 있다. 또한, 개구(OP)에 부착되는 퇴적부(NC)는 탄소 원자 및 불소 원자를 포함하는 소수성의 화합물을 포함하므로, 퇴적부(NC)에는 층(Ly1)은 형성되지 않지만, 후술하는 바와 같이, 시퀀스(SQ1)의 복수 횟수의 실시에 의해, 퇴적부(NC)가 물리적으로 제거되어, 퇴적부(NC)의 제거 후에 드러난 개구(OP)의 내측의 표면(OPa)에 층(Ly1)이 형성될 수 있다.
또한, 제 2 가스(G1)에 포함되는 아미노 실란계 가스는, 모노아미노 실란 외에, 1 ∼ 3 개의 규소 원자를 가지는 아미노 실란을 포함하고 있어도 되고, 또한, 제 2 가스(G1)에 포함되는 아미노 실란계 가스는, 1 ∼ 3 개의 아미노기를 가지는 아미노 실란을 포함하고 있어도 된다.
공정(ST2a)은, 웨이퍼(W)의 온도를 웨이퍼(W)의 복수의 영역(ER)에 걸쳐 균일해지도록 조정하면서, 개구(OP)를 통하여 피에칭층(EL)을 에칭한다. 즉, 공정(ST2a)의 실행중에 있어서는, 웨이퍼(W)(특히 웨이퍼(W)의 마스크(MK) 및 피에칭층(EL))의 온도가 복수의 영역(ER)의 전체에 있어서 균일해지도록, 제어부(Cnt)가 온도 조절부(HT)를 이용하여 웨이퍼(W)에 대한 온도 조절을 계속적으로 행한다. 개구(OP)의 내측의 친수성의 표면(OPa)에 대한 제 2 가스(G1)의 분자(예를 들면 모노아미노 실란)의 화학적인 부착(화학 흡착)의 정도는, 표면(OPa)의 온도에 의존한다. 구체적으로는, 제 2 가스(G1)의 분자(예를 들면 모노아미노 실란)가 개구(OP)의 내측의 친수성의 표면(OPa)에 화학 흡착되는 경우, 화학 반응의 반응 속도와 온도와의 상관을 나타내는 아레니우스의 공식(Arrhenius equation)에 나타나는 바와 같이, 표면(OPa)의 온도가 높을수록 화학 흡착의 반응 속도가 증가하고, 따라서, 당해 표면(OPa)에 화학 흡착되는 제 2 가스(G1)의 분자의 수도 많아진다. 따라서, 표면(OPa)의 온도가 높을수록 당해 표면(OPa)에 형성되는 층(Ly2)의 막 두께가 증대하고, 복수 횟수의 시퀀스(SQ1)의 실행에 의해 당해 표면(OPa)에 형성되는 막(BF)의 막 두께도 증대한다. 이 때문에, 웨이퍼(W)의 복수의 영역(ER)의 전체에 있어서 동등한 막 두께의 막(BF)을 형성하기 위해서는, 적어도 공정(ST2a)의 실행중에 있어서, 웨이퍼(W)(특히 웨이퍼(W)의 마스크(MK) 및 피에칭층(EL))의 온도가 복수의 영역(ER)의 전체에 있어서 균일해지도록 웨이퍼(W)(특히 웨이퍼(W)의 마스크(MK) 및 피에칭층(EL))에 대한 온도 조절을 계속적으로 행할 필요가 있다.
공정(ST2a)에 이어지는 공정(ST2b)은, 처리 용기(12)의 처리 공간(Sp)을 퍼지 한다. 구체적으로는, 공정(ST2a)에 있어서 공급된 제 2 가스(G1)가 배기된다. 예를 들면, 공정(ST2b)은, 퍼지 가스로서 질소 가스와 같은 불활성 가스를 가스 공급관(38) 및 가스 도입구(36c)를 통하여 처리 용기(12)의 처리 공간(Sp) 내에 공급해도 된다. 즉, 공정(ST2b)의 퍼지는 불활성 가스를 처리 공간(Sp) 내에 흘려 보내는 가스 퍼지또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다. 공정(ST2b)에서는, 개구(OP)의 내측의 표면(OPa)에 과잉으로 부착된 분자도 제거될 수 있다. 이상에 의해, 반응 전구체의 층(Ly1)은 매우 얇은 단분자층이 된다.
공정(ST2b)에 이어지는 공정(ST2c)은, 처리 용기(12) 내에 있어서 제 3 가스의 플라즈마(P1)를 생성한다. 공정(ST2c)은, 가스 소스군(40)의 복수의 가스 소스 중 선택한 가스 소스로부터, 도 5의 부호 FG1에 나타내는 바와 같이 가스 공급관(38)을 통하여 가스 도입구(36c)로부터 산소 원자를 포함하는 제 3 가스를 처리 용기(12)의 처리 공간(Sp) 내에 공급함과 함께, 도 5의 부호 FG2에 나타내는 바와 같이 가스 공급관(82)을 통하여 가스 도입구(52a)로부터 역류 방지 가스를 처리 용기(12)의 처리 공간(Sp) 내에 공급한다. 제 3 가스는 산소 원자를 함유하는 가스이며, 예를 들면 산소 가스일 수 있다. 역류 방지 가스는, 처리 공간(Sp)에 공급되는 제 3 가스가 가스 도입구(52a)를 통하여 가스 공급관(82)에 침입하는 것을 방지하기 위해, 가스 도입구(52a)로부터 처리 공간(Sp)에 공급된다. 역류 방지 가스는, 예를 들면 불활성 가스를 포함할 수 있다. 그리고, 도 5의 부호 FG3에 나타내는 바와 같이 제 1 고주파 전원(62)으로부터 고주파 전력을 공급한다. 이 경우, 도 5의 부호 FG4에 나타내는 바와 같이 제 2 고주파 전원(64)의 바이어스 전력을 인가할 수도 있다. 또한, 제 1 고주파 전원(62)을 이용하지 않고 제 2 고주파 전원(64)만을 이용하여 플라즈마를 생성할 수도 있다. 배기 장치(50)를 동작시킴으로써, 처리 공간(Sp) 내의 공간의 압력을 미리 설정된 압력으로 설정한다.
상술한 바와 같이 공정(ST2a)의 실행에 의해 개구(OP)의 내측의 표면(OPa)에 부착된 분자(층(Ly1)의 단분자층을 구성하는 분자)는 실리콘과 수소와의 결합을 포함한다. 실리콘과 수소와의 결합 에너지는 실리콘과 산소와의 결합 에너지보다 낮다. 따라서, 도 6의 (b)에 나타내는 바와 같이, 산소 원자를 함유하는 제 3 가스의 플라즈마(P1)가 생성되면, 산소의 활성종, 예를 들면, 산소 라디칼이 생성되어, 층(Ly1)의 단분자층을 구성하는 분자의 수소가 산소로 치환되고, 도 6의 (c)에 나타내는 바와 같이, 실리콘 산화막(SiO2막)인 층(Ly2)이 단분자층으로서 형성된다.
공정(ST2c)에 이어지는 공정(ST2d)은, 처리 용기(12)의 처리 공간(Sp)을 퍼지 한다. 구체적으로는, 공정(ST2c)에 있어서 공급된 제 3 가스가 배기된다. 예를 들면, 공정(ST2d)에서는 퍼지 가스로서 질소 가스와 같은 불활성 가스를 가스 공급관(38) 및 가스 도입구(36c)를 통하여 처리 공간(Sp)에 공급해도 된다. 즉, 공정(ST2d)의 퍼지는, 불활성 가스를 처리 공간(Sp) 내에 흘려 보내는 가스 퍼지 또는 진공 배기에 의한 퍼지 중 어느 것이어도 된다.
이상에서 설명한 시퀀스(SQ1)에 있어서는, 공정(ST2b)에 있어서 퍼지가 행해지고, 공정(ST2b)에 이어지는 공정(ST2c)에 있어서 층(Ly1)을 구성하는 분자의 수소가 산소로 치환된다. 따라서, ALD(Atomic Layer Deposition)법과 마찬가지로, 1 회의 시퀀스(SQ1)의 실행에 의해, 실리콘 산화막의 층(Ly2)을 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(보잉 형상의 부분을 포함함)에 얇고 균일한 막 두께로 컨포멀하게 형성할 수 있다. 본 명세서에 있어서, ALD란, 1 원자층씩 퇴적하는 원자층 퇴적을 의미한다.
퇴적부(NC)는 탄소 원자 및 불소 원자를 포함하는 소수성의 화합물을 포함하므로, 퇴적부(NC)에는, 층(Ly1)은 형성되지 않는다. 1 회의 시퀀스(SQ1)의 실행에 의해, 퇴적부(NC)의 하나 또는 복수의 원자층이 퇴적부(NC)의 표면으로부터 제거된다.
시퀀스(SQ1)에 이어지는 공정(ST3)에서는, 시퀀스(SQ1)의 실행을 종료할 것인지 여부를 판정한다. 구체적으로는, 공정(ST3)에서는, 시퀀스(SQ1)의 실행 횟수가 미리 설정된 횟수에 도달하였는지 여부를 판정한다. 시퀀스(SQ1)의 실행 횟수의 결정은 도 4의 (c)에 나타내는 막(BF)의 막 두께를 결정하는 것이다. 보다 구체적으로는, 1 회의 시퀀스(SQ1)의 실행에 의해 형성되는 실리콘 산화막(층(Ly2))의 막 두께와 시퀀스(SQ1)의 실행 횟수와의 곱에 의해, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(보잉 형상의 부분을 포함함)에 형성되는 막(BF)의 두께가 실질적으로 결정된다. 따라서, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(보잉 형상의 부분을 포함함)에 형성되는 막(BF)의 원하는 두께에 따라, 시퀀스(SQ1)의 실행 횟수가 설정된다.
개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있는 부분에 있어서는, 공정(ST1)의 이후의 첫회 또는 당해 첫회를 포함하는 복수회의 시퀀스(SQ1)의 실행에 의해 퇴적부(NC)가 제거되어 측면(MKa) 및 측면(ELb)이 노출된 후의 시퀀스(SQ1)의 실행에 의해서만, 막(BF)이 형성된다. 공정(ST1)의 이후의 첫회 또는 당해 첫회를 포함하는 복수회의 시퀀스(SQ1)의 실행에 의해 소수성의 표면(탄소 원자 및 불소 원자를 포함하는 화합물을 포함함)을 가지는 퇴적부(NC)가 제거되어 친수성의 표면(OH기를 포함)인 측면(MKa) 및 측면(ELb)이 노출되면, 퇴적부(NC)의 제거 후에 있어서의 시퀀스(SQ1)의 공정(ST2a)의 실행에 의해 제 2 가스(G1)에 포함되는 모노아미노 실란(H3-Si-R)이 개구(OP)의 내측의 표면(OPa)의 친수성의 OH기와 반응함으로써, 반응 전구체의 H3-Si-O가 형성되고, 따라서, H3-Si-O의 단분자층인 층(Ly1)이 형성된다. 이와 같이, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있던 부분에 막(BF)이 형성될 때까지의 시퀀스(SQ1)의 실행 횟수는, 시퀀스(SQ1)의 실행 횟수보다 적으므로, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있었던 부분에 형성되는 막(BF)의 막 두께는, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(보잉 형상의 부분을 포함함)에 형성되는 막(BF)의 막 두께보다 얇다.
공정(ST3)에 있어서 시퀀스(SQ1)의 실행 횟수가 미리 설정된 횟수에 도달하고 있지 않다고 판정되는 경우에는(공정(ST3) : NO), 시퀀스(SQ1)의 실행이 다시 반복된다. 한편, 공정(ST3)에 있어서 시퀀스(SQ1)의 실행 횟수가, 미리 설정된 횟수에 도달하고 있다고 판정되는 경우에는(공정(ST3) : YES), 시퀀스(SQ1)의 실행이 종료된다. 시퀀스(SQ1)의 실행 횟수가 미리 설정된 횟수만큼 반복됨(공정(ST3) : YES)으로써, 도 4의 (c)에 나타내는 바와 같이, 퇴적부(NC)가 제거되고, 또한, 개구(OP)의 내측의 표면(OPa)에 실리콘 산화막의 막(BF)이 형성된다.
개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분에 형성되는 막(BF)은, 개구(OP)의 내측의 표면(OPa) 중 주로 보잉 형상(개구(OP) 내의 오목부)의 개소에 형성된다. 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(보잉 형상의 부분을 포함함)에 형성되는 막(BF)의 막 두께는, 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있던 부분에 형성되는 막(BF)의 막 두께보다 두껍다. 따라서, 공정(ST3)에 있어서 시퀀스(SQ1)의 실행 횟수가 미리 설정된 횟수에 도달했다고 판정될 때까지 시퀀스(SQ1)의 실행을 반복함으로써, 당해 보잉 형상이 막(BF)에 의해 보충되고, 또한, 개구(OP)에 부착된 퇴적부(NC)가 제거되므로, 방법(MT)에 의해 개구(OP)의 내측의 표면(OPa)의 평탄성이 충분히 회복될 수 있다.
방법(MT)은, 시퀀스(SQ2), 공정(ST4)을 구비한다. 시퀀스(SQ2)는, 상술한 공정(ST1), 시퀀스(SQ1) 및 공정(ST3)을 구비한다. 방법(MT)은 시퀀스(SQ2)를 1 회 이상 실행한다. 시퀀스(SQ2)에 이어지는(공정(ST3) : YES에 이어짐) 공정(ST4)은, 시퀀스(SQ2)의 실행을 종료할 것인지 여부를 판정한다. 구체적으로는, 공정(ST4)은, 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하였는지 여부를 판정한다. 공정(ST4)에 있어서 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하고 있지 않다고 판정되는 경우에는(공정(ST4) : NO), 시퀀스(SQ2)의 실행이 다시 반복된다. 한편, 공정(ST4)에 있어서 시퀀스(SQ2)의 실행 횟수가 미리 설정된 횟수에 도달하고 있다고 판정되는 경우에는(공정(ST4) : YES), 시퀀스(SQ2)의 실행이 종료된다. 이와 같이 시퀀스(SQ2)가 반복 실행됨으로써, 개구(OP)의 내측의 깊이를, 개구(OP)의 내측의 표면의 평탄성 및 형상을 유지하면서, 원하는 깊이로 조절할 수 있다.
공정(ST1)에서 행해지는 에칭에 의해, 제 1 가스에 기인하는 반응 생성물인 퇴적부(NC)가 개구(OP)에 부착되고, 또한 개구(OP)의 내측의 표면(OPa) 중 퇴적부(NC)가 부착되어 있지 않은 부분(피에칭층(EL)이 노출되어 있는 부분)에 보잉 형상(오목부)이 형성되는 경우가 있다. 이상 설명한 일실시 형태에 따른 방법(MT)에 의하면, 공정(ST1)의 실행 후에 실행되는 시퀀스(SQ1) 및 공정(ST3)에 의해, 개구(OP)에 부착된 퇴적부(NC)가 제거되고, 또한 보잉 형상이 형성되어 있던 부분에는 막(BF)이 형성됨으로써 당해 보잉 형상이 완화될 수 있다.
또한, 제 2 가스를 이용한 공정(ST2a)에 있어서는, 플라즈마를 발생시키지 않고 화학 반응이 이용되고 있으므로, 공정(ST2a)을 포함하는 시퀀스(SQ1) 및 공정(ST3)에 의해 형성되는 막(BF)의 두께는, 막(BF)이 형성되는 웨이퍼(W)(특히 피에칭층(EL))의 온도의 상승에 따라 증가한다. 따라서, 방법(MT)에 의하면, 시퀀스(SQ1) 및 공정(ST3)에 있어서 형성되는 막(BF)의 두께가 웨이퍼(W)의 복수의 영역(ER)에 걸쳐 균일해질 수 있다.
또한, 공정(ST2a)에 있어서 이용되며 비교적 반응성이 높은 유기 함유의 아미노 실란계 가스를 포함하는 제 2 가스를 처리 용기(12) 내에 도입하는 가스 도입구(52a)와, 공정(ST1)에 있어서 이용되며 탄소 원자 및 불소 원자를 포함하는 제 1 가스와 공정(ST2c)에 있어서 이용되며 산소 원자를 포함하는 제 3 가스를 처리 용기 내에 도입하는 가스 도입구(36c)와는 서로 상이하고, 가스 도입구(36c)에 접속되는 가스 공급관(38)과 가스 도입구(52a)에 접속되는 가스 공급관(82)과는 서로 교차하지 않으므로, 비교적 반응성이 높은 유기 함유의 아미노 실란계 가스를 포함하는 제 2 가스와, 제 1 가스 및 제 3 가스에 기인하여 가스 공급관(가스 도입구(36c) 및 가스 도입구(52a)) 내에 있어서 생성될 수 있는 반응 생성물을 저감시킬 수 있다. 또한, 역류 방지 가스를 이용함으로써, 제 1 가스, 제 2 가스, 제 3 가스 중 어느 것이 흐르고 있지 않은 상태의 가스 공급관(가스 도입구(36c) 또는 가스 도입구(52a))에 제 1 가스, 제 2 가스, 제 3 가스 중 어느 것이 역류하는 사태를 회피할 수 있다.
또한, 플루오로카본계 가스를 포함하는 제 1 가스를 이용하여 실리콘을 함유하는 친수성의 절연층인 피에칭층(EL)에 대한 에칭이 공정(ST1)에 있어서 행할 수 있고, 모노아미노 실란을 포함하는 제 2 가스를 이용하여 실리콘의 반응 전구체의 형성이 공정(ST2a)에 있어서 행할 수 있다.
이상에서 설명한 바와 같이, 제 1 실시 형태에 의하면, 에칭에 의해 발생하는 오목부(recess)의 측면의 보잉 형상을 완화할 수 있다.
<제 2 실시 형태>
이하, 도 7 ∼ 도 11을 참조하여 설명한다. 도 7은, 일실시 형태에 따른 웨이퍼(W)를 처리하는 방법(MT)을 나타내는 순서도이다. 방법(MT)은, 공정(ST1a), 공정(ST5)을 구비하여, 순차 실행된다. 방법(MT)은 공정(ST1a)의 이후에 공정(ST1b)를 포함해도 된다. 제 2 실시 형태에 있어서, 웨이퍼(W)의 표면은, 웨이퍼(W)의 제 1 영역(La)의 표면(SFa)과, 웨이퍼(W)의 제 2 영역(Lb)의 표면(SFb)을 포함한다. 일실시 형태에서는, 웨이퍼(W)의 제 1 영역(La)의 표면(SFa) 상에 제 1 막(M1)이 형성된다. 제 2 영역(Lb)의 표면(SFb) 상에 ALD에 의해 막이 형성된다.
플라즈마 처리 장치(10)의 제어부(Cnt)는, 플라즈마 처리 장치(10)의 각 부를 제어하여, 방법(MT)을 행한다.
도 8의 (a), 도 8의 (b)는, 도 7에 나타내는 방법(MT)의 각 공정의 실행 후의 웨이퍼(W)의 상태를 나타내는 단면도이다. 도 8의 (a)에 나타내는 TM1은, 공정(ST5)을 개시하는 타이밍에 있어서의 웨이퍼의 상태를 나타낸다. 도 8의 (b)에 나타내는 TM2는, 공정(ST5)을 종료하는 타이밍에 있어서의(특히, 제 1 막(M1)의 제거가 종료하는 타이밍) 웨이퍼의 상태를 나타낸다(도 9의 (a), 도 9의 (b) ∼ 도 11에 있어서도 동일함).
도 9의 (a), 도 9의 (b)는, 도 7에 나타내는 방법(MT)에 의한 제 1 막(M1)의 제거 및 제 2 막(M2)의 형성을 모식적으로 나타낸다. 도 9의 (a)는, 제 1 영역(La) 상의 제 1 막(M1)의 제거 및 제 2 막(M2)의 형성을 모식적으로 나타낸다. 도 9의 (b)는, 제 2 영역(Lb) 상의 제 2 막(M2)의 형성을 모식적으로 나타낸다. 도 10은, 도 7에 나타내는 방법(MT)에 의한 제 1 막(M1)의 막 두께의 변화와 제 2 막(M2)의 막 두께의 변화의 모습을 나타낸다. 도 11은, 방법(MT)에 의한 막 두께의 변화가 상이한 모습을 나타낸다. 도 10의 세로축은 제 1 막(M1)의 막 두께를 나타낸다. 도 11의 세로축은 제 2 막(M2)의 막 두께를 나타낸다. 도 10, 도 11의 각각의 가로축은, 모두 처리 개시로부터의 시간을 나타낸다.
도 7에 나타내는 방법(MT)을 설명한다. 공정(ST1a)은, 웨이퍼(W)에 선택적으로 제 1 막(M1)(도 8의 (a))을 형성하는 공정이다. 구체적으로는, 공정(ST1a)에 있어서, 제 1 막(M1)은, 도 8의 (a)에 나타내는 바와 같이, 웨이퍼(W)의 제 1 영역(La)의 표면(SFa)에 형성되고, 웨이퍼(W)의 제 2 영역(Lb)의 표면(SFb)에는 형성되지 않거나(도 10에 나타내는 경우에 대응), 또는 표면(SFa)에 형성되는 제 1 막(M1)보다 얇은 막으로서 형성될 수 있다(도 11에 나타내는 경우에 대응). 또한, 공정(ST1a)은, 제 1 재료로 이루어지는 제 1 영역(La)과, 제 1 재료와는 상이한 제 2 재료로 이루어지는 제 2 영역(Lb)을 가지는 웨이퍼(W)를 미리 준비하는 처리를 포함한다. 제 1 재료 및 제 2 재료에 대해서는 후술한다.
공정(ST1a)에 있어서, 제 1 막(M1)은 제 4 가스를 이용하여 형성된다. 제 1 막(M1)은, 제 4 가스를 이용한 플라즈마 원용 화학 기상 성장(Plasma Enhanced Chemical Vapor Deposition:PECVD) 또는 열 CVD 등에 의해 형성될 수 있다. 다른 예는, 제 4 가스의 활성종을 이용한 에칭에 의해 제 1 막(M1)을 형성하는 경우를 포함한다. 제 1 영역(La)의 제 1 재료가 예를 들면 실리콘, 유기물 또는 금속 중 어느 것을 포함하며 제 2 영역(Lb)의 제 2 재료가 예를 들면 실리콘 및 산소를 포함하는 경우에는, 제 4 가스는 플루오로카본 가스이면 된다. 제 1 영역(La)의 제 1 재료가 실리콘, 유기물 또는 금속 중 어느 것을 포함하고, 제 2 영역(Lb)의 제 2 재료가 예를 들면 실리콘 및 질소를 포함하는 경우에는 제 4 가스는 플루오로하이드로카본 가스이면 된다. 이와 같이, 제 4 가스는 퇴적성을 가지는 가스이다.
예를 들면, 제 2 영역(Lb)이 SiO2인 경우, C4F6 등의 가스를 이용하여 플라즈마 에칭함으로써 제 1 영역(La) 상에 제 1 막(M1)이 형성된다. 한편, 예를 들면, 제 2 영역(Lb)이 SiN인 경우, CH3F 등의 가스를 이용하여 플라즈마 에칭함으로써 제 1 영역(La) 상에 제 1 막(M1)이 형성된다.
이하, 플라즈마 에칭에 의해 제 1 막(M1)을 형성하는 일례를 설명한다. 이 예에 의하면 제 1 영역(La) 상에 형성되는 제 1 막(M1)과, 제 2 영역(Lb) 상에 형성될 수 있는 제 1 막(M1)과의 막 두께의 차를 보다 크게 할 수 있다. 공정(ST1a)은, 제 5 공정 및 제 6 공정을 구비한다. 제 5 공정, 제 6 공정은 플라즈마 처리 장치(10)에 있어서 행해진다. 공정(ST1a)은, 제 5 공정 및 제 6 공정에 의해, 제 4 가스의 플라즈마에 의해 제 2 영역(Lb)을 에칭하고, 제 1 영역(La) 상에 제 1 막(M1)을 형성한다.
먼저, 웨이퍼(W)가 수용되어 있는 처리 용기(12) 내에 제 4 가스의 플라즈마를 생성하고, 제 1 영역(La)의 표면(SFa) 및 제 2 영역(Lb)의 표면(SFb) 상에 막을 퇴적시킨다(제 5 공정). 제 5 공정은, 제 4 가스를 처리 용기(12) 내에 공급하여 압력을 조정하는 것을 포함한다. 이어서, 제 1 고주파 전원(62)을 동작시켜 고주파 전력을 인가하여, 제 4 가스의 플라즈마를 생성한다. 제 5 공정에서는, 이온을 웨이퍼(W)에 인입하기 위한 고주파 전력을 인가하지 않거나, 또는 에칭이 일어나지 않는 전력을 인가한다. 이로써 제 1 영역(La)의 표면(SFa) 및 제 2 영역(Lb)의 표면(SFb) 상에 막이 형성된다.
이어서, 제 6 공정은 제 2 영역(Lb)을 제거한다. 제 6 공정에서는 불활성 가스를 처리 용기(12) 내에 공급한다. 제 1 고주파 전원(62)을 동작시켜 고주파 전력을 인가하고, 불활성 가스의 플라즈마를 생성한다. 제 6 공정에서는 제 2 고주파 전원(64)을 동작시켜 고주파 전력을 인가해도 된다. 이로써 불활성 가스의 이온이 제 5 공정에 의해 퇴적된 막에 인입되고, 퇴적된 막과 제 2 영역(Lb)의 일부가 반응하여, 제 2 영역(Lb)의 일부가 제거된다. 이 에칭에서는 제 5 공정과 제 6 공정을 포함하는 1 사이클당 제 2 영역(Lb)을 1 원자층 ∼ 10 원자층 에칭한다(유사 ALE라고 한다.). 한편, 퇴적된 막과 제 1 영역(La)과의 반응은, 휘발성이 높은 반응 생성물을 형성하기 어려우므로, 제 1 영역(La)은 제 2 영역(Lb)에 비해 제거되기 어렵다. 이 때문에 제 1 영역(La)에는 제 1 막(M1)이 형성된다. 제 5 공정 및 제 6 공정은 제 2 영역(Lb)의 에칭량이 정해진 양이 될 때까지 반복하여 행해진다. 에칭 후, 제 2 영역(Lb) 상에는 막이 남지 않거나, 또는 대부분 남지 않는다. 본 에칭 방법은, 제 1 막(M1)의 퇴적량의 선택성을 향상시킨다. 여기서는, 에칭으로 제 1 막을 형성하는 일례로서 유사 ALE를 나타냈지만, 다른 방법으로 제 2 영역(Lb)을 에칭하여 제 1 영역(La) 상에 제 1 막(M1)이 형성되어도 된다.
일실시 형태에서는, 제 1 영역(La)은, 실리콘, 유기물, 금속 중 어느 것을 함유하는 제 1 재료를 가진다. 구체적으로는, 제 1 영역(La)의 제 1 재료는, 예를 들면, Si, SiGe, Ge, SiN, SiC, 유기막, 금속(W, Ti 등), SiON, SiOC 중 어느 하나 또는 2 이상의 조합을 함유해도 된다. 제 2 영역(Lb)은, 제 1 영역(La)을 구성하는 제 1 재료와는 다른 제 2 재료를 포함하고, 실리콘 및 산소를 함유해도 된다. 구체적으로는, 제 2 영역(Lb)은, SiO2, SiON, SiOC 등을 함유하는 제 2 재료를 가진다. 제 4 가스는, C4F6, C4F8 등의 플루오로카본계 가스일 수 있다. 제 4 가스는 불활성 가스를 더 포함해도 된다. 제 6 공정에서 이용되는 불활성 가스는 아르곤 등의 희가스를 포함한다.
또한, 다른 실시 형태에서는, 제 1 영역(La)은, 실리콘, 유기물, 금속 중 어느 것을 함유해도 되고, 제 2 영역(Lb)은 실리콘 및 질소를 함유해도 된다. 구체적으로는, 제 1 영역(La)은, 예를 들면, Si, SiO2, SiC, 유기막, 금속(W, Ti 등), SiON, SiOC 등 중 어느 것을 함유해도 되고, 제 2 영역(Lb)은, SiN, SiON 등 중 어느 것을 함유해도 된다. 이 실시 형태에 있어서 제 4 가스는, 플루오로하이드로 카본계 가스이면 된다. 제 4 가스는 불활성 가스를 더 포함해도 된다. 제 6 공정에서 이용되는 불활성 가스는 아르곤 등의 희가스를 포함해도 된다.
다시 도 7을 참조한다. 공정(ST5)은 제 1 막(M1)을 제거하면서, 제 2 영역(Lb) 상에 ALD에 의해 제 2 막(M2)을 형성하는 공정이다. 이와 같이, 공정(ST5)은, ALD법에 의해, 웨이퍼(W)의 표면에 대하여 선택적으로 제 2 막(M2)(도 8의 (b))을 형성한다. 공정(ST5)은 플라즈마 처리를 포함하고, 당해 플라즈마 처리의 반복은 제 1 영역(La) 상의 제 1 막(M1)을 제거한다.
제 2 막(M2)을 형성하는 공정(ST5)에 있어서, 공정(ST2c)의 실행 시간의 총계는 미리 설정된 제 2 막(M2)의 막 두께의 목표값에 따라 조정될 수 있다.
공정(ST5)은 시퀀스(SQ1) 및 공정(ST3)을 구비한다. 시퀀스(SQ1)는, 공정(ST2a), 공정(ST2b), 공정(ST2c) 및 선택적으로 공정(ST2d)을 구비한다. 시퀀스(SQ1)는 공정(ST2d)의 이후에 선택적으로 공정(ST2e)을 포함해도 된다. 공정(ST2e)은 불활성 가스의 플라즈마를 생성하는 공정이다. 이에 따라, 공정(ST2e)은 공정(ST2a), 공정(ST2b), 공정(ST2c) 및 공정(ST2d)을 거쳐 형성된 제 2 막(M2)을 치밀하게 한다. 또한, 공정(ST2e)에 의해 제 1 막(M1)의 막 두께를 조정해도 된다. 공정(ST2c) 및 공정(ST2e)의 각각의 실행 시간은 조정될 수 있다.
공정(ST1a)과 공정(ST5)을, 동일한 플라즈마 처리 장치(10)를 이용하여 연속해서 진공을 파괴하지 않고 실행할 수 있다. 다른 실시 형태에서는 공정(ST1a)과 공정(ST5)은, 서로 상이한 플라즈마 처리 장치를 이용하여 실행해도 된다. 공정(ST1a)과 공정(ST5)이 서로 상이한 플라즈마 처리 장치를 이용하여 실행되는 경우, 공정(ST1a)에 있어서, 하나의 플라즈마 처리 장치를 이용하여 선택적으로 제 1 막(M1)을 형성한다. 그리고, 공정(ST5)에 있어서, 제 1 막(M1)이 선택적으로 마련된 웨이퍼(W)에 하나의 플라즈마 처리 장치와는 상이한 플라즈마 처리 장치(10)를 이용하여, ALD법에 의해, 웨이퍼(W)의 노출된 표면에 선택적으로 제 2 막(M2)을 형성한다. 시퀀스(SQ1)를 반복하여 제 2 막(M2)을 형성하는 동안에 제 1 영역(La) 상의 제 1 막(M1)은 제거된다. 구체적으로는, 공정(ST2c)에 있어서의 개질 가스의 플라즈마, 또는 선택적으로 실시되는 공정(ST2e)에 있어서의 불활성 가스의 플라즈마가 제 1 영역(La) 상의 제 1 막(M1)을 제거한다. 공정(ST2c)의 시간, 공정(ST2c)에 있어서의 제 1 또는 제 2 고주파 전력의 값을 조정함으로써 제 1 막의 제거량을 제어할 수 있다.
공정(ST2a)에 있어서 이용되는 제 2 가스(G1)(전구체 가스)는, 웨이퍼(W)의 제 1 막(M1)이 형성되어 있지 않은 영역에 흡착하여 흡착층(도 6에 나타내는 층(Ly1))을 형성하는 가스이다(제 1 막(M1)은 제 2 가스의 흡착을 저해한다). 제 2 가스(G1)는 아미노 실란계 가스, 실리콘을 함유하는 가스, 티탄을 함유하는 가스, 하프늄을 함유하는 가스, 탄탈을 함유하는 가스, 지르코늄을 함유하는 가스, 유기물을 함유하는 가스여도 된다. 공정(ST2c)에 있어서 이용되는 제 3 가스는, 흡착층을 개질하는 가스, 예를 들면 산소를 포함하는 가스, 질소를 포함하는 가스, 수소를 포함하는 가스이다.
구체적으로는, 제 3 가스는, O2 가스, CO2 가스, NO 가스, SO2 가스, N2 가스, H2 가스, NH3 가스 등이 이용될 수 있다. 또한, 제 3 가스에 오존 가스(O3 가스)를 이용할 수도 있지만, 공정(ST2c)에서는 플라즈마를 생성하지 않아도 된다.
도 8의 (a), 도 8의 (b) ∼ 도 11은 공정(ST5)에 있어서 실행되는 처리를 나타낸다. 도 8의 (a) 및 도 10에 나타내는 바와 같이, 공정(ST1a)에 있어서, 제 1 막(M1)이 제 1 영역(La)의 표면(SFa)에 선택적으로 형성된다. 웨이퍼(W)는 복수의 제 1 영역(La)을 가진다. 복수의 제 1 영역에 선택적으로 제 1 막(M1)이 형성된다. 일실시 형태에서는, 이러한 제 1 막(M1)은 복수의 제 1 영역에 있어서 상이한 막 두께를 가져도 된다.
도 10에 나타내는 선분(LP1) 및 선분(LP2)은, 제 1 영역(La)의 표면(SFa)에 형성되는 제 1 막(M1)의 막 두께의 변화를 나타낸다. 도 10에 나타내는 선분(LP3)은, 제 2 영역(Lb)의 표면(SFb)에 형성되는 제 2 막(M2)의 막 두께의 변화를 나타낸다. 도 10에 나타내는 선분(LP4)은, 제 1 영역(La)의 표면(SFa)으로부터 제 1 막(M1)이 제거된 후에 있어서, 제 2 막(M2)을 형성하는 공정(ST5)이 계속해서 실행되는 경우에 표면(SFa)에 형성되는 제 2 막(M2)의 막 두께의 변화를 나타낸다.
제 2 영역(Lb)의 표면(SFb)에는, 도 8의 (a) 및 도 10에 나타내는 바와 같이 공정(ST1a)에 의해 제 1 막(M1)이 성막되지 않거나, 또는 도 8의 (a) 및 도 11에 나타내는 바와 같이 표면(SFa)에 형성된 제 1 막(M1)보다 얇은 제 1 막(M1)이 형성될 수 있다.
도 11에 나타내는 선분(LP1a), 선분(LP2a)은, 제 2 영역(Lb)의 표면(SFb)에 제 1 막(M1)이 형성되는 경우에 있어서, 표면(SFb)에 형성되는 제 1 막(M1)의 막 두께의 변화를 나타낸다.
도 9의 (a), 도 9의 (b), 도 10, 도 11 에 나타내는 바와 같이, 공정(ST5)이 타이밍(TM1)에 있어서 개시되면, 공정(ST5)의 반복은 제 1 막(M1)을 단계적으로 제거한다(도 10의 선분(LP2), 도 11의 선분(LP2) 및 선분(LP2a)). 한편, 공정(ST5)의 반복은, 제 1 막(M1)이 형성되어 있지 않은 제 2 영역(Lb)의 표면(SFb), 또는 제 1 막(M1)이 제거된 제 2 영역(Lb)의 표면(SFb)에 제 2 막(M2)을 1 원자층씩 형성한다(도 10, 도 11의 선분(LP3)).
일실시 형태에서는, 공정(ST5)은 타이밍(TM1)에서부터 제 1 영역(La)의 표면(SFa)의 제 1 막(M1)이 모두 제거되는 타이밍(TM2)까지 계속해서 실행될 수 있다. 도 9의 (a) 및 도 9의 (b)에는, 공정(ST5)이 3 회 반복 실행되는 경우가 예시되어 있다. 즉, 도 9의 (a) 및 도 9의 (b)에는, 공정(ST5)이 3 회 반복 실행됨으로써 제 1 영역(La) 상의 제 1 막(M1)이 모두 제거되는 경우가 예시되어 있다.
타이밍(TM1)에 있어서 공정(ST5)이 최초로 실행되는 시점에서는, 제 2 영역(Lb)의 표면(SFb)은 노출되어 있지만, 제 1 영역(La)의 표면(SFa)은 제 1 막(M1)에 의해 덮어져 노출되어 있지 않다. 타이밍(TM1)에 있어서 공정(ST5)이 최초로 실행됨으로써 제 1 영역(La)을 덮고 있는 제 1 막(M1)의 일부가 제거된다. 노출된 제 2 영역(Lb) 상에는 1 원자층의 제 2 막(M2)이 형성된다.
이어서, 제 2 회째의 공정(ST5)의 실행에 의해, 제 1 영역(La) 상의 제 1 막(M1)의 일부가 더 제거되고, 제 2 영역(Lb) 상의 제 2 막(M2) 상에는 또한 1 원자층이 형성되어 제 2 막(M2)은 2 원자층의 막이 된다. 이어서, 제 3 회째의 공정(ST5)의 실행에 의해, 제 1 영역(La) 상의 제 1 막(M1)이 모두 제거되고, 제 2 영역(Lb) 상의 제 2 막(M2) 상에는 또한 1 원자층이 형성되어 제 2 막(M2)은 3 원자층의 막이 된다. 이와 같이, 공정(ST5)이 3회 반복된 타이밍(TM2)의 시점에서, 제 1 영역(La) 상의 제 1 막(M1)이 모두 제거되어 제 1 영역(La)의 표면(SFa)은 노출되고, 제 2 영역(Lb) 상에는 3 원자층의 제 2 막(M2)이 형성되어 있다.
공정(ST5)은, 도 9의 (a), 도 9의 (b), 도 10, 도 11에 나타내는 바와 같이, 타이밍(TM1)에서부터 제 1 영역(La)의 표면(SFa)의 제 1 막(M1)이 모두 제거되는 타이밍(TM2)까지 계속해서 실행될 수 있지만, 이에 한정되지 않고, 다른 실시 형태에서는 미리 설정된 제 1 막(M1)의 막 두께, 또는 미리 설정된 제 2 막(M2)의 막 두께에 이르기까지, 계속해서 실행되어도 된다. 예를 들면, 공정(ST5)이, 표면(SFa)의 제 1 막(M1)이 모두 제거되는 타이밍(TM2)을 지나도, 계속해서 실행될 수 있다. 이 경우, 도 9의 (a), 도 9의 (b)의 타이밍(TM2) 이후와, 도 10, 도 11의 선분(LP4)에 나타내는 바와 같이, 공정(ST5)의 1 회의 실행마다, 제 1 영역(La)의 (노출된) 표면(SFa)에는 제 2 막(M2)이 1 원자층씩 순차 형성되고, 제 2 영역(Lb) 상에도 제 2 막(M2)이 1 원자층씩 증가한다.
도 9의 (a), 도 9의 (b)에는, 타이밍(TM2) 이후에 공정(ST5)이 3 회(사이클) 반복되는 경우가 예시되어 있다. 공정(ST5)이 타이밍(TM2) 이후에 3 회 반복됨으로써, 제 1 영역(La) 상에는 3 원자층의 제 2 막(M2)이 형성되고, 제 2 영역(Lb) 상에는 6 원자층의 제 2 막(M2)이 형성된다.
일형태에서는, 웨이퍼(W) 상에는 영역마다 막 두께가 상이한 제 1 막이 형성되고, ALD 사이클을 반복함으로써, 영역에 따라 두께가 상이한 제 2 막(M2)이 형성된다. 즉, 제 1 막(M1)의 복수의 막 두께에 따라 제 2 막(M2)도 복수의 막 두께로 형성될 수 있다.
공정(ST1a), 공정(ST2a), 공정(ST2c)에 있어서 사용될 수 있는 처리 조건의 복수의 구체예를, 이하의 실험예 1 ∼ 실험예 3에 나타낸다.
(실험예 1)
·제 1 영역(La)의 재료 : SiN
·제 2 영역(Lb)의 재료 : SiO2
<공정(ST1a)>
·처리 공간(Sp) 내의 압력 : 20[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 500[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·제 1 가스 유량 : C4F6 가스(15[sccm]) / Ar 가스(350[sccm]) / O2 가스(20[sccm])
·웨이퍼(W)의 온도 : 200[℃
·실행 시간 : 10[초]
본 실험예 1로 형성되는 제 1 막(M1)은 플루오로카본막이다.
<공정(ST2a)>
·처리 공간(Sp) 내의 압력 : 100[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 0[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·제 1 가스 유량 : 아미노 실란계 가스(50[sccm])
·웨이퍼(W)의 온도 : 80[℃
·실행 시간 : 15[초]
<공정(ST2c)>
·처리 공간(Sp) 내의 압력 : 200[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 500[W](60[MHz])
·제 2 고주파 전원(64)에 의한 전력 : 300[W](10[kHz])
·제 1 가스 유량 : CO2 가스(300[sccm])
·실행 시간 : 5[초]
(실험예 2)
·제 1 영역(La)의 재료 : SiN
·제 2 영역(Lb)의 재료 : SiO2
<공정(ST1a)>
·상기한 제 5 공정 및 제 6 공정을 이용한 에칭 처리가 실행된다.
·제 5 공정 및 제 6 공정의 반복 횟수 : 2회
본 실험예 2로 형성되는 제 1 막(M1)은, 플루오로카본막이다.
<제 5 공정>
·처리 공간(Sp) 내의 압력 : 30[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 100[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·직류 전원(70)에 의한 전압 : -300[V]
·제 4 가스 유량 : C4F6 가스(16[sccm]) / Ar 가스(1000[sccm]) / O2 가스(10[sccm])
·실행 시간 : 3[초]
<제 6 공정>
·처리 공간(Sp) 내의 압력 : 30[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 500[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·직류 전원(70)에 의한 전압 : -300[V]
·제 4 가스 유량 : C4F6 가스(0[sccm]) / Ar 가스(1000[sccm]) / O2 가스(0[sccm])
·실행 시간 : 5[초]
<공정(ST2a)>
·처리 공간(Sp) 내의 압력 : 100[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 0[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·제 1 가스 유량 : 아미노 실란계 가스(50[sccm])
·웨이퍼(W)의 온도 : 80[℃
·실행 시간 : 15[초]
<공정(ST2c)>
·처리 공간(Sp) 내의 압력 : 200[mTorr]
·제 1 고주파 전원(62)(주파수 : 60[MHz])에 의한 전력 : 500[W]
·제 2 고주파 전원(64)(주파수 : 10[kHz])에 의한 전력 : 300[W]
·제 1 가스 유량 : CO2 가스(300[sccm])
·실행 시간 : 5[초]
(실험예 3)
·제 1 영역(La)의 재료 : SiN
·제 2 영역(Lb)의 재료 : SiO2
<공정(ST1a)>
·상기한 제 5 공정, 제 6 공정을 이용한 에칭 처리가 실행된다.
·제 5 공정 ∼ 제 6 공정의 반복 횟수 : 2회
본 실험예 3으로 형성되는 제 1 막(M1)은, 플루오로카본막이다.
<제 5 공정>
·처리 공간(Sp) 내의 압력 : 30[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 100[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·직류 전원(70)에 의한 전압 : -300[V](당해 조건은 생략 가능)
·제 4 가스 유량 : C4F6 가스(16[sccm]) / Ar 가스(1000[sccm]) / O2 가스(10[sccm])
·실행 시간 : 3[초]
<제 6 공정>
·처리 공간(Sp) 내의 압력 : 30[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 500[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·직류 전원(70)에 의한 전압 : -300[V]
·제 4 가스 유량 : C4F6 가스(0[sccm]) / Ar 가스(1000[sccm]) / O2 가스(0[sccm])
·실행 시간 : 5[초]
<공정(ST2a)>
·처리 공간(Sp) 내의 압력 : 100[mTorr]
·제 1 고주파 전원(62)에 의한 전력 : 0[W]
·제 2 고주파 전원(64)에 의한 전력 : 0[W]
·제 1 가스 유량 : 아미노 실란계 가스(50[sccm])
·웨이퍼(W)의 온도 : 80[℃
·실행 시간 : 15[초]
<공정(ST2c)>
·처리 공간(Sp) 내의 압력 : 200[mTorr]
·제 1 고주파 전원(62)(주파수60[MHz])에 의한 전력 : 500[W]
·제 2 고주파 전원(64)(주파수10[kHz])에 의한 전력 : 300[W]
·제 1 가스 유량 : CO2 가스(300[sccm])
·실행 시간 : 2[초]
상기의 실험예 2와 실험예 3은, 공정(ST2c)의 실행 시간에 있어서 상이하다. 실험예 3에 있어서의 공정(ST2c)의 실행 시간(2[초])은, 실험예 2에 있어서의 공정(ST2c)의 실행 시간(5[초])의 2 / 5배이다. 이 경우, 실험예 3에 있어서의 제 1 영역(La)의 표면(SFa)의 제 1 막(M1)의 제거 레이트는, 실험예 2에 있어서의 당해 제거 레이트의 약 2 / 5배가 된다.
또한, 공정(ST1a)의 실행 후이며 공정(ST5)의 실행 전에 있어서, 웨이퍼(W)의 표면을 클리닝해도 된다(공정(ST1b)). 제 2 영역(Lb)에 제 1 막(M1)이 형성되어 있는 경우에 공정(ST1b)을 실행하여, 제 2 영역(Lb) 상으로부터 제 1 막(M1)을 제거할 수 있다. ALD 공정(ST5)의 개시에서부터 제 2 영역(Lb) 상의 제 1 막(M1)이 모두 제거될 때까지 제 2 영역(Lb) 상에는 제 2 막(M2)은 형성되지 않고, 제 2 영역(Lb) 상으로부터 제 1 막(M1)이 제거된 후 제 2 막(M2)이 형성되기 시작한다. 이 때문에, 공정(ST1b)의 클리닝을 실행함으로써, 제 2 막(M2)의 형성이 공정(ST5)의 개시 시부터 가능해진다. 따라서, 제 2 막(M2)이 원하는 막 두께에 이르기까지 필요한 공정(ST5)의 실행 횟수를 저감할 수 있다.
이상, 바람직한 실시 형태에 있어서 본 발명의 원리를 도시하여 설명했지만, 본 발명은, 그러한 원리로부터 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있는 것은, 당업자에 의해 인식된다. 본 발명은, 본 실시 형태에 개시된 특정한 구성에 한정되는 것은 아니다. 따라서, 특허 청구의 범위 및 그 정신의 범위에서 일어나는 모든 수정 및 변경에 권리를 청구한다.
실시 형태에 따른 다른 측면은, 하기 부기 1 ∼ 4를 포함한다.
(부기 1)
피처리체를 처리하는 방법으로서, 피처리체의 표면에는 제 1 막이 선택적으로 마련되어 있으며, 제 1 막을 제거하면서 피처리체의 표면에 ALD(원자층 퇴적)에 의해 제 2 막을 형성하는 공정을 구비하는 방법.
(부기 2)
피처리체를 처리하는 방법으로서, 피처리체의 제 1 영역에 제 1 막을 선택적으로 형성하는 공정과, 피처리체의 제 1 막이 형성되어 있지 않은 제 2 영역에 ALD(원자층 퇴적)에 의해 제 1 ALD막을 형성하는 공정과, 제 1 영역의 제 1 막이 ALD를 반복함으로써 제거된 후에 제 1 영역에 제 2 ALD막을 형성하는 공정을 구비하는 방법.
(부기 3)
제 1 ALD막의 막 두께는 제 2 ALD막의 막 두께보다 큰 부기 2의 방법.
(부기 4)
제 1 재료로 이루어지는 제 1 영역과 제 1 재료와는 상이한 제 2 재료로 이루어지는 제 2 영역을 가지는 피처리체를 준비하는 공정과, 제 1 가스의 플라즈마에 의해 제 1 영역을 에칭하고, 제 2 영역 상에 제 1 막을 형성하는 공정과, 제 1 막을 제거하면서, 제 1 영역 상에 원자층 퇴적에 의해 제 2 막을 형성하는 공정을 가지는 피처리체를 처리하는 방법.
10 : 플라즈마 처리 장치
12 : 처리 용기
12e : 배기구
12g : 반입반출구
14 : 지지부
18a : 제 1 플레이트
18b : 제 2 플레이트
22 : 직류 전원
23 : 스위치
24 : 냉매 유로
26a : 배관
26b : 배관
28 : 가스 공급 라인
30 : 상부 전극
32 : 절연성 차폐 부재
34 : 전극판
34a : 가스 토출 홀
36 : 전극 지지체
36a : 가스 확산실
36b : 가스 통류 홀
36c : 가스 도입구
38 : 가스 공급관
40 : 가스 소스군
42 : 밸브군
44 : 유량 제어기군
46 : 퇴적 실드
48 : 배기 플레이트
50 : 배기 장치
52 : 배기관
52a : 가스 도입구
54 : 게이트 밸브
62 : 제 1 고주파 전원
64 : 제 2 고주파 전원
66 : 정합기
68 : 정합기
70 : 전원
82 : 가스 공급관
BF : 막
Cnt : 제어부
EL : 피에칭층
ELa : 주면
ELb : 측면
ELc : 바닥면
ER : 영역
ESC : 정전 척
FR : 포커스 링
FW : 주면
G1 : 제 2 가스
HP : 히터 전원
HT : 온도 조절부
La : 제 1 영역
Lb : 제 2 영역
LE : 하부 전극
LP1 : 선분
LP1a : 선분
LP2 : 선분
LP2a : 선분
LP3 : 선분
LP4 : 선분
Ly1 : 층
Ly2 : 층
MK : 마스크
MKa : 측면
MKb : 표면
M1 : 제 1 막
M2 : 제 2 막
MT : 방법
NC : 퇴적부
OP : 개구
OPa : 표면
P1 : 플라즈마
PD : 배치대
SFa : 표면
SFb : 표면
Sp : 처리 공간
TM1 : 타이밍
TM2 : 타이밍
W : 웨이퍼

Claims (20)

  1. 피처리체를 처리하는 방법으로서, 상기 피처리체는 피에칭층과 상기 피에칭층 상에 마련된 마스크를 구비하고, 상기 마스크에는 피에칭층에 이르는 개구가 형성되어 있으며, 상기 방법은,
    상기 개구를 통하여 피에칭층을 이방적으로 에칭하는 공정과,
    상기 피에칭층을 에칭하는 상기 공정의 실행 후의 상기 개구의 내측의 표면에 막을 형성하는 공정을 구비하고,
    상기 피에칭층을 이방적으로 에칭하는 상기 공정은, 상기 피처리체가 수용된 플라즈마 처리 장치의 처리 용기 내에 있어서 제 1 가스의 플라즈마를 생성하며,
    상기 막을 형성하는 상기 공정은,
    상기 처리 용기 내에 제 2 가스를 공급하는 제 1 공정과,
    상기 제 1 공정의 실행 후에 상기 처리 용기 내의 공간을 퍼지하는 제 2 공정과,
    상기 제 2 공정의 실행 후에 상기 처리 용기 내에 있어서 산소 원자를 포함하는 제 3 가스의 플라즈마를 생성하는 제 3 공정과,
    상기 제 3 공정의 실행 후에 상기 처리 용기 내의 공간을 퍼지하는 제 4 공정을 포함하는 시퀀스를 반복 실행하여 상기 개구의 내측의 상기 표면에 상기 막을 형성하고,
    상기 제 1 가스는 탄소 원자 및 불소 원자를 포함하며,
    상기 제 2 가스는 유기 함유의 아미노 실란계 가스를 포함하고,
    상기 피에칭층은 실리콘을 함유하는 친수성의 절연층이며,
    상기 제 1 공정은 상기 제 1 가스의 플라즈마를 생성하지 않는 피처리체를 처리하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 공정은, 상기 피처리체의 온도를 상기 피처리체의 복수의 영역에 걸쳐 균일해지도록 조정하면서, 상기 개구를 통하여 상기 피에칭층을 에칭하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 처리 용기에는 제 1 가스 도입구 및 제 2 가스 도입구가 마련되어 있으며,
    상기 제 1 가스 도입구는, 상기 피처리체의 상방에 마련되고,
    상기 제 2 가스 도입구는, 상기 피처리체의 측방에 마련되며,
    상기 피에칭층을 이방적으로 에칭하는 상기 공정은, 상기 제 1 가스 도입구로부터 상기 제 1 가스를 상기 처리 용기 내에 공급하고, 상기 제 2 가스 도입구로부터 역류 방지 가스를 상기 처리 용기 내에 공급하며,
    상기 제 1 공정은, 상기 제 2 가스 도입구로부터 상기 제 2 가스를 상기 처리 용기 내에 공급하고, 상기 제 1 가스 도입구로부터 역류 방지 가스를 상기 처리 용기 내에 공급하며,
    상기 제 3 공정은, 상기 제 1 가스 도입구로부터 상기 제 3 가스를 상기 처리 용기 내에 공급하고, 상기 제 2 가스 도입구로부터 역류 방지 가스를 상기 처리 용기 내에 공급하며,
    상기 제 1 가스 도입구에 접속되는 배관과 상기 제 2 가스 도입구에 접속되는 배관은 서로 교차하지 않는 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 가스는 플루오로카본계 가스를 포함하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가스는 모노아미노 실란을 포함하는 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가스에 포함되는 아미노 실란계 가스는 1 ∼ 3 개의 규소 원자를 가지는 아미노 실란을 포함하는 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 가스에 포함되는 아미노 실란계 가스는 1 ∼ 3 개의 아미노기를 가지는 아미노 실란을 포함하는 방법.
  8. 피처리체를 처리하는 방법으로서,
    상기 피처리체의 표면에 선택적으로 제 1 막을 형성하는 공정과,
    상기 제 1 막을 제거하면서 상기 피처리체의 표면에 원자층 퇴적에 의해 제 2 막을 형성하는 공정을 구비하는 방법.
  9. 제 8 항에 있어서,
    상기 퇴적은,
    처리 용기 내에 제 2 가스를 공급하고, 상기 피처리체 표면에 흡착층을 형성하는 제 1 공정과,
    상기 처리 용기 내의 공간을 퍼지하는 제 2 공정과,
    상기 처리 용기 내에 있어서 제 3 가스의 플라즈마를 생성하는 제 3 공정을 포함하는 시퀀스를 포함하는 방법.
  10. 제 9 항에 있어서,
    상기 퇴적은, 상기 제 3 공정 후에 불활성 가스의 플라즈마에 상기 제 2 막을 노출시키는 제 4 공정을 더 포함하는 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 제 2 막을 형성하는 공정에 있어서, 상기 제 1 막은 상기 제 3 공정 또는 상기 제 4 공정에 의해 제거되는 방법.
  12. 제 9 항에 있어서,
    상기 제 2 가스는 아미노 실란계 가스, 실리콘을 함유하는 가스, 티탄을 함유하는 가스, 하프늄을 함유하는 가스, 탄탈을 함유하는 가스, 지르코늄을 함유하는 가스, 유기물을 함유하는 가스 중 어느 것이며,
    상기 제 3 가스는 산소를 포함하는 가스, 질소를 포함하는 가스, 또는 수소를 포함하는 가스 중 어느 것인 방법.
  13. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 1 막은 플라즈마 에칭에 의해 형성되는 방법.
  14. 제 13 항에 있어서,
    상기 플라즈마 에칭은 원자층 에칭인 방법.
  15. 제 1 재료로 이루어지는 제 1 영역과 상기 제 1 재료와는 상이한 제 2 재료로 이루어지는 제 2 영역을 가지는 피처리체를 준비하는 공정과,
    제 1 가스를 이용하여 플라즈마 생성하고, 그 플라즈마로 상기 제 1 영역을 에칭하고, 그에 따라 제 1 막을 제 2 영역 상에 형성하는 공정과,
    상기 제 1 막을 제거하면서, 상기 제 1 영역 상에 원자층 퇴적에 의해 제 2 막을 형성하는 공정을 가지는 피처리체를 처리하는 방법.
  16. 제 15 항에 있어서,
    상기 제 1 가스는 플루오로카본 가스를 포함하고,
    상기 제 1 재료는 실리콘 및 산소를 포함하며,
    상기 제 2 재료는 실리콘, 유기물 또는 금속 중 어느 것을 포함하는 방법.
  17. 제 15 항에 있어서,
    상기 제 1 가스는 플루오로하이드로카본 가스를 포함하고,
    상기 제 1 재료는 실리콘 및 질소를 포함하며,
    상기 제 2 재료는 실리콘, 유기물 또는 금속 중 어느 것을 포함하는 방법.
  18. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 제 2 막은 실리콘을 함유하는 방법.
  19. 제 8 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 피처리체에 형성된 상기 제 2 막은, 복수의 막 두께를 가지는 방법.
  20. 제 9 항에 있어서,
    상기 시퀀스를 반복함으로써 상기 제 1 막이 제거되고, 제거된 상기 피처리체 표면에 제 2 막이 형성되는 방법.
KR1020180044364A 2017-04-18 2018-04-17 피처리체를 처리하는 방법 KR102670464B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020240067719A KR20240095117A (ko) 2017-04-18 2024-05-24 피처리체를 처리하는 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-082026 2017-04-18
JP2017082026 2017-04-18
JP2018046977A JP7071175B2 (ja) 2017-04-18 2018-03-14 被処理体を処理する方法
JPJP-P-2018-046977 2018-03-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020240067719A Division KR20240095117A (ko) 2017-04-18 2024-05-24 피처리체를 처리하는 방법

Publications (2)

Publication Number Publication Date
KR20180117057A true KR20180117057A (ko) 2018-10-26
KR102670464B1 KR102670464B1 (ko) 2024-05-29

Family

ID=63790879

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020180044364A KR102670464B1 (ko) 2017-04-18 2018-04-17 피처리체를 처리하는 방법
KR1020240067719A KR20240095117A (ko) 2017-04-18 2024-05-24 피처리체를 처리하는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240067719A KR20240095117A (ko) 2017-04-18 2024-05-24 피처리체를 처리하는 방법

Country Status (5)

Country Link
US (1) US10381236B2 (ko)
JP (1) JP7320646B2 (ko)
KR (2) KR102670464B1 (ko)
CN (2) CN108735596B (ko)
TW (2) TWI754041B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096808A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Method for etching an etch layer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6814057B2 (ja) * 2017-01-27 2021-01-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP7071175B2 (ja) * 2017-04-18 2022-05-18 東京エレクトロン株式会社 被処理体を処理する方法
WO2019207864A1 (ja) 2018-04-27 2019-10-31 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
US10916420B2 (en) * 2018-06-07 2021-02-09 Tokyo Electron Limited Processing method and plasma processing apparatus
US10707100B2 (en) 2018-06-07 2020-07-07 Tokyo Electron Limited Processing method and plasma processing apparatus
US10781519B2 (en) * 2018-06-18 2020-09-22 Tokyo Electron Limited Method and apparatus for processing substrate
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN111627809B (zh) * 2019-02-28 2024-03-22 东京毅力科创株式会社 基片处理方法和基片处理装置
US11437230B2 (en) 2020-04-06 2022-09-06 Applied Materials, Inc. Amorphous carbon multilayer coating with directional protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
JP2014017438A (ja) 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
WO2014046083A1 (ja) 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2016181630A (ja) * 2015-03-24 2016-10-13 株式会社東芝 パターン形成方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6916746B1 (en) 2003-04-09 2005-07-12 Lam Research Corporation Method for plasma etching using periodic modulation of gas chemistry
US7399668B2 (en) 2004-09-30 2008-07-15 3M Innovative Properties Company Method for making electronic devices having a dielectric layer surface treatment
CN100590805C (zh) * 2007-06-22 2010-02-17 中芯国际集成电路制造(上海)有限公司 原子层沉积方法以及形成的半导体器件
US8263502B2 (en) 2008-08-13 2012-09-11 Synos Technology, Inc. Forming substrate structure by filling recesses with deposition material
US8293658B2 (en) 2010-02-17 2012-10-23 Asm America, Inc. Reactive site deactivation against vapor deposition
JP2011243680A (ja) * 2010-05-17 2011-12-01 Toshiba Corp 半導体装置の製造方法
US8945305B2 (en) 2010-08-31 2015-02-03 Micron Technology, Inc. Methods of selectively forming a material using parylene coating
JP2014183184A (ja) * 2013-03-19 2014-09-29 Tokyo Electron Ltd コバルト及びパラジウムを含む膜をエッチングする方法
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
US9378971B1 (en) 2014-12-04 2016-06-28 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
JP6267080B2 (ja) * 2013-10-07 2018-01-24 東京エレクトロン株式会社 シリコン窒化物膜の成膜方法および成膜装置
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US9425078B2 (en) 2014-02-26 2016-08-23 Lam Research Corporation Inhibitor plasma mediated atomic layer deposition for seamless feature fill
US10280512B2 (en) * 2015-07-27 2019-05-07 Varian Semiconductor Equipment Associates, Inc. Apparatus and method for carbon film deposition profile control
US20170051402A1 (en) 2015-08-17 2017-02-23 Asm Ip Holding B.V. Susceptor and substrate processing apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764940B1 (en) * 2001-03-13 2004-07-20 Novellus Systems, Inc. Method for depositing a diffusion barrier for copper interconnect applications
JP2014017438A (ja) 2012-07-11 2014-01-30 Tokyo Electron Ltd パターン形成方法及び基板処理システム
WO2014046083A1 (ja) 2012-09-18 2014-03-27 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2016181630A (ja) * 2015-03-24 2016-10-13 株式会社東芝 パターン形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020096808A1 (en) * 2018-11-05 2020-05-14 Lam Research Corporation Method for etching an etch layer
US12020944B2 (en) 2018-11-05 2024-06-25 Lam Research Corporation Method for etching an etch layer

Also Published As

Publication number Publication date
US20180301347A1 (en) 2018-10-18
JP7320646B2 (ja) 2023-08-03
TW201903896A (zh) 2019-01-16
TWI805162B (zh) 2023-06-11
KR102670464B1 (ko) 2024-05-29
US10381236B2 (en) 2019-08-13
CN116230524A (zh) 2023-06-06
TW202230517A (zh) 2022-08-01
JP2022109293A (ja) 2022-07-27
TWI754041B (zh) 2022-02-01
CN108735596A (zh) 2018-11-02
CN108735596B (zh) 2023-04-28
KR20240095117A (ko) 2024-06-25

Similar Documents

Publication Publication Date Title
JP7320646B2 (ja) 被処理体を処理する方法
JP7071175B2 (ja) 被処理体を処理する方法
KR102528430B1 (ko) 피처리체를 처리하는 방법
CN107026081B (zh) 对被处理体进行处理的方法
TWI766866B (zh) 蝕刻方法
JP6757624B2 (ja) 被処理体を処理する方法
CN109417029B (zh) 对被处理体进行处理的方法
CN111527591B (zh) 等离子体蚀刻方法和等离子体蚀刻装置
TWI760472B (zh) 成膜方法
JP2018182103A (ja) エッチング方法
JP7236315B2 (ja) 処理方法およびプラズマ処理装置
CN110581050A (zh) 处理方法和等离子体处理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right