JP2008141125A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008141125A
JP2008141125A JP2006328416A JP2006328416A JP2008141125A JP 2008141125 A JP2008141125 A JP 2008141125A JP 2006328416 A JP2006328416 A JP 2006328416A JP 2006328416 A JP2006328416 A JP 2006328416A JP 2008141125 A JP2008141125 A JP 2008141125A
Authority
JP
Japan
Prior art keywords
trench
film
silicon
wall
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006328416A
Other languages
English (en)
Inventor
Takumi Ito
巧 伊藤
Setsu Suzuki
摂 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Process Laboratory Co Ltd
Sekisui Chemical Co Ltd
Original Assignee
Semiconductor Process Laboratory Co Ltd
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Process Laboratory Co Ltd, Sekisui Chemical Co Ltd filed Critical Semiconductor Process Laboratory Co Ltd
Priority to JP2006328416A priority Critical patent/JP2008141125A/ja
Publication of JP2008141125A publication Critical patent/JP2008141125A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Weting (AREA)

Abstract

【課題】シリコン基板のトレンチの底部のみに酸化シリコン等の膜を形成可能な方法を提供する。
【解決手段】トレンチ11の底面11a及び壁面11bに熱酸化膜12を形成し、底面の熱酸化膜12aだけをエッチングする。所定濃度のOとTEOSを含む成膜ガスを用い、所定の成膜温度下で、トレンチ内に酸化シリコン31を成膜する。この酸化シリコン31は、トレンチ底面のシリコン11a’上には成長しやすく、壁面の熱酸化膜12b上には成長しにくい。成膜後、希フッ酸にて壁部の酸化シリコン31bをエッチングする。
【選択図】図1

Description

本発明は、例えばパワーデバイス等の半導体装置及びその製造方法に関し、特に、トレンチの内部の全体ではなく底部にだけ酸化シリコン等の絶縁膜を設けるのに適した方法に関する。
特許文献1には、酸化シリコンの堆積レートの被堆積表面に対する依存性を利用し、シリコン基板のトレンチ内に酸化シリコン膜を埋めることが記載されている。シリコン基板の表面には熱酸化膜を形成する。その後、トレンチを形成する。したがって、トレンチの壁面及び底面は、シリコンにて構成される。次いで、OとTEOS(Tetra-Etyl-Ortho-Sillicate)を主成分とする成膜ガスを用い、基板上に酸化シリコンを堆積させる。この酸化シリコン膜は、熱酸化膜には堆積しにくく、シリコンには堆積しやすい。これにより、トレンチの内部を酸化シリコンで確実に埋めることができる。
特許文献2には、パワーデバイス用の半導体装置の製造方法が記載されている。半導体装置のシリコン基板にはトレンチを形成し、このトレンチの内面にCVDにて酸化シリコン膜を設ける。このとき、酸化シリコン膜は、トレンチの両壁面と底面からなる内面全体に等方的に成長していく。この酸化シリコン膜がトレンチの内部を完全に埋め尽くす前にCVDを停止し、トレンチの両壁面に堆積した酸化シリコン膜と底面に堆積した酸化シリコン膜との間に隙間が残るようにする。この隙間に窒化シリコン膜を設ける。その後、フッ酸を用い、上記トレンチ内の酸化シリコン膜と窒化シリコン膜のうち、酸化シリコンを選択的にエッチングする。このエッチングは、トレンチの上側部分の酸化シリコン膜が除去された段階で停止し、トレンチの下側部分の酸化シリコン膜を残置させる。その後、トレンチの上側部分の内壁には熱酸化膜を形成し、この熱酸化膜とトレンチ中央の窒化シリコン膜との間には電極を埋め込む。
特開平03−198339公報(第3図) 特開2005−252203公報
例えば、パワーデバイスの製造分野などでは、トレンチの全体ではなく底部にだけ酸化シリコンを設けるようにしたいとの要請が想定される。
一方、特許文献1の方法では、トレンチの壁面及び底面からなる内面の全体がシリコンで構造されているため、トレンチ内面の全域で酸化シリコン膜が等方的に成長する。そのため、トレンチの底部にだけ酸化シリコン膜を設けることは難しい。フッ酸等によりトレンチの内部の上側部分の酸化シリコンをエッチングして除去することも考えられる。しかし、トレンチの中央部には、トレンチの両壁面から成長してきた酸化シリコン膜どうしの合わせ目(シーム)が形成されやすい。エッチングすると、このシームの部分が先に削れてしまい、トレンチの中央部に鋭い凹部が形成されやすい。
上掲の特許文献2に記載のものは、そうしたシームに対する対策となり得る。しかし、トレンチの中央にシームの代わりに窒化シリコン膜が立設された状態になるため、トレンチの内壁と窒化シリコンの間への電極形成時にボイドが生じやすかったり、電界集中の起きやすい電極形状になったりする問題もある。
本発明は、上記の事情に鑑みてなされたものであり、その目的とするところは、半導体装置において、トレンチの底部のみに酸化シリコン等の絶縁膜を容易に形成可能な方法を提供することにある。
本発明に至る過程の参考実験について説明する。
[実験例1]
65℃に保温した液体TEOS中にNを流量2.2slmでバブリングした。65℃のTEOSの飽和蒸気圧は約17Torrである。別途、酸素(O)を原料としてオゾナイザーによってOを生成した。原料のO流量は、12slmとした。上記バブリング後のTEOS含有窒素と上記オゾナイザーからのO含有酸素とを、18slmのメインキャリアガス(N)に混合して、TEOSとOを含有する成膜ガスを得、この成膜ガスをシリコン表面と熱酸化膜表面を有する試料に供給し、酸化シリコン(SiO)を成膜した。成膜温度(試料の温度)は、432℃とし、成膜時間は、200secとした。上記オゾナイザーによりOの生成量ひいては成膜ガス中のO濃度を変えて、それぞれ上記成膜を行ない、成膜されたSiOの膜厚を測定したところ、図4に示す結果を得た。同図の横軸は、オゾナイザー出口でのO及びO混合ガス中のO濃度である。
シリコン表面上では、O濃度に対するSiOの膜厚変化は比較的小さかった。これに対し、熱酸化膜上では、O濃度が大きくなるにしたがってSiOの膜厚が大きく減少した。したがって、シリコン上に対する熱酸化膜上での成長比(熱酸化膜上でのSiO膜厚/シリコン上でのSiO膜厚)は、O濃度が大きくなるにしたがって略直線的に小さくなり、O濃度が大きくなればなるほど成長速度に大きな差ができることが確認された。
膜質を観察したところ、シリコン表面上のSiO膜は、O濃度に依らず、緻密であり、良好な膜質を得られることが確認された。一方、熱酸化膜上のSiO膜は、O濃度が10g/Nmのときは緻密で良好であったが、O濃度が80g/Nmのときは脆く粗い状態になり、O濃度が80g/Nmになると膜自体がまばらになっていた。
[実験例2]
実験例1と同様に、65℃に保温した液体TEOS中にNを流量2.2slmでバブリングした。別途、12slmのOを原料としてオゾナイザーによってOを生成した。オゾナイザー出口でのO及びO混合ガス中のO濃度は、170g/Nmになるように設定した。上記バブリング後のTEOS含有窒素と上記オゾナイザーからのO含有酸素とを、18slmのメインキャリアガス(N)に混合して、TEOSとOを含有する成膜ガスを得、この成膜ガスをシリコン表面と熱酸化膜表面を有する試料に供給し、SiOを成膜した。成膜温度(試料の温度)を変えてそれぞれ上記成膜を行ない、SiOの成長速度を測定したところ、図5に示す結果を得た。
シリコン表面上では成膜温度の上昇に伴ないSiOの成長速度が直線的に低下した。熱酸化膜上でも、成膜温度の上昇に伴ないSiOの成長速度が低下するものの、成膜温度が高くなればなるほど温度上昇に対する成長速度の低下が緩やかになり、450℃を越えるとほぼ一定になった。シリコン上に対する熱酸化膜上での成長比(熱酸化膜上での成長速度/シリコン上での成長速度)は、成膜温度が350℃付近より高くなるにしたがって小さくなり、425〜450℃のあたりで極小になり、450℃付近より高温側では成膜温度が高くなるにしたがって大きくなった。
膜質を観察したところ、シリコン表面上のSiO膜は、成膜温度に依らず、緻密であり、良好な膜質を得られることが確認された。一方、熱酸化膜上のSiO膜は、成膜温度が350℃のときはやや脆く粗い状態になり、400℃のときは一層脆く粗い状態になった。しかし、465℃になると、シリコン表面上のものと同様に緻密で良好な膜質になった。これは、成膜温度の高温化によるOの分解によるものと考えられる。
さらに、温度432℃で成膜したシリコン表面上のSiOと、熱酸化膜表面上のSiOと、熱酸化膜表面を有する比較試料とを、同時にHF濃度1%の希フッ酸でエッチングし、エッチングレートを相互比較した。その結果、シリコン表面上のSiOのエッチングレートは、比較試料の熱酸化膜のエッチングレート(42A/min)の5.5倍であったのに対し、熱酸化膜表面上のSiOのエッチングレートは、比較試料の熱酸化膜のエッチングレートの9.4倍であった。これにより、所定の条件下では、シリコン表面に対してはSiOの成長速度が大きく、かつ成膜したSiOのエッチング速度は小さくなり、一方、熱酸化膜に対してはSiOの成長速度が小さく、かつ成膜したSiOの成膜速度が大きくなることが判明した。
[実験例3]
65℃に保温した液体TEOS中にNを流量3slmでバブリングした。別途、7.5slmのOを原料としてオゾナイザーによってOを生成した。オゾナイザー出口でのO及びO混合ガス全体に対するOのモル濃度は、2%、5%、9%の3通りとした。上記バブリング後のTEOS含有窒素と上記オゾナイザーからのO含有酸素とメインキャリア(N)とにより成膜ガスを得、この成膜ガスをシリコン表面と熱酸化膜表面を有する試料に供給し、SiOを成膜した。成膜温度(試料の温度)を変えてそれぞれ上記成膜を行ない、シリコン上に対する熱酸化膜上での成長比(熱酸化膜上での成長速度/シリコン上での成長速度)を測定したところ、図6に示す結果を得た。
成長比は、何れのO濃度でも、低温側では成膜温度が上昇するにしたがって減少し、成膜温度420〜480℃付近で極小になり、そこより高温側では成膜温度が上昇するにしたがって成長比も増大することが確認された。また、O濃度が高くなるにしたがって、成長比の極小ピークがよりシャープになり、大きな膜厚差が得られることが確認された。
これにより、成膜時のO濃度や成膜温度などの条件設定によって、堆積対象の表面組成や状態に対する成膜速度や膜質ひいてはエッチング速度の依存性(以下、「表面依存性」という)が増減することが判明した。
本発明は、上記実験結果に基づいてさらに考察を進めて完成させたものであり、シリコン基板に形成されたトレンチの底部に絶縁膜が設けられた半導体装置を製造する方法であって、
所定の成膜条件における前記絶縁膜の成長速度が、前記トレンチの壁側に対し相対的に小さく前記トレンチの底部側に対し相対的に大きくなるように、前記トレンチの壁面及び底面を表面処理するトレンチ処理工程と、
前記表面処理後のトレンチ内に前記絶縁膜を前記成膜条件で成膜する成膜工程と、
前記成膜後の絶縁膜を、前記トレンチの開口側(底面側とは反対側の部分)の表面処理された壁面にほぼ達するまでエッチングするエッチング工程と、
を実行することを特徴とする。
この特徴構成によれば、表面依存性を利用して、トレンチの底部に十分な厚さの絶縁膜を形成できる一方、壁部の絶縁膜は薄くすることができる。これにより、エッチングがトレンチの開口側の表面処理された壁面にほぼ達した時点で、トレンチ底部には絶縁膜が残るようにすることができる。この結果、絶縁膜をトレンチの内部のうち底部にのみ設けることができ、しかも膜厚及び膜質を十分に確保することができる。
前記トレンチ処理工程において、前記成長速度の大小に代えて、前記成膜条件によって成膜した絶縁膜のうち前記壁側のものが前記底部側のものよりエッチング速度の大きい膜質になるように、前記トレンチの壁面及び底面を表面処理することにしてもよい。
これにより、エッチングがトレンチの開口側の表面処理された壁面にほぼ達した時点で、トレンチ底部には絶縁膜が残るようにすることができ、トレンチの内部のうち底部にのみ絶縁膜を設けることができる。
前記トレンチ処理工程において、前記成長速度の大小に加えて、前記成膜条件によって成膜した絶縁膜のうち前記壁側のものが前記底部側のものよりエッチング速度の大きい膜質になるように、前記トレンチの壁面及び底面を表面処理することが、より好ましい。
これにより、トレンチ底部には絶縁膜を厚く形成する一方、トレンチ壁部には薄い膜を形成し、しかもトレンチ壁部の膜をトレンチ底部の膜よりエッチングしやすくことができる。この結果、絶縁膜をトレンチの底部だけに確実に設けることができ、しかも該トレンチ底部の絶縁膜の厚さを十分に大きくすることができる。
前記絶縁膜は、前記成膜工程においてOとTEOSを含む成膜ガスにより成膜された酸化シリコン(SiO)であることが好ましい。
前記トレンチ処理工程において、前記表面処理として、前記トレンチの壁面に熱酸化膜からなるライナーを形成する一方、前記トレンチの底面をシリコンの裸面にすることが好ましい。前記ライナーが、熱酸化膜に代えて、窒化シリコン膜であってもよい。熱酸化膜上に窒化シリコン膜が積層されていてもよい。
ここで、シリコンの裸面とは、前記基板を構成するシリコンが前記トレンチ処理工程の終了時点で露出された面を言う。前記熱酸化膜及び/又は窒化シリコン膜からなるライナーは、前記トレンチの表面処理された壁面を構成する。前記エッチング工程では、前記トレンチの開口側のライナーに達するまでエッチングを行なう。
熱酸化膜及び/又は窒化シリコン膜からなるライナーに対する前記酸化シリコンの成長速度は、シリコン裸面に対する前記酸化シリコンの成長速度より小さくなる傾向があり、かつ、ライナー上に形成された酸化シリコンは、シリコン裸面上に形成された酸化シリコンより脆くて粗くなる傾向がある。これによって、酸化シリコンをトレンチの底部と壁部のうち底部に選択的に成長させることができ、かつトレンチ壁部に成膜された酸化シリコンを選択的にエッチングすることができる。この結果、確実にトレンチ底部だけに十分な厚さの、しかも良好な膜質の酸化シリコンからなる絶縁膜を設けることができる。
前記トレンチ処理工程において、前記トレンチの壁面及び底面に前記ライナーを形成した後、前記トレンチ底面のライナーを選択的に除去することが好ましい。
これによって、トレンチの壁面にのみライナーが残置されるようにでき、トレンチ底面はシリコンの裸面になるようにすることができる。
前記成膜条件として、前記成膜ガス中のO濃度と成膜温度を調節するのが好ましい。
前記壁側への成長速度の前記底部側への成長速度に対する成長比が、好ましくは約0〜0.8、より好ましくは約0〜0.3になるように、前記成膜ガス中のO濃度及び成膜温度を設定するとよい。
これによって、酸化シリコンをトレンチの底部に確実に選択的に成長させることができ、かつトレンチ壁部に成膜された酸化シリコンを確実に選択的にエッチングすることができる。
前記成長速度は、成膜の継続時間に応じて変化する傾向がある。したがって、前記成長比も時間に応じて変化し得る。その場合、前記成膜条件として、成膜時間を設定し、かつ、その成膜時間に対応する成長比が前記好適範囲になるように前記O濃度及び成膜温度を設定するとよい。
成膜の開始直後は、酸化シリコンが前記熱酸化膜や窒化シリコンからなるライナーの内面に直接堆積する必要があるが、この直接堆積時の前記壁側への成長速度は極めて遅く、ほとんど0に近い。成膜時間を、前記壁側への成長速度がほぼ0の期間内に設定してもよく、そうすると、前記成長比はほとんど0になる。
なお、前記成長速度が定常状態になった段階での前記成長比の下限は、約0.2程度である。
前記成膜ガス中のO濃度と成膜温度は、前記成長比の好適範囲を満たすように相互に調節するのが好ましい。図4に示すように、O濃度が高ければ高いほど、前記成長比が小さくなり、膜厚の差が大きくなる。図5及び図6に示すように、成膜温度は、極小ピーク(420〜480℃付近)より高温になればなるほど前記成長比が1に近づき、膜厚の差が小さくなる。
前記成膜温度は、約380〜550℃の範囲内で設定するとよい。前記成膜温度が380℃より低いと、酸化シリコン膜中の不純物が多くなり、絶縁性能の確保が難しくなる。前記成膜温度が550℃より高いと、前記好適成長比を満たすにはO濃度を相当高くする必要があり、オゾナイザー等のオゾン発生装置の負担が過大になる。
前記成膜温度は、好ましくは約400〜480℃、より好ましくは約400〜450℃になるように設定するとよい。これにより、O濃度をあまり高くすることなく前記好適成長比を満たすことができる。
また、本発明に係る半導体装置は、
トレンチの形成されたシリコンからなる基板と、
前記トレンチの底面と壁面のうち壁面のみに設けられた熱酸化膜及び/又は窒化シリコン膜からなるライナーと、
前記シリコンからなるトレンチ底面上に成膜された酸化シリコンからなる絶縁膜と、
を有し、前記絶縁膜のトレンチ開口側の端面が、前記トレンチの深さ方向の中間に位置していることを特徴とする。
本発明によれば、酸化シリコン等の絶縁膜をトレンチの底部のみに形成でき、しかも膜厚及び膜質を十分に確保することができる。
以下、本発明の実施形態を、図面を参照して説明する。
本実施形態は、パワーデバイス用の半導体装置に係る。図2に示すように、半導体装置のシリコン基板10にはトレンチ11が形成されている。トレンチ11は、底面11aと一対の壁面11bとを有し、図2の紙面と直交する方向に延びている。壁面11b全体にライナーとして熱酸化膜12bが設けられている。これにより、トレンチ壁面11bの絶縁性が確保されている。トレンチ底面11aは、熱酸化されておらず、シリコン10の裸面になっている。このシリコン裸面11a上に酸化シリコンからなる絶縁膜30が設けられている。絶縁膜30は、トレンチ11の内部のうち下側の底部にのみ配置されている。絶縁膜30の上面(トレンチ開口側の端面)は、トレンチの深さ方向の中間に位置している。
図示は省略するが、トレンチ11の内部の絶縁膜30より上の開口側部分には、例えば半導体装置の電極となるべき導電膜などが設けられるようになっている。
上記絶縁膜30の形成方法を説明する。
[トレンチ形成工程]
図1(a)に示すように、シリコン基板10の表面に、HTO(High Temperature Oxide)又はSiNからなるマスク20を設ける。そして、シリコン基板10を異方性エッチングすることによりトレンチ11を形成する。
[ライナー形成工程]
次に、図1(b)に示すように、シリコン基板10を例えば1000℃程度に加熱するとともに酸素(O)を供給する。これにより、トレンチ11の内面の全体すなわち底面11a及び壁面11bが一定の厚さだけ熱酸化され、熱酸化膜からなるライナー12が形成される。これにより、シリコン10からなるトレンチ11の底面11a及び壁面11bがライナー12の厚さ分だけ奥にずれ、この底面11a及び壁面11bにライナー12が被覆された状態になる。このライナーすなわち熱酸化膜12のうち、トレンチ底面11aの部分を底部熱酸化膜12aと呼び、壁面11bの部分を壁部熱酸化膜12bと呼ぶことにする。
[底面処理工程]
次に、図1(c)に示すように、トレンチ底部の膜12aに対し選択エッチングを行なう。この選択エッチングには、例えばフッ素系ガスによる選択性RIE(Reactive Ion Etching)を用いる。トレンチ11の底部分にはスポット的に電界を印加する。そして、フッ素系ガスをプラズマ化して得たフッ素系イオンをシリコン基板10に吹き付ける。このフッ素系イオンは、上記のスポット電界によってトレンチ11の底部に導かれ、底部熱酸化膜12aに衝突する。これにより、同図(c)のニ点鎖線に示すように、トレンチ11の内面を構成する熱酸化膜12のうち、底部熱酸化膜12aのみを選択的にエッチングし除去することができる。その結果、底部熱酸化膜12aの下側のシリコン面11aが露出される。残置された壁部熱酸化膜12bは、トレンチ11の表面処理された壁面を構成する。
上記ライナー形成工程及び底面処理工程によって「トレンチ処理工程」が構成される。
[成膜工程]
次に、図1(d−1)に示すように、OとTEOSを主成分とする成膜ガスを用い、上記絶縁膜30となるべき酸化シリコン(SiO)の成膜を行なう。
上記成膜ガス成分のOは、酸素(O)を原料とし、オゾナイザーにて生成する。このとき、オゾナイザーの周波数や投入電力を調節することにより、O中のOの生成量を調節する。オゾナイザー出口でのO濃度は、例えばOの流量が12slmのとき40〜200g/Nmとなるようにするのが好ましく、120〜200g/Nm程度になるようにするのがより好ましい。
TEOSは、バブリングタンク内に一定の温度(例えば65℃)に保温して蓄えておく。この液体TEOS中にNをバブリングしてTEOSを気化させる。バブリング用Nの流量を調節することによりTEOSの気化量を調節することができる。バブリング用Nの流量に代えて、又はそれに加えて、バブリングタンク内のTEOSの温度を調節することにより、TEOSの気化量を調節することにしてもよい。
上記オゾナイザーからのO含有ガスと上記バブリング後のTEOS含有ガスとを所定流量のメインキャリア(N)と混合して、TEOSとOを含有する成膜ガスを得る。この成膜ガスをシリコン基板10に供給する。シリコン基板10の温度(成膜温度)は、例えば400〜480℃程度に設定するのが好ましく、430℃程度に設定するのがより好ましい。成膜温度の下限は、不純物防止の観点から約380℃以上とするのが好ましく、上限は、オゾナイザーの負担軽減の観点から約550℃以下とするのが好ましい。
これにより、基板上でOとTEOSとの反応が起き、酸化シリコンの膜31が形成されていく。酸化シリコン膜31は、トレンチ底面のシリコン裸面11a上に堆積する底部酸化シリコン膜31aと、壁部熱酸化膜12b上に堆積する壁部酸化シリコン膜31bと、マスク20上に堆積する酸化シリコン膜31cとを含む。
上記の成膜条件のうち特にO濃度と成膜温度の設定により、底部酸化シリコン31aの成長速度に対する壁部酸化シリコン31bの成長速度の比を、約0〜0.5にすることができる(図4〜図6参照)。したがって、図1(d−1)及び(d−2)示すように、底部酸化シリコン31aの膜厚は比較的短時間で大きくなるのに対し、壁部酸化シリコン31bの膜厚はあまり大きくならない。これによって、酸化シリコン31をトレンチ11の底部に選択的に成膜することができる。しかも、底部酸化シリコン31aの膜質は、緻密で良好であるのに対し、壁部酸化シリコン31bの膜質は、脆く粗い。
なお、HTO又はSiNからなるマスク20上に堆積する酸化シリコン31cは、壁部酸化シリコン31bと同様に成長が遅く、かつ脆く粗い。
同図(d−2)に示すように、底部酸化シリコン膜31aの成長が二点鎖線で示す所望厚さを若干越えたとき、成膜ガスの供給を停止し、成膜操作を終了する。
[エッチング工程]
次いで、図1(e)に示すように、室温にした基板10にエッチャントを供給する。エッチャントとして例えばHF濃度が1%程度の希フッ酸を用いる。この希フッ酸が、トレンチ11の底部酸化シリコン31aの上面と、この底部酸化シリコン31aより上側の壁部酸化シリコン31bの内側面に触れる。上述したように、壁部酸化シリコン31bは、脆く粗い膜質であるため、希フッ酸に触れると容易に反応しエッチングされる。これにより、同図(e)のニ点鎖線に示すように、底部酸化シリコン31aより上側の壁部酸化シリコン31bが、簡単に除去され、エッチングが短時間で壁部熱酸化膜12bの上側部に達する。このとき、希フッ酸の供給を停止し、エッチングを終了する。エッチャントは低濃度の希フッ酸で十分であり、エッチング時間の管理が容易である。なお、マスク20上の酸化シリコン31cは、壁部酸化シリコン31bと同様に簡単にエッチングされて除去される。
一方、底部酸化シリコン31aは、緻密で良質であるため、希フッ酸ではエッチングされにくい。そのため、僅かに所望厚さを超えた部分が削られるだけである。残った底部酸化シリコン31aが、絶縁膜30となる。
このようにして、図1(e)及び図2に示すように、トレンチ11の底部にのみ所望厚さの、しかも緻密で良好な膜質の酸化シリコンからなる絶縁膜30を設けることができる。
次に、本発明の他の実施形態を説明する。以下の実施形態において既述の形態と重複する構成に関しては図面に同一符号を付して説明を省略する。
図3は、第2実施形態を示したものである。同図(e)に示すように、第2実施形態では、トレンチ壁面のライナーとして、壁部熱酸化膜12bの内側面に窒化シリコン(SiN)の膜13bが積層されている。第1実施形態と同様に、トレンチ底面11aは、シリコンの裸面にて構成され、トレンチ11の底部にのみ絶縁膜30が設けられている。
第2実施形態の半導体装置は、次のようにして製造される。
[ライナー形成工程]
図3(a)に示すように、第2実施形態では、トレンチ11の内面全体に形成された熱酸化膜12上に更にSiN膜13を被膜する。SiN膜13は、トレンチ11の内面の全体に設ける。SiN膜13のうち、トレンチ底面11aの熱酸化膜12a上に被膜された部分を底部SiN膜13aと呼び、トレンチ壁面11bの熱酸化膜12b上に被膜された部分を壁部SiN膜13bと呼び、マスク20上に被膜された部分をマスク上SiN膜13cと呼ぶことにする。壁部SiN膜13bは、トレンチ壁面11bのライナーを構成する。
[底面処理工程]
次に、図3(b)に示すように、トレンチ底部のSiN膜13aに対し選択性RIEにて選択エッチングを行なう。このSiN膜13a用のRIEでは処理ガスとしてフッ素系ガスを用い、これをイオン化して基板10に供給する。このイオン種がスポット電界によってトレンチ11の底部へ導かれ、底部SiN膜13aに衝突する。これにより、同図(b)のニ点鎖線に示すように、トレンチ11の内面のSiN膜13のうち、底部SiN膜13aのみを選択的にエッチングし除去することができる。その結果、トレンチ底面11a上の熱酸化膜12aがむき出しの状態になる。トレンチ壁面11b上の壁部熱酸化膜12bは、SiN膜13bで覆われた状態を維持する。
続いて、図3(c)に示すように、選択性RIEのイオン種を、熱酸化膜をエッチングするためのフッ素系に切り替える。このフッ素系イオンが、スポット電界に導かれ、トレンチ底部の熱酸化膜12aに衝突する。これにより、同図(c)のニ点鎖線に示すように、底部熱酸化膜12aを選択的にエッチングし除去することができる。その結果、底部熱酸化膜12aより下側のシリコン面11aが露出される。トレンチ壁部のSiN膜13bは、上記熱酸化膜用のフッ素系RIEではエッチングされずに残置され、トレンチ11の表面処理された壁面を構成する。
底部熱酸化膜12aのエッチング処理として、フッ素系RIEに代えて希フッ酸によるウェットエッチングを行なってよい。このとき、壁部SiN膜13bは、希フッ酸に対するレジストとして機能する。
その後の操作は、第1実施形態とほぼ同じであり、成膜工程(図3(d))とエッチング工程(同図(e))を順次実行する。
図3(d)に示すように、成膜工程における成膜条件として、オゾナイザー出口でのO中のO濃度を、例えばOの流量が12slmの時に好ましくは40〜200g/Nmに設定し、より好ましくは160〜200g/Nm程度に設定する。また、成膜温度を、好ましくは約400〜450℃に設定し、より好ましくは430℃程度に設定する。これにより、トレンチ11の底部に、緻密で良質な酸化シリコン31aを選択的に形成でき、壁部SiN膜13bには酸化シリコン31bがあまり付かないように、しかも脆く粗い膜質になるようにすることができる。
図3(e)に示すように、エッチング工程では、エッチャントとしてHF濃度1%程度の希フッ酸を用いる。これにより、壁部酸化シリコン31bを容易にエッチングできる一方、底部酸化シリコン31aを殆どエッチングすることなく残置することができる。
このようにして、トレンチ11の底部にのみ所望厚さの、しかも緻密で良好な膜質の酸化シリコンからなる絶縁膜30を設けることができる。
本発明は、上記実施形態に限定されず、種々の改変をなすことができる。
例えば、各工程の順序は、適宜組み替えてもよい。トレンチ底部のシリコン面11aにマスクをしたうえで壁面11bを熱酸化させ、しかる後に底面のマスクを除去して、シリコン面11aを露出させることにしてもよい。
第2実施形態において、トレンチ底面11aの熱酸化膜12aを除去した後、壁面11b及び底面11aにSiN膜13を形成し、その後、底面11aのSiN膜13を除去することにしてもよい。
トレンチ11の内面のライナーとして、熱酸化膜12が無くSiN膜13だけが設けられていてもよい。
本発明においてトレンチ底部に成膜すべき絶縁膜は、成膜工程及びエッチング工程において被堆積表面の組成や状態に応じて成膜速度や成膜後のエッチング速度に差が生じ得るものであればよく、酸化シリコンに限られず窒化シリコン等の他の絶縁膜であってもよい。成膜工程における成膜速度、またはエッチング工程におけるエッチング速度の何れか一方に差が生じるようになっていればよく、必ずしも成膜速度とエッチング速度の両方に差が生じる必要はない。成膜条件は、成膜すべき絶縁膜の成分及び被堆積表面の組成や状態等に応じて表面依存性が生じるように適宜設定するとよい。
エッチング工程は、エッチングがトレンチ壁面にほぼ達するまで行えばよく、壁側の絶縁膜が若干残るようにしてもよい。
トレンチ壁面のライナーは、熱酸化膜やSiN膜に限られず、HTO等であってもよい。
トレンチの底面のシリコン上に、絶縁膜の成長速度がより大きくなるような膜が設けられていてもよい。
本発明は、パワーデバイスに限られず、他の種々の半導体装置に適用可能である。
実施例を説明する。
図1に示す製造工程を実施した。同図(a)に示すように、シリコン基板10の表面にマスク20として厚さ150nmのHTOを設け、トレンチ11を形成した。トレンチ11の深さは20μmとし、幅は、0.5μm、0.7μm、0.9μmの3通りとした。
次に図1(b)に示すように、トレンチ11の内面を熱酸化させ、厚さ30nmの熱酸化膜12を形成した。
次に同図(c)に示すように、トレンチ底面11aの熱酸化膜12aを選択エッチングした。
その後、図1(d−1)及び(d−2)に示すように、酸化シリコン31の成膜を行なった。成膜条件は以下の通り。
TEOSの液温; 65℃
TEOSバブリングガス(N); 2.2slm
オゾナイザーに供給する原料酸素; 12slm
オゾナイザー出口でのO濃度; 160g/Nm(7.5%)
メインキャリア(N); 18slm
成膜温度; 425℃
成膜時間; 230sec
これにより、トレンチ底部に厚さ6000A程度の酸化シリコン膜31aが形成され、トレンチ壁部に厚さ1800A程度の酸化シリコン膜31bが形成された。
次に、図1(e)に示すように、エッチングを行なった。エッチング条件は以下の通り。
エッチャント; HF濃度1%の希フッ酸
エッチング温度; 室温
エッチング時間; 6min
この結果、トレンチ壁部の酸化シリコン31bがほぼ除去され、トレンチ11の底部のみに酸化シリコン31aすなわち絶縁膜30が残った。絶縁膜30の膜厚は、5500A程度であり、膜質は緻密で良好であった。
本発明が上記の実施例に限定されるものでないことは言うまでない。
本発明は、例えばパワーデバイス用の半導体装置の製造工程に適用可能である。
本発明の第1実施形態に係るパワーデバイス用半導体装置の製造方法の手順を示す断面図であり、(a)は、シリコン基板にトレンチを形成した状態を示す。(b)は、トレンチの内面を熱酸化させ、熱酸化膜を形成した状態を示す。(c)は、トレンチ底面の熱酸化膜を選択エッチングした状態を示す。(d−1)は、シリコン基板にO及びTEOSを主成分とする成膜ガスにより酸化シリコンを成膜中の状態を示す。(d−2)は、上記酸化シリコンの成膜を終了した状態を示す。(e)は、上記酸化シリコンの不要部分を希フッ酸でエッチングした状態を示す。 シリコン基板のトレンチ底部に酸化シリコンからなる絶縁膜が設けられたパワーデバイス用半導体装置の断面図である。 本発明の第2実施形態に係る半導体装置の製造方法の手順を示す断面図であり、(a)は、シリコン基板のトレンチ内面に熱酸化膜とSiN膜からなるライナーを形成した状態を示す。(b)は、トレンチ底面のSiN膜を選択エッチングした状態を示す。(c)は、トレンチ底面の熱酸化膜を選択エッチングした状態を示す。(d)は、シリコン基板にO及びTEOSを主成分とする成膜ガスにより酸化シリコンを成膜した状態を示す。(e)は、上記酸化シリコンの不要部分を希フッ酸でエッチングした状態を示す。 濃度と成長比との関係の実験結果を示すグラフである。 成膜温度と成長比との関係の実験結果を示すグラフである。 濃度及び成膜温度と成長比との関係の実験結果を示すグラフである。
符号の説明
10 シリコン基板
11 トレンチ
11a トレンチ底面、シリコン裸面
11b トレンチ壁面
12 熱酸化膜(ライナー)
12a 底部熱酸化膜
12b 壁部熱酸化膜(トレンチの表面処理された壁面)
13 SiN膜(ライナー)
13a 底部SiN膜
13b 壁部SiN膜(トレンチの表面処理された壁面)
13c マスク上SiN膜
20 マスク
30 絶縁膜
31 酸化シリコン膜
31a 底部酸化シリコン膜
31b 壁部酸化シリコン膜
31c マスク上酸化シリコン膜

Claims (7)

  1. シリコン基板に形成されたトレンチの底部に絶縁膜が設けられた半導体装置を製造する方法であって、
    所定の成膜条件における前記絶縁膜の成長速度が、前記トレンチの壁側に対し相対的に小さく前記トレンチの底部側に対し相対的に大きくなるように、前記トレンチの壁面及び底面を表面処理するトレンチ処理工程と、
    前記表面処理後のトレンチ内に前記絶縁膜を前記成膜条件で成膜する成膜工程と、
    前記成膜後の絶縁膜を、前記トレンチの開口側の表面処理された壁面にほぼ達するまでエッチングするエッチング工程と、
    を実行することを特徴とする半導体装置の製造方法。
  2. 前記トレンチ処理工程において、前記成長速度の大小に代えて、又はそれに加えて、前記成膜条件によって成膜した絶縁膜のうち前記壁側のものが前記底部側のものよりエッチング速度の大きい膜質になるように、前記トレンチの壁面及び底面を表面処理することを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記絶縁膜が、OとTEOSを含む成膜ガスにより成膜される酸化シリコンであり、
    前記トレンチ処理工程において、前記表面処理として、前記トレンチの壁面に熱酸化膜及び/又は窒化シリコン膜からなるライナーを形成する一方、前記トレンチの底面をシリコンの裸面にすることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記トレンチ処理工程において、前記トレンチの壁面及び底面に前記ライナーを形成した後、前記トレンチ底面のライナーを選択的に除去することを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記所定の成膜条件として、前記壁側への成長速度の前記底部側への成長速度に対する比が約0〜0.8になるように、前記成膜ガス中のO濃度及び成膜温度を設定することを特徴とする請求項3又は4に記載の半導体装置の製造方法。
  6. 前記成膜温度が、約380〜550℃であることを特徴とする請求項5に記載の半導体装置の製造方法。
  7. トレンチの形成されたシリコンからなる基板と、
    前記トレンチの底面と壁面のうち壁面のみに設けられた熱酸化膜及び/又は窒化シリコン膜からなるライナーと、
    前記シリコンからなるトレンチ底面上に成膜された酸化シリコンからなる絶縁膜と、
    を有し、前記絶縁膜のトレンチ開口側の端面が、前記トレンチの深さ方向の中間に位置していることを特徴とする半導体装置。
JP2006328416A 2006-12-05 2006-12-05 半導体装置及びその製造方法 Withdrawn JP2008141125A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006328416A JP2008141125A (ja) 2006-12-05 2006-12-05 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006328416A JP2008141125A (ja) 2006-12-05 2006-12-05 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008141125A true JP2008141125A (ja) 2008-06-19

Family

ID=39602252

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006328416A Withdrawn JP2008141125A (ja) 2006-12-05 2006-12-05 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2008141125A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132229A1 (ja) * 2011-03-30 2012-10-04 株式会社日立製作所 トレンチ型SiC半導体装置の製造方法
JP2016167595A (ja) * 2015-03-06 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2021192446A (ja) * 2015-11-13 2021-12-16 アプライド マテリアルズ インコーポレイテッドApplied Materials, Inc. 選択的表面改質を利用する構造の充填技術

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012132229A1 (ja) * 2011-03-30 2012-10-04 株式会社日立製作所 トレンチ型SiC半導体装置の製造方法
JP2016167595A (ja) * 2015-03-06 2016-09-15 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US10727355B2 (en) 2015-03-06 2020-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2021192446A (ja) * 2015-11-13 2021-12-16 アプライド マテリアルズ インコーポレイテッドApplied Materials, Inc. 選択的表面改質を利用する構造の充填技術
JP7168741B2 (ja) 2015-11-13 2022-11-09 アプライド マテリアルズ インコーポレイテッド 選択的表面改質を利用する構造の充填技術

Similar Documents

Publication Publication Date Title
CN112593212B (zh) 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
US10777421B2 (en) Technologies for selectively etching oxide and nitride materials and products formed using the same
US9502258B2 (en) Anisotropic gap etch
JP4488999B2 (ja) エッチング方法およびエッチング装置
TWI352387B (en) Etch methods to form anisotropic features for high
CN102956473B (zh) 在升起特征上沉积高度共形无定形碳膜的方法
US20140342569A1 (en) Near surface etch selectivity enhancement
TW201631693A (zh) 自對準製程
JPH06163478A (ja) 半導体のドライエッチング方法
JP2004508709A (ja) 酸化物の選択的エッチング方法
US10573529B2 (en) Method of etching a three-dimensional dielectric layer
Dekker et al. Inductively coupled plasma etching of amorphous Al2O3 and TiO2 mask layers grown by atomic layer deposition
CN110783187A (zh) 等离子体处理方法和等离子体处理装置
JP2008141125A (ja) 半導体装置及びその製造方法
JP2008141124A (ja) 半導体装置及びその製造方法
TW541618B (en) Manufacturing method of semiconductor device
JP6579786B2 (ja) プラズマエッチング方法
KR100218772B1 (ko) 드라이에칭방법
JP2007036018A (ja) 半導体装置の製造方法
JP2010098101A (ja) 半導体装置の製造方法
JP5642427B2 (ja) プラズマ処理方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
KR101605363B1 (ko) 질화물 반도체 표면 처리방법
JPH05283374A (ja) ドライエッチング方法
JP2007142258A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20090622

Free format text: JAPANESE INTERMEDIATE CODE: A711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090622

A621 Written request for application examination

Effective date: 20090716

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120315