JP2009283496A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2009283496A
JP2009283496A JP2008131158A JP2008131158A JP2009283496A JP 2009283496 A JP2009283496 A JP 2009283496A JP 2008131158 A JP2008131158 A JP 2008131158A JP 2008131158 A JP2008131158 A JP 2008131158A JP 2009283496 A JP2009283496 A JP 2009283496A
Authority
JP
Japan
Prior art keywords
region
transistor
impurity diffusion
semiconductor substrate
diffusion suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008131158A
Other languages
English (en)
Other versions
JP2009283496A5 (ja
JP5173582B2 (ja
Inventor
Akira Sotozono
明 外園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008131158A priority Critical patent/JP5173582B2/ja
Priority to US12/421,203 priority patent/US7888747B2/en
Publication of JP2009283496A publication Critical patent/JP2009283496A/ja
Publication of JP2009283496A5 publication Critical patent/JP2009283496A5/ja
Application granted granted Critical
Publication of JP5173582B2 publication Critical patent/JP5173582B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82345—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Abstract

【課題】同一基板上に複数のトランジスタを備え、各トランジスタの動作特性を劣化させることなく、各々に適切な閾値電圧を設定することのできる半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置は、素子分離領域２により分離された第１および第２のトランジスタ領域１０、２０を有する半導体基板１と、第１および第２のトランジスタ領域１０、２０において、半導体基板上１に形成された不純物拡散抑制層１２、２２と、不純物拡散抑制層１２、２２上に形成されたエピタキシャル結晶層１３、２３と、を有し、不純物拡散抑制層２２の厚さは、不純物拡散抑制層１２の厚さよりも厚く、チャネル領域１１に含まれる導電型不純物は、エピタキシャル結晶層１３中の領域における濃度が、半導体基板１中の領域における濃度よりも低く、チャネル領域２１に含まれる導電型不純物は、エピタキシャル結晶層２３中の領域における濃度が、半導体基板１中の領域における濃度よりも低い。
【選択図】図１

Description

本発明は、半導体装置に関する。
従来のトランジスタの構造として、チャネル不純物としてのＢ（ホウ素）を拡散させた領域上に、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ等からなる層を形成し、その上に意図的に不純物を注入しないＳｉ層を形成したものが知られている（例えば、非特許文献１、２）。
非特許文献１、２に記載のトランジスタによれば、Ｓｉ：Ｃ層中においてＢの拡散が抑制されるため、チャネル領域におけるＳｉ層へのＢの拡散を抑制し、急峻な不純物濃度分布を有するチャネル領域を形成することができる。
Hong-Jyh Li et al., "Mat. Res. Soc. Symp. Proc.", vol. 737, p. 643, 2003. F. Ducroquet et al., "2004 IEDM Technical Digest.", p. 437.
本発明の目的は、同一基板上に複数のトランジスタを備え、各トランジスタの動作特性を劣化させることなく、各々に適切な閾値電圧を設定することのできる半導体装置を提供することにある。
本発明の一態様は、素子分離領域により分離された第１および第２のトランジスタ領域を有する半導体基板と、前記第１のトランジスタ領域において、前記半導体基板上に形成された第１の不純物拡散抑制層と、前記第２のトランジスタ領域において、前記半導体基板上に形成され、前記第１の不純物拡散抑制層よりも厚さの薄い第２の不純物拡散抑制層と、前記第１の不純物拡散抑制層上に形成された第１の結晶層と、前記第２の不純物拡散抑制層上に形成された第２の結晶層と、前記第１の結晶層上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２の結晶層上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第１のトランジスタ領域において、前記半導体基板、前記第１の不純物拡散抑制層および前記第１の結晶層中の前記第１のゲート電極下の領域に形成され、第１の導電型不純物を含む第１のチャネル領域と、前記第２のトランジスタ領域において、前記半導体基板、前記第２の不純物拡散抑制層および前記第２の結晶層中の前記第２のゲート電極下の領域に形成され、第２の導電型不純物を含む第２のチャネル領域と、前記第１のチャネル領域の両側に形成された第１のソース・ドレイン領域と、前記第２のチャネル領域の両側に形成された第２のソース・ドレイン領域と、を有し、前記第１の導電型不純物は、前記第１のチャネル領域の前記第１の結晶層中の領域における濃度が、前記第１のチャネル領域の前記半導体基板中の領域における濃度よりも低く、前記第２の導電型不純物は、前記第２のチャネル領域の前記第２の結晶層中の領域における濃度が、前記第２のチャネル領域の前記半導体基板中の領域における濃度よりも低い、ことを特徴とする半導体装置を提供する。
また、本発明の他の一態様は、素子分離領域により分離された第１および第２のトランジスタ領域を有する半導体基板と、前記第１のトランジスタ領域において、前記半導体基板上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、前記第２のトランジスタ領域において、前記半導体基板上に形成された不純物拡散抑制層と、前記不純物拡散抑制層上に形成された結晶層と、前記結晶層上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、前記第１のトランジスタ領域において、前記半導体基板中の前記第１のゲート電極下の領域に形成され、第１の導電型不純物を含む第１のチャネル領域と、前記第２のトランジスタ領域において、前記半導体基板、前記不純物拡散抑制層および前記結晶層中の前記第２のゲート電極下の領域に形成され、第２の導電型不純物を含む第２のチャネル領域と、前記第１のチャネル領域の両側に形成された第１のソース・ドレイン領域と、前記第２のチャネル領域の両側に形成された第２のソース・ドレイン領域と、を有し、前記第２の導電型不純物は、前記第２のチャネル領域の前記結晶層中の領域における濃度が、前記第２のチャネル領域の前記半導体基板中の領域における濃度よりも低く、前記第２のチャネル領域の前記半導体基板中の領域における前記第２の導電型不純物は、前記第１のチャネル領域の前記第１の導電型不純物よりも高い濃度を有する、ことを特徴とする半導体装置を提供する。
本発明によれば、同一基板上に複数のトランジスタを備え、各トランジスタの動作特性を劣化させることなく、各々に適切な閾値電圧を設定することのできる半導体装置を提供することができる。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
本実施の形態に係る半導体装置は、半導体基板１上に、素子分離領域２によって電気的に分離された第１および第２のトランジスタ領域１０、２０を有する。なお、第１および第２のトランジスタ領域１０、２０は、ｎ型であっても、ｐ型であってもよい。
第１のトランジスタ領域１０には、半導体基板１上に形成された不純物拡散抑制層１２と、不純物拡散抑制層１２上に形成されたエピタキシャル結晶層１３と、エピタキシャル結晶層１３上にゲート絶縁膜１４を介して形成されたゲート電極１５と、ゲート電極１５の側面に形成されたゲート側壁１６と、半導体基板１、不純物拡散抑制層１２およびエピタキシャル結晶層１３中のゲート電極１５下の領域に形成されたチャネル領域１１と、チャネル領域１１の両側に形成されたソース・ドレイン領域１７と、が含まれる。
第２のトランジスタ領域２０には、半導体基板１上に形成された不純物拡散抑制層２２と、不純物拡散抑制層２２上に形成されたエピタキシャル結晶層２３と、エピタキシャル結晶層２３上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ゲート電極１５の側面に形成されたゲート側壁２６と、半導体基板１、不純物拡散抑制層２２およびエピタキシャル結晶層２３中のゲート電極２５下の領域に形成されたチャネル領域２１と、チャネル領域２１の両側に形成されたソース・ドレイン領域２７と、が含まれる。
半導体基板１には、Ｓｉ基板等のＳｉ系基板が用いられる。
素子分離領域２は、ＳｉＯ２等の絶縁材料からなり、例えば、深さ２００〜３００ｎｍのＳＴＩ（Shallow Trench Isolation）構造を有する。
チャネル領域１１、２１は、それぞれ閾値電圧の調整等を目的として注入されたＢ等の導電型不純物を含む。
不純物拡散抑制層１２、２２は、それぞれの内部においてチャネル領域１１、２１に含まれる導電型不純物が拡散しにくいという性質を有する。例えば、チャネル領域１１、２１に含まれる導電型不純物がＢである場合は、その内部においてＢが拡散しにくい性質を有するＳｉ：Ｃ、ＳｉＧｅ、またはＳｉＧｅ：Ｃ等が不純物拡散抑制層１２、２２の材料として用いられる。また、不純物拡散抑制層２２の厚さは、不純物拡散抑制層１２の厚さよりも厚い。また、不純物拡散抑制層１２は、例えば、２〜１４ｎｍの厚さを有し、不純物拡散抑制層２２は、例えば、３〜１５ｎｍの厚さを有する。
なお、不純物拡散抑制層１２、２２をＳｉ：Ｃ結晶により形成する場合、Ｃの濃度は０．０５〜３原子％であることが好ましい。Ｓｉ：Ｃ結晶のＣ濃度が０．０５原子％未満の場合は、Ｂの拡散を抑制する機能が不十分となり、３原子％を超える場合は、トランジスタの動作特性が劣化するおそれがある。これは、Ｃの濃度が大きくなるほど、Ｓｉ：Ｃの格子間距離が大きくなるため、上層のエピタキシャル結晶層１３、２３と不純物拡散抑制層１２、２２との格子定数の違いによりエピタキシャル結晶層１３、２３に発生する応力が、トランジスタの動作特性に悪影響を及ぼす程度の大きさになるおそれがあるためである。
エピタキシャル結晶層１３、２３は、それぞれ不純物拡散層１２、２２を下地としてエピタキシャル結晶成長法により形成されたＳｉ結晶等のＳｉ系結晶からなる。また、エピタキシャル結晶層１３、２３は、例えば、５〜２０ｎｍの厚さを有する。
ゲート絶縁膜１４、２４は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の絶縁材料からなる。また、ゲート絶縁膜１４、２４は、例えば、０．５〜６ｎｍの厚さを有する。
ゲート電極１５、２５は、例えば、導電型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。これらの導電型不純物には、ｎ型不純物として、Ａｓ、Ｐ等が用いられ、ｐ型不純物として、Ｂ、ＢＦ２等が用いられる。また、ゲート電極１５、２５の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含むシリサイド層が形成されてもよい。また、ゲート電極１５、２５は、例えば、５０〜２００ｎｍの厚さを有する。
ゲート側壁１６、２６は、例えばＳｉＮ等の絶縁材料からなる。また、ＳｉＮ、ＳｉＯ２、ＴＥＯＳ（Tetraethoxysilane）等の複数種の絶縁材料からなる２層構造、更には３層以上の構造であってもよい。
ソース・ドレイン領域１７、２７は、導電型不純物を含む領域である。これらの導電型不純物には、ｎ型不純物として、Ａｓ、Ｐ等が用いられ、ｐ型不純物として、Ｂ、ＢＦ２等が用いられる。また、ソース・ドレイン領域１７は、例えば、第１のトランジスタ領域１０において、半導体基板１、不純物拡散抑制層１２およびエピタキシャル結晶層１３中に形成される。また、ソース・ドレイン領域２７は、例えば、第２のトランジスタ領域２０において、半導体基板１、不純物拡散抑制層２２およびエピタキシャル結晶層２３中に形成される。また、ソース・ドレイン領域１７、２７の形成されたエピタキシャル結晶層１３、２３の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含むシリサイド層が形成されてもよい。
図２（ａ）、（ｂ）は、それぞれ第１および第２のトランジスタ領域におけるチャネル領域周辺の部分断面図である。なお、図２（ａ）、（ｂ）においては、ゲート絶縁膜１４、２４、ゲート電極１５、２５およびゲート側壁１６、２６の図示を省略する。
チャネル領域１１は、不純物拡散抑制層１２上の領域である第１の領域１１ａと、不純物拡散抑制層１２下の領域である第２の領域１１ｂとを含む。また、チャネル領域２１は、不純物拡散抑制層２２上の領域である第１の領域２１ａと、不純物拡散抑制層２２下の領域である第２の領域２１ｂとを含む。
ここで、第２の領域１１ｂ、２２ｂは、その製造工程において、閾値電圧の調整等を目的とした導電型不純物が直接注入される領域である。一方、第１の領域１１ａ、２２ａは、製造工程において、この導電型不純物が直接注入されない領域であり、第１の領域１１ａ、２２ａに含まれる導電型不純物は、第２の領域１１ｂ、２２ｂから拡散移動したものである。
ところで、不純物拡散抑制層１２、２２は、それぞれの内部においてチャネル領域１１、２１に含まれる導電型不純物が拡散しにくいという性質を有する。そのため、この導電型不純物の第２の領域１１ｂ、２２ｂから第１の領域１１ａ、２２ａへの拡散移動は、不純物拡散抑制層１２、２２により抑制される。そのため、第１の領域１１ａに含まれる導電型不純物の濃度は、第２の領域１１ｂに含まれる導電型不純物の濃度よりも低く、第１の領域２１ａに含まれる導電型不純物の濃度は、第２の領域２１ｂに含まれる導電型不純物の濃度よりも低い。第１の領域１１ａ、２２ａの不純物濃度を第２の領域１１ｂ、２２ｂの不純物濃度よりも十分に小さくすることにより、チャネル領域１１、２１の不純物濃度分布を急峻にすることができる。
また、不純物拡散抑制層２２の厚さは、不純物拡散抑制層１２の厚さよりも厚いため、より効果的に導電型不純物の拡散を抑制することができる。このため、第１の領域２１に含まれる導電型不純物の濃度を第１の領域１１に含まれる導電型不純物の濃度よりも低くすることができる。第１の領域１１ａ、２１ａは、トランジスタ動作時の主な電流経路となるため、これらの領域の導電型不純物の濃度を下げることにより、トランジスタの閾値電圧を低く設定することができる。従って、第２のトランジスタ領域２０のトランジスタの閾値電圧を第１のトランジスタ領域１０のトランジスタの閾値電圧よりも低くすることができる。
図３は、実験により求めた不純物拡散抑制層と閾値電圧の関係を表すグラフである。本実験では、不純物拡散抑制層としてＳｉ：Ｃ結晶、エピタキシャル結晶層としてＳｉ、チャネル領域に含まれる導電型不純物としてＢを用いている。図３中の左側の測定点の集合は、Ｓｉ：Ｃ結晶およびＳｉ結晶の厚さがそれぞれ１０ｎｍ、１０ｎｍである場合の測定結果であり、右側の測定点の集合は、Ｓｉ：Ｃ結晶およびＳｉ結晶の厚さがそれぞれ５ｎｍ、１０ｎｍである場合の測定結果である。
図３は、不純物拡散抑制層としてのＳｉ：Ｃ結晶の厚さが厚い方が、閾値電圧が低くなるという結果を示している。それぞれの閾値電圧の大きさは、トランジスタ各部のサイズや材料により変化するが、Ｓｉ：Ｃ結晶の厚さに対する閾値電圧の大小関係は変わらない。
また、不純物拡散抑制層の厚さを厚くするほど、チャネル領域周辺の固定電荷の量が増えるという現象も、第２のトランジスタ領域２０のトランジスタの閾値電圧が第１のトランジスタ領域１０のトランジスタの閾値電圧よりも低くなることに寄与するものと考えられる。なお、固定電荷が発生することによる損失よりも、チャネル領域１１、２１の不純物濃度分布が急峻になることによる利点のほうが大きいことが確認されている。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図４Ａ（ａ）〜（ｃ）、図４Ｂ（ｄ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図４Ａ（ａ）に示すように、半導体基板１内に埋め込み素子分離法により素子分離領域２を形成し、第１のトランジスタ領域１０と第２のトランジスタ領域２０を分離する。続いて、厚さ１０ｎｍ以下の自然酸化膜（図示しない）を形成した後、イオン注入法により導電型不純物を半導体基板１表面に注入し、ウェル（図示しない）および第２の領域１１ｂ、２１ｂを形成する。その後、ＲＴＡ（Rapid Thermal Annealing）等の熱処理を行い、ウェルおよび第２の領域１１ｂ、２１ｂ内の導電型不純物を活性化させる。
ここで、例えば、Ｂを用いてｐ型ウェルを形成する場合は、注入エネルギー２６０ｋｅＶ、注入量２．０×１０１３ｃｍ−２の条件でイオン注入を行う。また、Ｂを用いて第２の領域１１ｂ、２１ｂ（ｐ型チャネル）を形成する場合は、注入エネルギー１０ｋｅＶ、注入量２．０×１０１２〜１．５×１０１３ｃｍ−２の条件でイオン注入を行う。
なお、本実施の形態においては、トランジスタの動作時にチャネル領域１１、２１の第１の領域１１ａ、２１ａにおいてのみ空乏層が形成されることが好ましい。そのため、第２の領域１１ｂ、２１ｂにまで空乏層が拡がることを抑制するため、チャネル濃度（第２の領域１１ｂ、２１ｂの不純物濃度）を調整することが重要である。
次に、図４Ａ（ｂ）に示すように、第２のトランジスタ領域２０の第２の領域２１ｂ上にマスク材３ａを形成し、マスク材３ａの形成されていない第１のトランジスタ領域１０の第２の領域１１ｂ上に不純物拡散抑制層１２およびエピタキシャル結晶層１３を形成する。なお、不純物拡散抑制層１２を形成する前に、希フッ酸等を用いて半導体基板１の第２の領域１１ｂが形成された領域上の自然酸化膜（図示しない）を除去する。
ここで、マスク材３ａは、半導体基板１上の全面にＳｉＯ２、ＳｉＮ等からなる絶縁膜を形成し、希フッ酸または１７０℃程度に加熱した熱リン酸を用いて、この絶縁膜の第１のトランジスタ領域１０上の部分を除去することにより形成される。
また、不純物拡散抑制層１２は、第２の領域１１ｂが形成された部分の半導体基板１を下地として、エピタキシャル結晶成長法により形成される。また、エピタキシャル結晶層１３は、不純物拡散抑制層１２を下地として、エピタキシャル結晶成長法により形成される。なお、これらのエピタキシャル結晶成長は、例えば、７００℃以上の高温下で、水素雰囲気中において行われる。
例えば、不純物拡散抑制層１２としてＳｉ：Ｃ結晶をエピタキシャル成長させる場合、例えば、モノシラン（ＳｉＨ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等のＳｉの原料となるガス、アセチレン（Ｃ２Ｈ２）、モノメチルシラン（ＳｉＨ３ＣＨ３）等のＣの原料となるガス、および塩化水素（ＨＣｌ）ガスを反応ガスとして用いる。なお、Ｓｉ：Ｃ結晶は、Ｓｉ結晶を形成した後に、イオン注入法等によりＣを注入することにより形成されてもよい。
また、エピタキシャル結晶層１３としてＳｉ結晶をエピタキシャル成長させる場合、例えば、上記のＳｉの原料となるガス、および塩化水素（ＨＣｌ）ガスを反応ガスとして用いる。
次に、図４Ａ（ｃ）に示すように、マスク材３ａを除去した後、第１のトランジスタ領域１０のエピタキシャル結晶層１３上にマスク材３ｂを形成し、マスク材３ｂの形成されていない第２のトランジスタ領域２０の第２の領域２１ｂ上に不純物拡散抑制層２２およびエピタキシャル結晶層２３を形成する。なお、不純物拡散抑制層２２を形成する前に、希フッ酸等を用いて半導体基板１の第２の領域２１ｂが形成された領域上の自然酸化膜（図示しない）を除去する。
ここで、マスク材３ｂは、半導体基板１上の全面にＳｉＯ２、ＳｉＮ等からなる絶縁膜を形成し、希フッ酸または１７０℃程度に加熱した熱リン酸を用いて、この絶縁膜の第２のトランジスタ領域２０上の部分を除去することにより形成される。
また、不純物拡散抑制層２２は、第２の領域２１ｂが形成された部分の半導体基板１を下地として、エピタキシャル結晶成長法により、不純物拡散抑制層１２よりも厚く形成される。また、エピタキシャル結晶層２３は、不純物拡散抑制層２２を下地として、エピタキシャル結晶成長法により形成される。なお、これらのエピタキシャル結晶成長の条件および用いられる反応ガスは、不純物拡散抑制層１２およびエピタキシャル結晶層１３を形成する場合と同様である。
次に、図４Ｂ（ｄ）に示すように、マスク材３ｂを除去した後、エピタキシャル結晶層１３上にゲート絶縁膜１４およびゲート電極１５、エピタキシャル結晶層２３上にゲート絶縁膜２４およびゲート電極２５を形成する。
ここで、ゲート絶縁膜１４、２４およびゲート電極１５、２５は、例えば、以下のような方法により形成される。まず、熱酸化法、ＬＰＣＶＤ（Low-Pressure Chemical Vapor Deposition）法等によりＳｉＯ２膜等のゲート絶縁膜１４、２４の材料膜を半導体基板１の全面に形成し、その上にＬＰＣＶＤ法により多結晶Ｓｉ膜等のゲート電極１５、２５の材料膜を形成する。次に、光リソグラフィ法、Ｘ線リソグラフィ法、電子ビームリソグラフィ法等によりゲート電極１５、２５の材料膜をパターニングし、さらにＲＩＥ（Reactive Ion Etching）法等によりゲート絶縁膜１４、２４の材料膜をパターニングすることにより、ゲート絶縁膜１４、２４およびゲート電極１５、２５を得る。
次に、図４Ｂ（ｅ）に示すように、ゲート電極１５、２５の側面にゲート側壁１６、２６をそれぞれ形成し、第１のトランジスタ領域１０の半導体基板１、不純物拡散抑制層１２およびエピタキシャル結晶層１３中にソース・ドレイン領域１７を形成し、第２のトランジスタ領域２０の半導体基板１、不純物拡散抑制層２２およびエピタキシャル結晶層２３中にソース・ドレイン領域２７を形成する。ここで、エピタキシャル結晶層１３、２３中のソース・ドレイン領域１７、２７に挟まれた領域は、チャネル領域１１、２１の第１の領域１１ａ、１１ｂとなる。以上の工程を行うことにより、図１に示した半導体装置を得る。
ここで、ゲート側壁１６、２６およびソース・ドレイン領域１７、２７は、例えば、以下のような方法により形成される。まず、熱酸化法等によりＳｉＯ２膜（図示しない）を１〜２ｎｍの厚さに形成した後、その上にＬＰＣＶＤ法等によりＳｉＯ２膜等のオフセットスペーサの材料膜（図示しない）を３〜１２ｎｍの厚さに形成する。次に、形成したオフセットスペーサの材料膜およびＳｉＯ２膜をＲＩＥ法等によりオフセットスペーサ（図示しない）に加工する。
次に、オフセットスペーサおよびゲート電極１５、２５をマスクとして、イオン注入法等により半導体基板１上の全面に導電型不純物を注入し、ソース・ドレイン領域１７、２７の浅い領域（エクステンション領域）を形成する。具体的には、例えば、ｎ型のソース・ドレイン領域１７、２７を形成する場合、ＢＦ２を注入エネルギー２０ｋｅＶ、注入量３．０×１０１３ｃｍ−２、注入角度３０〜６０°（半導体基板１の表面に垂直な方向を基準とした角度）の条件で注入することによりハロー領域を形成し、続いて、Ａｓを注入エネルギー１〜１．５ｋｅＶ、注入量５．０×１０１４〜１．５×１０１５ｃｍ−２の条件で注入することによりソース・ドレイン領域１７、２７の浅い領域を形成し、活性化のためにＲＴＡ（Rapid Thermal Annealing）等の熱処理を行う。
次に、ＬＰＣＶＤ法等によりＳｉＯ２等のゲート側壁１６、２６の材料膜を形成し、ＲＩＥ法等によりこれをゲート側壁１６、２６に加工する。
次に、ゲート側壁１６、２６およびゲート電極１５、２５をマスクとして、イオン注入法等により半導体基板１上の全面に導電型不純物を注入し、ソース・ドレイン領域１７、２７の深い高濃度領域を形成する。具体的には、例えば、ｎ型のソース・ドレイン領域１７、２７を形成する場合、Ａｓを注入エネルギー５〜２５ｋｅＶ、注入量１．０×１０１５〜５．０×１０１５ｃｍ−２の条件で注入することによりソース・ドレイン領域１７、２７の深い高濃度領域を形成し、活性化のためにＲＴＡ等の熱処理を行う。
なお、ソース・ドレイン領域１７、２７の深い高濃度領域を形成する前後において、エピタキシャル結晶層１３、２３上にＳｉ結晶、ＳｉＧｅ結晶等をエピタキシャル成長させる工程を行ってもよい。
なお、この後、ゲート電極１５、２５の上面、およびエピタキシャル結晶層１３、２３の上面の露出部分にシリサイド層を形成してもよい。具体的には、例えば、シリサイド層としてＮｉシリサイド層を形成する場合、以下のような方法により形成される。まず、スパッタ法等により半導体基板１上の全面にＮｉ膜を形成した後、温度条件４００〜５００℃のＲＴＡ等の熱処理によりＮｉ膜と、ゲート電極１５、２５およびエピタキシャル結晶層１３、２３とをシリサイド反応させ、シリサイド層を形成する。次に、硫酸と過酸化水素水との混合溶液等を用いて未反応のＮｉを除去する。
なお、Ｎｉシリサイド層を形成する場合、Ｎｉ膜を形成した後に、その上にＴｉＮ膜を形成する工程や、Ｎｉ膜を形成し、一度２５０℃〜４００℃の低温ＲＴＡを行った後に、これを硫酸と過酸化水素水との混合溶液を用いてエッチングし、再度、低シート抵抗化のために４００〜５５０℃のＲＴＡを行う工程（２ステップアニール）を行ってもよい。
さらに、図示しないが、図１に示した半導体装置を得た後、半導体基板１上の全面にＴＥＯＳ（Tetraethoxysilane）、ＢＰＳＧ（Ｂ、Ｐを添加したＳｉＯ２）、ＳｉＮ等からなる絶縁膜を堆積させ、ＣＭＰ（Chemical Mechanical Polishing）法等により平坦化し、層間絶縁膜を形成する。続いて、例えば、フォトリソグラフィ法およびＲＩＥ法によりコンタクトホールを形成し、このコンタクトホール内を埋めるようにＴｉ、ＴｉＮ等のバリアメタルの材料膜およびＷ等のコンタクトプラグの材料膜を形成し、ＣＭＰ等を施してこれをコンタクトプラグに加工する。続いて、金属膜を層間絶縁膜およびコンタクトプラグ上に形成し、例えば、フォトリソグラフィ法およびＲＩＥ法によりこの金属膜を配線に加工する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、不純物拡散抑制層１２、２２を異なる厚さに形成することにより、第１および第２のトランジスタ領域１０、２０におけるそれぞれのトランジスタの閾値電圧を各々に適切な値に設定することができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、半導体装置の一部の製造工程が第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図５（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図４Ａ（ａ）に示したウェル（図示しない）および第２の領域１１ｂ、２１ｂを形成し、活性化するまでの工程を第１の実施の形態と同様に行う。
次に、図５（ａ）に示すように、トランジスタ領域１０、２０の第２の領域１１ｂ、２１ｂ上に不純物拡散抑制層１２、２２をそれぞれ形成する。ここで、不純物拡散抑制層１２、２２は同じ工程で同時に形成されるため、この段階においてほぼ同じ厚さを有する。なお、不純物拡散抑制層１２、２２を形成する前に、希フッ酸等を用いて半導体基板１の第２の領域１１ｂ、２１ｂの形成された領域上の自然酸化膜（図示しない）を除去する。
次に、図５（ｂ）に示すように、第２のトランジスタ領域２０の不純物拡散抑制層２２上にマスク材３ａを形成し、マスク材３ａの形成されていない第１のトランジスタ領域１０の不純物拡散抑制層１２をＲＩＥ法等によりエッチバックする。これにより、不純物拡散抑制層１２の厚さは、不純物拡散抑制層２２の厚さよりも薄くなる。なお、エッチバックにより不純物拡散抑制層１２の表面に生じたダメージ層を除去するために、Ｏ２ＲＩＥにより不純物拡散抑制層１２の表面を酸化して酸化膜を形成し、希フッ酸等を用いてこの酸化膜を除去する等の工程を行う。
次に、図５（ｃ）に示すように、マスク材３ａを除去した後、不純物拡散抑制層１２、２２上にエピタキシャル結晶層１３、２３をそれぞれ形成する。
その後、図４Ｂ（ｄ）に示したゲート絶縁膜１４、２４およびゲート電極１５、２５を形成する工程以降の工程を第１の実施の形態と同様に行う。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と異なる方法により不純物拡散抑制層１２、２２を異なる厚さに形成することができる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、一方のトランジスタ領域にのみ不純物拡散抑制層が形成される点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図６は、本発明の第３の実施の形態に係る半導体装置の断面図である。また、図７（ａ）、（ｂ）は、それぞれ第１および第２のトランジスタ領域におけるチャネル領域周辺の部分断面図である。なお、図７（ａ）、（ｂ）においては、ゲート絶縁膜１４、２４、ゲート電極１５、２５およびゲート側壁１６、２６の図示を省略する。
第１のトランジスタ領域１０には、半導体基板１上にゲート絶縁膜１４を介して形成されたゲート電極１５と、ゲート電極１５の側面に形成されたゲート側壁１６と、半導体基板１中のゲート電極１５下の領域に形成されたチャネル領域１１と、チャネル領域１１の両側に形成されたソース・ドレイン領域１７と、が含まれる。
第２のトランジスタ領域２０には、半導体基板１上に形成された不純物拡散抑制層２２と、不純物拡散抑制層２２上に形成されたエピタキシャル結晶層２３と、エピタキシャル結晶層２３上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ゲート電極１５の側面に形成されたゲート側壁２６と、半導体基板１、不純物拡散抑制層２２およびエピタキシャル結晶層２３中のゲート電極２５下の領域に形成されたチャネル領域２１と、チャネル領域２１の両側に形成されたソース・ドレイン領域２７と、が含まれる。
本実施の形態に係る半導体装置においては、第１のトランジスタ領域１０には不純物拡散抑制層が形成されず、第２のトランジスタ領域２０には不純物拡散抑制層２１が形成される。このため、第１のトランジスタ領域１０のチャネル領域１１よりも第２のトランジスタ領域２０のチャネル領域２１の方が、不純物濃度分布が急峻になる。
ここで、不純物濃度分布が均一なチャネル領域を有するトランジスタと、不純物濃度分布が急峻なチャネル領域を有するトランジスタを比較した場合、２つのトランジスタの閾値電圧が同じ場合、不純物濃度分布が急峻なチャネル領域を有するトランジスタの方が、空乏層膜厚を薄くできることが知られている（Ran-Hong Yan et al., “TRANSACTIONS ON DEVICES”, vol. 39, no. 7, P. 1704, July 1992. 等参照）。
また、空乏層膜厚が薄いほど、バイアス電圧の大きさに対する閾値電圧の変化量が大きくなることが知られている（H. KOURA et al., “Jpn. J. Appl. Phys.”, vol. 39, p. 2312, 2000. 等参照）。
従って、不純物濃度分布が急峻なチャネル領域２１を有する第２のトランジスタ領域２０のトランジスタの方が、第１のトランジスタ領域１０のトランジスタよりも、バイアス電圧の大きさに対する閾値電圧の変化量が大きくなる。すなわち、バイアス電圧を印加した場合に閾値電圧を大きく変化させるトランジスタと、ほとんど変化させないトランジスタを同一基板上の第２のトランジスタ領域２０と第１のトランジスタ領域１０に形成することができる。
また、第１のトランジスタ領域１０のチャネル領域１１の不純物濃度が、第２のトランジスタ領域２０のチャネル領域２１の第２の領域２１ｂの不純物濃度よりも低いことが好ましい。これは、不純物濃度分布が急峻でないチャネル領域１１の不純物濃度を高くすると、閾値電圧が高くなりすぎるおそれがあるためである。一方、不純物濃度分布が急峻なチャネル領域２１は、第２の領域２１ｂの不純物濃度を高くすることにより、空乏層が第２の領域２１ｂまで拡がることを抑制できる。なお、第２の領域２１ｂの不純物濃度を高くしても、不純物拡散抑制層２２により第１の領域２１ｂの不純物濃度を低く抑えることができるため、閾値電圧が高くなりすぎるおそれがない。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図８（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図８（ａ）に示すように、図４Ａ（ａ）に示したウェル（図示しない）および第２の領域１１ｂ、２１ｂを形成し、活性化するまでの工程を第１の実施の形態と同様に行う。このとき、マスク材等を用いて第２の領域２１ｂの導電型不純物の濃度を第２の領域１１ｂの導電型不純物の濃度よりも高くすることが好ましい。
次に、図８（ｂ）に示すように、第１のトランジスタ領域１０のエピタキシャル結晶層１３上にマスク材３ｂを形成し、マスク材３ｂの形成されていない第２のトランジスタ領域２０の第２の領域２１ｂ上に不純物拡散抑制層２２およびエピタキシャル結晶層２３を形成する。なお、不純物拡散抑制層２２を形成する前に、希フッ酸等を用いて半導体基板１の第２の領域２１ｂが形成された領域上の自然酸化膜（図示しない）を除去する。
次に、図８（ｃ）に示すように、マスク材３ｂを除去した後、半導体基板１の第２の領域１１ｂが形成された領域上にゲート絶縁膜１４およびゲート電極１５、エピタキシャル結晶層２３上にゲート絶縁膜２４およびゲート電極２５を形成する。
その後、図４Ｂ（ｅ）に示したゲート側壁１６、２６、およびソース・ドレイン領域１７、２７を形成する工程以降の工程を第１の実施の形態と同様に行う。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、第１のトランジスタ領域１０に不純物拡散抑制層を形成せず、第２のトランジスタ領域２０に不純物拡散抑制層２１を形成することにより、バイアス電圧を印加した場合に閾値電圧を大きく変化させるトランジスタと、ほとんど変化させないトランジスタを同一基板上に形成することができる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、不純物拡散抑制層が形成されるトランジスタのゲート電極が金属層を有する点において第３の実施の形態と異なる。なお、第３の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図９は、本発明の第４の実施の形態に係る半導体装置の断面図である。
本実施の形態に係る半導体装置においては、第１のトランジスタ領域１０には不純物拡散抑制層が形成されず、第２のトランジスタ領域２０には不純物拡散抑制層２１が形成される。このため、第１のトランジスタ領域１０のチャネル領域１１よりも第２のトランジスタ領域２０のチャネル領域２１の方が、不純物濃度分布が急峻になる。
また、第１のトランジスタ領域１０のチャネル領域１１の不純物濃度が、第２のトランジスタ領域２０のチャネル領域２１の第２の領域２１ｂの不純物濃度よりも低いことが好ましい。
第１のトランジスタ領域１０のゲート電極１５は、導電型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。
ゲート絶縁膜１４は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の絶縁材料からなる。
ゲート絶縁膜２４は、高誘電材料（例えば、ＨｆＳｉＯＮ、ＨｆＳｉＯ、ＨｆＯ等のＨｆ系材料、ＺｒＳｉＯＮ、ＺｒＳｉＯ、ＺｒＯ等のＺｒ系材料、Ｙ２Ｏ３等のＹ系材料）からなる。
第２のトランジスタ領域２０のゲート電極２５は、ゲート絶縁膜２４上に形成された金属層２５ａと、金属層２５ａ上に形成された半導体層２５ｂを有する。ここで、金属層２５ａは、Ｗ、Ｔａ、Ｔｉ、Ｈｆ、Ｚｒ、Ｒｕ、Ｐｔ、Ｉｒ、Ｍｏ、Ａｌ等やこれらの化合物等からなり、半導体層２５ｂは、導電型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。なお、ゲート電極２５は、金属層２５ａのみで構成されてもよいし、全体をシリサイド化したフルシリサイドゲート電極であってもよい。
一般に、高誘電材料からなるゲート絶縁膜と、メタルゲート電極を有するトランジスタは、フェルミレベル・ピニングの発生等により、閾値電圧を低く設定することが困難である。ここで、フェルミレベル・ピニングとは、ゲート電極のフェルミレベルがＳｉのミッドギャップ付近に固定される現象をいう。
この問題を解決するために、従来はチャネル領域の不純物濃度を低下させる方法が用いられてきたが、この方法では不純物濃度の低下量に限界があり、閾値電圧を十分に下げることができないという問題があった。また、高誘電材料からなるゲート絶縁膜とメタルゲート電極との間にＬａ等の金属からなる膜を形成して、フェルミレベル・ピニングを緩和する方法が知られているが、この方法には電荷の移動度が低下してしまうという欠点がある。
一方、本実施の形態に係る半導体装置は、第２のトランジスタ領域２０において不純物拡散抑制層２２を形成することにより、上記各実施の形態と同様に、チャネル領域２１の不純物濃度分布を急峻にし、トランジスタの閾値電圧を低く設定することができる。これにより、高誘電材料からなるゲート絶縁膜２４と、金属層２５ａを含むゲート電極２５が形成される第２のトランジスタ領域２０において、電荷の移動度を低下させることなく、閾値電圧を低い好ましい値に設定することができる。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、高誘電材料からなるゲート絶縁膜２４と金属層２５ａを含むゲート電極２５が形成され、フェルミレベル・ピニング等の閾値電圧の低下を困難にする現象が発生する第２のトランジスタ領域２０と、閾値電圧の調整が比較的容易である第１のトランジスタ領域１０が同一基板上に形成される場合であっても、第２のトランジスタ領域２０に不純物拡散抑制層２２を形成することにより、電荷の移動度を低下させることなく、各トランジスタの閾値電圧を低い好ましい値に設定することができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
本発明の第１の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、それぞれ第１および第２のトランジスタ領域におけるチャネル領域周辺の部分断面図。 実験により求めた不純物拡散抑制層と閾値電圧の関係を表すグラフ。 （ａ）〜（ｃ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｄ）〜（ｅ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第３の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、それぞれ第１および第２のトランジスタ領域におけるチャネル領域周辺の部分断面図。 （ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。
符号の説明
１ 半導体基板。２ 素子分離領域。１０ 第１のトランジスタ領域。２０ 第２のトランジスタ領域。１１、２１ チャネル領域。１１ａ、２１ａ 第１の領域。１１ｂ、２１ｂ 第２の領域。１２、２２ 不純物拡散抑制層。１３、２３ エピタキシャル結晶層。１４、２４ ゲート絶縁膜。１５、２５ ゲート電極。２５ａ 金属層。２５ｂ 半導体層。１７、２７ ソース・ドレイン領域。

Claims (5)

  1. 素子分離領域により分離された第１および第２のトランジスタ領域を有する半導体基板と、
    前記第１のトランジスタ領域において、前記半導体基板上に形成された第１の不純物拡散抑制層と、
    前記第２のトランジスタ領域において、前記半導体基板上に形成され、前記第１の不純物拡散抑制層よりも厚さの厚い第２の不純物拡散抑制層と、
    前記第１の不純物拡散抑制層上に形成された第１の結晶層と、
    前記第２の不純物拡散抑制層上に形成された第２の結晶層と、
    前記第１の結晶層上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、
    前記第２の結晶層上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、
    前記第１のトランジスタ領域において、前記半導体基板、前記第１の不純物拡散抑制層および前記第１の結晶層中の前記第１のゲート電極下の領域に形成され、第１の導電型不純物を含む第１のチャネル領域と、
    前記第２のトランジスタ領域において、前記半導体基板、前記第２の不純物拡散抑制層および前記第２の結晶層中の前記第２のゲート電極下の領域に形成され、第２の導電型不純物を含む第２のチャネル領域と、
    前記第１のチャネル領域の両側に形成された第１のソース・ドレイン領域と、
    前記第２のチャネル領域の両側に形成された第２のソース・ドレイン領域と、
    を有し、
    前記第１の導電型不純物は、前記第１のチャネル領域の前記第１の結晶層中の領域における濃度が、前記第１のチャネル領域の前記半導体基板中の領域における濃度よりも低く、
    前記第２の導電型不純物は、前記第２のチャネル領域の前記第２の結晶層中の領域における濃度が、前記第２のチャネル領域の前記半導体基板中の領域における濃度よりも低い、
    ことを特徴とする半導体装置。
  2. 前記第１および第２の導電型不純物はＢであり、
    前記第１および第２の不純物拡散抑制層はＳｉ：Ｃ、ＳｉＧｅ、またはＳｉＧｅ：Ｃである、
    ことを特徴とする請求項１に記載の半導体装置。
  3. 素子分離領域により分離された第１および第２のトランジスタ領域を有する半導体基板と、
    前記第１のトランジスタ領域において、前記半導体基板上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、
    前記第２のトランジスタ領域において、前記半導体基板上に形成された不純物拡散抑制層と、
    前記不純物拡散抑制層上に形成された結晶層と、
    前記結晶層上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、
    前記第１のトランジスタ領域において、前記半導体基板中の前記第１のゲート電極下の領域に形成され、第１の導電型不純物を含む第１のチャネル領域と、
    前記第２のトランジスタ領域において、前記半導体基板、前記不純物拡散抑制層および前記結晶層中の前記第２のゲート電極下の領域に形成され、第２の導電型不純物を含む第２のチャネル領域と、
    前記第１のチャネル領域の両側に形成された第１のソース・ドレイン領域と、
    前記第２のチャネル領域の両側に形成された第２のソース・ドレイン領域と、
    を有し、
    前記第２の導電型不純物は、前記第２のチャネル領域の前記結晶層中の領域における濃度が、前記第２のチャネル領域の前記半導体基板中の領域における濃度よりも低く、
    前記第２のチャネル領域の前記半導体基板中の領域における前記第２の導電型不純物は、前記第１のチャネル領域の前記第１の導電型不純物よりも高い濃度を有する、
    ことを特徴とする半導体装置。
  4. 前記第２のゲート絶縁膜は高誘電膜からなり、
    前記第２のゲート電極は金属または金属化合物からなる層を含み、
    前記第１のゲート電極はＳｉ系多結晶からなる、
    ことを特徴とする請求項３に記載の半導体装置。
  5. 前記第２の導電型不純物はＢであり、
    前記第２の不純物拡散抑制層はＳｉ：Ｃ、ＳｉＧｅ、またはＳｉＧｅ：Ｃである、
    ことを特徴とする請求項３または４に記載の半導体装置。
JP2008131158A 2008-05-19 2008-05-19 半導体装置 Expired - Fee Related JP5173582B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008131158A JP5173582B2 (ja) 2008-05-19 2008-05-19 半導体装置
US12/421,203 US7888747B2 (en) 2008-05-19 2009-04-09 Semiconductor device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008131158A JP5173582B2 (ja) 2008-05-19 2008-05-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2009283496A true JP2009283496A (ja) 2009-12-03
JP2009283496A5 JP2009283496A5 (ja) 2010-12-16
JP5173582B2 JP5173582B2 (ja) 2013-04-03

Family

ID=41315346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008131158A Expired - Fee Related JP5173582B2 (ja) 2008-05-19 2008-05-19 半導体装置

Country Status (2)

Country Link
US (1) US7888747B2 (ja)
JP (1) JP5173582B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019016A (ja) * 2010-07-07 2012-01-26 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012079746A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013545289A (ja) * 2010-10-15 2013-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
JP2015026855A (ja) * 2014-09-30 2015-02-05 富士通セミコンダクター株式会社 半導体装置
KR101759645B1 (ko) * 2010-12-23 2017-08-01 삼성전자주식회사 반도체 장치
US11527645B2 (en) 2019-03-15 2022-12-13 Kioxia Corporation Semiconductor device

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181626A1 (en) * 2009-01-21 2010-07-22 Jing-Cheng Lin Methods for Forming NMOS and PMOS Devices on Germanium-Based Substrates
US8421162B2 (en) * 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
JP5630185B2 (ja) * 2010-09-30 2014-11-26 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8377807B2 (en) * 2010-09-30 2013-02-19 Suvolta, Inc. Method for minimizing defects in a semiconductor substrate due to ion implantation
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
JP5772068B2 (ja) 2011-03-04 2015-09-02 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
WO2013022753A2 (en) 2011-08-05 2013-02-14 Suvolta, Inc. Semiconductor devices having fin structures and fabrication methods thereof
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) * 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
KR20130118103A (ko) 2012-04-19 2013-10-29 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
CN103545200B (zh) * 2012-07-12 2015-12-09 中芯国际集成电路制造(上海)有限公司 晶体管和晶体管的形成方法
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
FR3002078B1 (fr) * 2013-02-11 2015-03-27 Commissariat Energie Atomique Procede de realisation d'une couche semi-conductrice presentant au moins deux epaisseurs differentes
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9209181B2 (en) * 2013-06-14 2015-12-08 Globalfoundries Inc. Methods of forming transistors with retrograde wells in CMOS applications and the resulting device structures
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
CN104701163B (zh) * 2013-12-04 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10103064B2 (en) 2014-05-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor structure including epitaxial channel layers and raised source/drain regions
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
US10205000B2 (en) * 2015-12-29 2019-02-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device with improved narrow width effect and method of making thereof
CN113224158A (zh) * 2020-02-04 2021-08-06 联芯集成电路制造(厦门)有限公司 半导体晶体管及其制作方法
US11616058B2 (en) * 2020-12-10 2023-03-28 Texas Instruments Incorporated Semiconductor device with diffusion suppression and LDD implants and an embedded non-LDD semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
WO2005101477A1 (ja) * 2004-04-14 2005-10-27 Fujitsu Limited 半導体装置及びその製造方法
JP2009026781A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 集積型半導体装置およびｍｉｓ型半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60036594T2 (de) * 1999-11-15 2008-01-31 Matsushita Electric Industrial Co., Ltd., Kadoma Feldeffekt-Halbleiterbauelement
CN100399576C (zh) 2002-03-28 2008-07-02 先进微装置公司 于沟道区域中具有退化掺杂分布的半导体组件及用于制造该半导体组件的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
WO2005101477A1 (ja) * 2004-04-14 2005-10-27 Fujitsu Limited 半導体装置及びその製造方法
JP2009026781A (ja) * 2007-07-17 2009-02-05 Renesas Technology Corp 集積型半導体装置およびｍｉｓ型半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012019016A (ja) * 2010-07-07 2012-01-26 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2012079746A (ja) * 2010-09-30 2012-04-19 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
JP2013545289A (ja) * 2010-10-15 2013-12-19 インターナショナル・ビジネス・マシーンズ・コーポレーション ＳｉＧｅチャネルを有するｐＦＥＴ接合プロフィールのための方法および構造体
KR101759645B1 (ko) * 2010-12-23 2017-08-01 삼성전자주식회사 반도체 장치
JP2015026855A (ja) * 2014-09-30 2015-02-05 富士通セミコンダクター株式会社 半導体装置
US11527645B2 (en) 2019-03-15 2022-12-13 Kioxia Corporation Semiconductor device

Also Published As

Publication number Publication date
US20090283842A1 (en) 2009-11-19
US7888747B2 (en) 2011-02-15
JP5173582B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
JP5350815B2 (ja) 半導体装置
JP5672334B2 (ja) 半導体装置の製造方法
JP5326274B2 (ja) 半導体装置および半導体装置の製造方法
US7315063B2 (en) CMOS transistor and method of manufacturing the same
JP5728444B2 (ja) 半導体装置およびその製造方法
JP5287621B2 (ja) 半導体装置
TWI578536B (zh) 半導體元件之製造方法
JP2008235568A (ja) 半導体装置およびその製造方法
JP2012089784A (ja) 半導体装置および半導体装置の製造方法
JP4771024B2 (ja) 半導体装置の製造方法
JP2009049171A (ja) 半導体装置
JP3998665B2 (ja) 半導体装置およびその製造方法
JP2009182264A (ja) 半導体装置およびその製造方法
JP2010245233A (ja) 半導体装置およびその製造方法
JP2010080674A (ja) 半導体装置、およびその製造方法
JP2004165470A (ja) 半導体装置及びその製造方法
JP2009064875A (ja) 半導体装置
JP5540852B2 (ja) 半導体装置の製造方法
JP5280434B2 (ja) 半導体デバイスにおける分離層の形成
JP4950599B2 (ja) 半導体装置の製造方法
JP2005175082A (ja) 半導体装置及びその製造方法
TW201248735A (en) Method for fabricating semiconductor device
JP2010219249A (ja) 半導体装置の製造方法及び半導体装置
JP2010050402A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100927

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101029

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101029

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees