KR20040009747A - 모스펫의 제조 방법 - Google Patents
모스펫의 제조 방법 Download PDFInfo
- Publication number
- KR20040009747A KR20040009747A KR1020020043793A KR20020043793A KR20040009747A KR 20040009747 A KR20040009747 A KR 20040009747A KR 1020020043793 A KR1020020043793 A KR 1020020043793A KR 20020043793 A KR20020043793 A KR 20020043793A KR 20040009747 A KR20040009747 A KR 20040009747A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- gate electrode
- impurity doped
- film
- polysilicon gate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title description 11
- 239000012535 impurity Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 25
- 229920005591 polysilicon Polymers 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000005468 ion implantation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000005388 borosilicate glass Substances 0.000 claims description 5
- 239000005360 phosphosilicate glass Substances 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 유효채널 길이를 확보하기 위한 모스펫의 제조 방법을 개시한다. 개시된 본 발명의 모스펫의 제조 방법은, 반도체 기판 상에 폴리실리콘 게이트 전극을 형성하는 단계; 상기 폴리실리콘 게이트 전극을 포함한 반도체 기판의 전영역 상에 제 1 불순물 도핑막을 형성하는 단계; 상기 제 1 불순물 도핑막에 소정의 불순물을 고경사각 포켓 이온주입을 하는 단계; 상기 제 1 불순물 도핑막 상에 절연막을 형성하는 동시에 상기 제 1 불순물 도핑막의 불순물을 반도체 기판에 확산시켜 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계; 상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 스페이서를 형성하는 단계; 상기 스페이서를 포함한 폴리실리콘 게이트 전극 및 반도체 기판상에 제 2 불순물 도핑막을 형성하는 단계; 및 상기 제 2 불순물 도핑막의 불순물이 반도체 기판으로 확산 되도록, 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 구비한 폴리실리콘 게이트 전극 양측의 반도체 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는, 유효채널 길이를 확보할 수 있는 모스펫(MOSFET)의 제조 방법에 관한 것이다.
주지된 바와 같이, 반도체 소자의 고집적화에 따라 게이트 전극의 선폭 감소가 이루어지고 있고, 이러한 게이트 전극의 선폭 감소에 의해 채널 길이가 감소되어 트랜지스터의 문턱 전압(Vt)이 급격하게 줄어드는 단채널효과(Short Channel Effect)가 유발되는 바, 상기 단채널효과를 줄이기 위한 다양한 기술들이 제안되고 있다.
여기서, 상기 단채널효과의 방지는 반도체 소자의 고집적화를 위해서 반드시 해결되어야 할 과제이며, 저도핑드레인(Lightly Doped Drain : 이하, LDD) 영역의 형성은 상기 단채널효과를 방지하기 위한 방법의 그 한 예이다.
도 1a 내지 도 1d는 종래 기술에 따른 LDD 영역을 갖는 모스펫의 제조 방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 게이트 산화막(2a)과 게이트용 도전막, 즉, 폴리실리콘막(2b)을 차례로 형성하고, 상기 폴리실리콘막 (2b)과 게이트 산화막(2a)을 식각하여 폴리실리콘 게이트 전극(3)을 형성한다.
그런다음, 도 1b에 도시된 바와 같이, 상기 결과물에 대해 저농도의 이온주입 과 열처리를 행하여 상기 폴리실리콘 게이트 전극(3) 양측의 기판 표면에 LDD 영역(6)을 형성한다.
다음으로, 도 1c에 도시된 바와 같이, 폴리실리콘 게이트 전극(3)을 포함한 반도체 기판(1)의 전 영역 상에 절연막을 형성하고, 이를 블랭킷 식각하여 상기 게이트 전극(3)의 양측벽에 스페이서(5)를 형성한다.
그리고나서, 도 1d에 도시된 바와 같이, 상기 스페이서(5)를 포함한 게이트 전극(3) 양측의 기판 부분에 불순물을 고농도로 이온주입한 후, 열처리를 행하여LDD 영역(6)을 갖는 소오스/드레인 영역(8)을 형성한다.
그러나, 상기와 같은 종래 기술에 따른 모스펫의 제조 방법은 LDD 영역 및 소오스/드레인 영역을 불순물의 이온주입 및 열처리를 통해 형성하는 바, 채널 길이, 보다 정확하게는, 유효채널 길이의 확보에 어려움이 있다.
특히, 이러한 문제는 게이트 전극의 임계치수가 감소됨에 따라 단채널효과 및 역단채널효과에 의한 소자 특성의 열화가 심해지고 있는 추세에서 반드시 해결되어야 할 사항 중 하나이다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 안출된 것으로서, 유효채널 길이를 확보할 수 있는 모스펫의 제조 방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1d는 종래기술에 따른 모스펫의 제조 방법을 설명하기 위한 공정 단면도.
2a 내지 도 2e는 본 발명의 실시예에 따른 모스펫의 제조 방법을 설명하기 위한 공정 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
21 : 반도체 기판 22a : 게이트 산화막
22b : 게이트 폴리실리콘 23 : 게이트 전극
24 : 제 1 불순물 도핑막 25 : 절연막
25a : 스페이서 26 : LDD 영역
27 : 제 2 불순물 도핑막 28 : 소오스/드레인 영역
상기와 같은 목적을 달성하기 위한 본 발명의 모스펫의 제조 방법은, 반도체 기판 상에 폴리실리콘 게이트 전극을 형성하는 단계; 상기 폴리실리콘 게이트 전극을 포함한 반도체 기판의 전 영역 상에 제 1 불순물 도핑막을 형성하는 단계; 상기 제 1 불순물 도핑막에 소정의 불순물을 고경사각 포켓 이온주입을 하는 단계; 상기 제 1 불순물 도핑막 상에 절연막을 형성하는 동시에 상기 제 1 불순물 도핑막의 불순물을 반도체 기판에 확산시켜 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계; 상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 스페이서를 형성하는 단계; 상기 스페이서를 포함한 폴리실리콘 게이트 전극 및 반도체 기판상에 제 2 불순물 도핑막을 형성하는 단계; 및 상기 제 2 불순물 도핑막의 불순물이 반도체 기판으로 확산 되도록, 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 구비한 폴리실리콘 게이트 전극 양측의 반도체 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어진다.
본 발명은, 상기 제 1 불순물 도핑막이 BSG 또는 PSG로 형성되어, 후속의 절연막 형성시에 별도의 열처리 없이도 기판 표면에 상기 제 1 불순물 도핑막의 불순물을 확산시켜 LDD 영역을 형성할 수 가 있고, 상기 제 2 불순물 도핑막은 산화막이며, PECVD로 형성되었기 때문에, 후속의 열처리 공정만으로도 상기 제 2 불순물 도핑막의 불순물을 기판 표면에 확산 시켜 소오스/드레인 영역을 형성 할 수가 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 모스펫의 제조 방법을 설명하기 위한 각 공정별 단면도이다.
도 2a를 참조하면, 반도체 기판(21) 상에 게이트 산화막(22a)과 게이트용 도전막, 즉, 폴리실리콘막(22b)을 차례로 형성하고, 상기 폴리실리콘막(22b)과 게이트 산화막(22a)을 식각하여 폴리실리콘 게이트 전극(23)을 형성한다.
도 2b를 참조하면, 상기 폴리실리콘 게이트 전극(23)을 포함한 반도체 기판(21)의 전 영역 상에 제 1 불순물 도핑막(24)을 형성한다. 여기서, 상기 제 1 불순물 도핑막(24)은 BSG(Boro Silicate Glass) 또는 PSG(Phospho Silicate Glass)로 형성한다.
도 2c를 참조하면, 상기 제 1 불순물 도핑막(24) 상에 고경사각 포켓 이온주입(high tilt angale pocket ion implantation)을 수행하고, 이어, 상기 제 1 불순물 도핑막(24) 상에 LPCVD(Low Pressure Chemical Vapor Deposition) 공정으로 절연막(25)을 형성하면서, 상기 제 1 불순물 도핑막(24)에 도핑된 불순물을 반도체 기판(21)에 확산시켜 폴리실리콘 게이트 전극(23) 양측의 기판 표면에 LDD 영역(26)을 형성한다.
도 2d를 참조하면, 상기 절연막(25)과 제 1 불순물 도핑막(24)을 전면 식각하여 스페이서(25a)를 형성한다.
도 2e를 참조하면, 상기 스페이서(25a)를 포함한 폴리실리콘 게이트 전극(23) 및 반도체 기판(21) 상에 제 2 불순물 도핑막(27)을 형성한다. 여기서, 상기 제 2 불순물 도핑막(27)은 산화막이며, PECVD(Plasma Enchanced Chemical Vapor Deposition) 공정으로 형성되어진다. 다음으로, 상기 단계까지의 반도체 기판 결과물에 RTP(Rapid Thermal Process) 공정을 행하여, 상기 스페이서(25a)를 구비한 폴리실리콘 게이트 전극 양측(23)의 반도체 기판(21) 표면에 얕은 길이의 소오스/드레인 영역(28)을 형성한다.
여기서, 본 발명은, 상기 제 1 불순물 도핑막의 불순물을 반도체 기판에 확산시켜 LDD 영역을 형성하고, 아울러, 상기 제 2 불순물 도핑막의 불순물을 확산시켜 소오스/드레인 영역을 형성하므로, 이온주입 및 열처리에 의한 LDD영역 및 소오스/드레인 영역을 형성하는 종래의 방법에 비해 유효채널 길이를 확보하는 것이 용이하다.
이상에서와 같이, 본 발명은 불순물의 확산을 통해 LDD 영역과 소오스/드레인 영역을 형성 하기 때문에, 유효채널 길이를 용이하게 확보 할 수 있으며. 그래서, 상기 유효채널 길이의 확보로 인하여, 본 발명은 게이트 전극의 길이가 0.1㎛ 이하인 모스펫의 제조에 용이하며, 또한, 단채널효과 및 역단채널효과를 개선 시킬수가 있다.
또한, 본 발명은 불순물의 확산을 통해 LDD 영역 및 소오스/드레인 영역을 형성하는 바, LDD 영역을 형성하기 위한 별도의 열처리 공정과 소오스/드레인 영역을 형성하기 위한 이온주입 공정이 필요 하지 않으므로, 공정 단순화를 얻을 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (4)
- 반도체 기판 상에 폴리실리콘 게이트 전극을 형성하는 단계;상기 폴리실리콘 게이트 전극을 포함한 반도체 기판의 전영역 상에 제 1 불순물 도핑막을 형성하는 단계;상기 제 1 불순물 도핑막에 소정의 불순물을 고경사각 포켓 이온주입을 하는 단계;상기 제 1 불순물 도핑막 상에 절연막을 형성하는 동시에 상기 제 1 불순물 도핑막의 불순물을 반도체 기판에 확산시켜 상기 게이트 전극 양측의 기판 표면에 LDD 영역을 형성하는 단계;상기 절연막과 제 1 불순물 도핑막을 전면 식각하여 스페이서를 형성하는 단계;상기 스페이서를 포함한 폴리실리콘 게이트 전극 및 반도체 기판상에 제 2 불순물 도핑막을 형성하는 단계; 및상기 제 2 불순물 도핑막의 불순물이 반도체 기판으로 확산 되도록, 상기 단계까지의 기판 결과물을 열처리하여 상기 스페이서를 구비한 폴리실리콘 게이트 전극 양측의 반도체 기판 표면에 소오스/드레인 영역을 형성하는 단계를 포함하는 모스펫의 제조 방법.
- 제 1 항에 있어서, 상기 제 1 불순물 도핑막은 PSG(Phospho Silicate Glass)또는 BSG(Boro Silicate Glass) 인 것을 특징으로 하는 모스펫의 제조 방법.
- 제 1 항에 있어서, 상기 제 2 불순물 도핑막은, 도핑된 산화막이며, PECVD(Plasma Enchanced Chemical Vapor Deposition)로 형성하는 것을 특징으로 하는 모스펫의 제조 방법,
- 제 1 항에 있어서, 상기 열처리는 급속열공정(Rapid Thermal Process)으로 수행하는 것을 특징으로 하는 모스펫의 제조 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0043793A KR100457225B1 (ko) | 2002-07-25 | 2002-07-25 | 모스펫의 제조 방법 |
US10/627,418 US6794233B2 (en) | 2002-07-25 | 2003-07-25 | Methods of fabricating a MOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0043793A KR100457225B1 (ko) | 2002-07-25 | 2002-07-25 | 모스펫의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040009747A true KR20040009747A (ko) | 2004-01-31 |
KR100457225B1 KR100457225B1 (ko) | 2004-11-16 |
Family
ID=31492777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0043793A KR100457225B1 (ko) | 2002-07-25 | 2002-07-25 | 모스펫의 제조 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6794233B2 (ko) |
KR (1) | KR100457225B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100356528C (zh) * | 2005-08-31 | 2007-12-19 | 北京大学 | 一种源漏位于绝缘层上的mos晶体管的制作方法 |
CN100356527C (zh) * | 2005-08-31 | 2007-12-19 | 北京大学 | 一种源漏位于绝缘层上的mos晶体管的制作方法 |
US9209274B2 (en) * | 2013-07-19 | 2015-12-08 | Globalfoundries Inc. | Highly conformal extension doping in advanced multi-gate devices |
CN104425591B (zh) * | 2013-08-20 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5648288A (en) * | 1992-03-20 | 1997-07-15 | Siliconix Incorporated | Threshold adjustment in field effect semiconductor devices |
US5372957A (en) * | 1993-07-22 | 1994-12-13 | Taiwan Semiconductor Manufacturing Company | Multiple tilted angle ion implantation MOSFET method |
US5748642A (en) | 1995-09-25 | 1998-05-05 | Credence Systems Corporation | Parallel processing integrated circuit tester |
US5672525A (en) * | 1996-05-23 | 1997-09-30 | Chartered Semiconductor Manufacturing Pte Ltd. | Polysilicon gate reoxidation in a gas mixture of oxygen and nitrogen trifluoride gas by rapid thermal processing to improve hot carrier immunity |
US5792699A (en) * | 1996-06-03 | 1998-08-11 | Industrial Technology Research Institute | Method for reduction of reverse short channel effect in MOSFET |
JPH10186969A (ja) * | 1996-12-24 | 1998-07-14 | Konica Corp | 画像形成装置及びその制御方法 |
US5804496A (en) * | 1997-01-08 | 1998-09-08 | Advanced Micro Devices | Semiconductor device having reduced overlap capacitance and method of manufacture thereof |
US6323094B1 (en) * | 1998-02-06 | 2001-11-27 | Tsmc Acer Semiconductor Manufacturing Inc. | Method to fabricate deep sub-μm CMOSFETs |
US5920774A (en) | 1998-02-17 | 1999-07-06 | Texas Instruments - Acer Incorporate | Method to fabricate short-channel MOSFETS with an improvement in ESD resistance |
US6008099A (en) * | 1998-03-30 | 1999-12-28 | Advanced Micro Devices, Inc. | Fabrication process employing a single dopant implant for formation of a drain extension region and a drain region of an LDD MOSFET using enhanced lateral diffusion |
KR20000019690A (ko) | 1998-09-15 | 2000-04-15 | 전주범 | 해충 및 오염물질방지용 에어분사도어 |
US6235005B1 (en) | 1998-12-28 | 2001-05-22 | Ethicon, Inc. | Positive engagement-disengagement catheter sleeve |
US6221746B1 (en) * | 1998-12-30 | 2001-04-24 | United Microelectronics Corp. | Method for forming a poly gate structure |
JP2000208437A (ja) * | 1999-01-08 | 2000-07-28 | United Microelectronics Corp | ケイ化物層の形成方法 |
US6242334B1 (en) * | 1999-03-23 | 2001-06-05 | United Microelectronics Corp. | Multi-step spacer formation of semiconductor devices |
US6214656B1 (en) * | 1999-05-17 | 2001-04-10 | Taiwian Semiconductor Manufacturing Company | Partial silicide gate in sac (self-aligned contact) process |
-
2002
- 2002-07-25 KR KR10-2002-0043793A patent/KR100457225B1/ko not_active IP Right Cessation
-
2003
- 2003-07-25 US US10/627,418 patent/US6794233B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6794233B2 (en) | 2004-09-21 |
KR100457225B1 (ko) | 2004-11-16 |
US20040029349A1 (en) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI309066B (en) | Semiconductor device having a trench gate the fabricating method of the same | |
KR100794094B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
IE57400B1 (en) | Semiconductor device | |
KR100457225B1 (ko) | 모스펫의 제조 방법 | |
US20010044191A1 (en) | Method for manufacturing semiconductor device | |
KR20100089023A (ko) | 플라즈마 탈수소화를 이용한 반도체 장치의 제조 방법 및 이에 의해 형성된 장치 | |
KR100295914B1 (ko) | 모스트랜지스터제조방법및구조 | |
JPS60145664A (ja) | 半導体装置の製造方法 | |
US5912493A (en) | Enhanced oxidation for spacer formation integrated with LDD implantation | |
KR100873814B1 (ko) | 이중 엘디디구조를 갖는 반도체소자 및 그 제조 방법 | |
KR100336771B1 (ko) | 트랜지스터 형성방법 | |
KR20030000822A (ko) | 반도체소자의 제조방법 | |
KR20010029977A (ko) | 반도체 장치 형성 방법 | |
US7153748B2 (en) | Semiconductor devices and methods for fabricating the same | |
KR100244416B1 (ko) | 반도체 장치의 콘택홀 형성방법 | |
JPH08306923A (ja) | 半導体素子のトランジスター製造方法 | |
KR101151037B1 (ko) | 고전압 트랜지스터의 제조방법 | |
KR101079880B1 (ko) | 트랜지스터의 제조 방법 | |
KR0157910B1 (ko) | 엘디디 구조를 갖는 모스형 전계효과 트랜지스터의 제조방법 | |
KR100503379B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
KR20030058681A (ko) | 트랜지스터의 제조 방법 | |
KR0166832B1 (ko) | 반도체 소자의 제조방법 | |
KR0184938B1 (ko) | 반도체 소자의 제조방법 | |
JP2001036079A (ja) | 半導体装置及びその製造方法 | |
KR20020056643A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111020 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20121026 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |