KR970013053A - 반도체 장치의 콘택홀 형성 방법 - Google Patents

Abstract

반도체 장치의 콘택홀 형성 방법을 개시한다. 반도체기판 상에 게이트, 소오스 및 드레인을 구비한 트랜지스터를 형성하는 단계 ; 상기 결과물상에 제1 절연막을 형성하는 단계 : 상기 제1 절연막상에 제1 도전막을 형성하여 패터닝하는 단계 ; 상기 제1 도전막상에 제2 절연막을 형성하는 단계 ; 상기 제2 절연막상에 제2 도전막을 형성하여 수직공간 방향으로 상기 제1 도전막과 겹쳐질 수 있도록 패터닝하는 단계 ; 상기 제2 도전막상에 제3 절연막을 형성하는 단계 ; 상기 수직공간 방향으로 겹쳐진 제1 도전막과 제2 도전막이 상호 연결될 수 있도록 소정의 부위에 콘택홀을 형성하는 단계 ; 및 상기 결과물에 제3 도전막을 형성하여 상기 콘택홀 채움(filling)을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다. 따라서 본 발명에 의하면, 레이아웃의 효율화를 기대할 수 있으며, 또한 단차가 다른 콘택홀들을 동시에 형성함에 있어서 과도식각(overetch)상에 마진(margin)을 얻을 수 있다.

Description

반도체 장치의 콘택홀 형성 방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제5도 내지 제8도는 본 발명에 의한 반도체장치의 콘택홀 형성방법을 설명하기 위한 단면도들이다.

Claims (6)

1. 반도체기판 상에 게이트, 소오스 및 드레인을 구비한 트랜지스터를 형성하는 단계 ; 상기 결과물상에 제1 절연막을 형성하는 단계 : 상기 제1 절연막상에 제1 도전막을 형성하여 패터닝하는 단계 ; 상기 제1 도전막상에 제2 절연막을 형성하는 단계 ; 상기 제2 절연막상에 제2 도전막을 형성하여 수직공간 방향으로 상기 제1 도전막과 겹쳐질 수 있도록 패터닝하는 단계 ; 상기 제2 도전막상에 제3 절연막을 형성하는 단계 ; 상기 수직공간 방향으로 겹쳐진 제1도전막과 제2 도전막이 상호 연결될 수 있도록 소정의 부위에 콘택홀을 형성하는 단계 ; 및 상기 결과물에 제3 도전막을 형성하여 상기 콘택홀 채움(filling)을 형성하는 단계를 구비하는 것을 특징으로 하는 반도체장치의 제조방법.
2. 제1항에 있어서, 상기 본택홀을 1차로 제3 절연막으로부터 제2 도전막까지 형성하고, 이어서 2차로 제2 도전막을 관통하여 제1 도전막 상부까지 제2 절연막을 식각하여 형성하는 것을 특징으로하는 반도체장치의 제조 방법.
3. 제2항에 있어서, 상기 콘택홀을 2차에 걸쳐 형성하는 단계에서 같은 공정으로 기판의 다른 부위의 단차가 다른 콘택홀들을 동시에 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
4. 제1항에 있어서, 제3 도전막은 도핑된 폴리 실리콘, 알루미늄 및 텅스텐중 어느하나로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
5. 반도체 장치의 콘택에 있어서, 수직공간 방향으로 겹쳐진 제1 도전막과 제2 도전막이 상호 연결될 수 있도록 소정의 부위에 형성된 콘택홀; 및 상기 콘택홀을 채우는(filling) 제3 도전막을 구비하는 것을 특징으로 하는 반도체 장치의 콘택.
6. 제5항에 있어서, 상기 콘택은 제3 도전막이 제2 도전막을 관통하여 제1 도전막 상부까지 형성된 것을 특징으로 하는 반도체 장치의 콘택.