KR940001437A - 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조 - Google Patents

엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조 Download PDF

Info

Publication number
KR940001437A
KR940001437A KR1019930009127A KR930009127A KR940001437A KR 940001437 A KR940001437 A KR 940001437A KR 1019930009127 A KR1019930009127 A KR 1019930009127A KR 930009127 A KR930009127 A KR 930009127A KR 940001437 A KR940001437 A KR 940001437A
Authority
KR
South Korea
Prior art keywords
diffusion layer
mos transistor
conductive
conductivity type
wiring structure
Prior art date
Application number
KR1019930009127A
Other languages
English (en)
Inventor
데루오 히라야마
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR940001437A publication Critical patent/KR940001437A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 MOS트랜지스터상의 배선을 저감함으로써, 게이트폭을 짧게 하여 MOS트랜지스터의 형성면적의 미세화를도모하고, 예를들면 반도체메모리장치의 소형화, 고집적화를 도모한다. 제1도전형의(N형) 반도체기판(11)의 상층에 제2도전형의(P형)확산층(12)을 형성하여, p형 확산층(12)에 N채널 MOS트랜지스터(13)를 형성하고, 이 소스영역(15)으로부터 최소한 P형 확산층(12)에 도달하는 콘택트흘(17)을 형성한 후, 그 내부에 플러그(18)를 형성한다.

Description

엠오에스(MOS)트랜지스터의 베선구조와 그 제조방법 및 게이트 어레이의 배선구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1의 실시예의 개략 구성 단면도,
제2도는 제1의 실시예의 레이아웃도,
제3도는 제1의 실시예의 제조공정도,
제4도는 드레인용 배선의 형성 공정도.

Claims (3)

  1. 제1도전형의 반도체기판의반도체기판의한 제2도전형의 확산층과, 상기 제7도전형의 확산층에 형성한 MOS트랜지스터와, 상기 MOS트랜지스터의 소스엉역으로부터 최소한 상기 제2도 전형의 확산층에 도달하는 콘택트홀과, 상기 콘택트홀의 내부에 배설한 플러그로 이루어지는 것을 특징으로 하는 MO5 트랜지스터의 배선구조.
  2. 청구항 1기재의 MOS 트랜지스터의 배선구조의 제조방법으로서, 제 1도전형 의 반도체기판의 상층에 제2도전형의 확산층을 제1의 공정과, 상기 제2도전형의 확산층에 MOS 트랜지스터를 형성하는 제2의 공정과, 상기 MOS트랜지스터의 소스영역으로부터 최소한 상기 제2도전형의 확산층에 도달하는 콘택트홀을 헝성하는 제3의 공정과, 상기 콘택트흘의 내부에 플러그를 형성하는 재4의 공정을 행하는 것을 특징으로 하는 트랜지스터의 배선구조의 제조방법.
  3. 제1도전형의 반도체기판의 상층에 배설한 제2도전형의 확산층과, 상기 제2도전형의 확산층의 상층의 일부분에 배설한 제1도전형의 확산층과, 상기 제2도전형의 확산층에 형성한 복수의 제1도전채널의 MOS 트랜지스터와, 상기 제1도전형 의 확산층에 형성한 복수의 제2도전채널의 MOS 트랜지스터와, 상기 각 제1도전채널의 MOS트랜지스터의 소스영역으로부터의 최소한 상기 제2도전형의 확산층에 도달하는 제 1의 콘택트홀과, 상기 제1의 콘택트홀의 내부에 배설한 제1의 플러그와, 상기 각 제2도전채널의 MOS트랜지스터의 소스영역으로부터 최소한 상기 제1의 전형의 확산층에 도달하는 제2의 콘택트홀과. 상기 각 제2의 콘택트홀의 내부에 배설한 제2의 플러그로 이루어지는 것을 특징으로 하는 게이트어레이의 배선구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009127A 1992-06-10 1993-05-26 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조 KR940001437A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4177358A JPH05343682A (ja) 1992-06-10 1992-06-10 Ｍｏｓトランジスタの配線構造とその製造方法およびゲートアレイの配線構造
JP92-177,358 1992-06-10

Publications (1)

Publication Number Publication Date
KR940001437A true KR940001437A (ko) 1994-01-11

Family

ID=16029574

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009127A KR940001437A (ko) 1992-06-10 1993-05-26 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조

Country Status (2)

Country Link
JP (1) JPH05343682A (ko)
KR (1) KR940001437A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5869875A (en) * 1997-06-10 1999-02-09 Spectrian Lateral diffused MOS transistor with trench source contact

Also Published As

Publication number Publication date
JPH05343682A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
KR850005733A (ko) 반도체 기억장치
KR930020661A (ko) 반도체 디바이스
KR930006737B1 (ko) 반도체장치
KR970003831A (ko) 필드 산화물에 의해 절연된 다른 전도형 반도체 영역을 가진 반도체 장치 및 그 제조 방법
KR960026941A (ko) 반도체장치
KR960002809A (ko) Soi기판에 형성한 cmos트랜지스터 및 그 soi기판의 제조방법
KR950034791A (ko) 다 기판 바이어스 동적 랜덤 억세스 메모리 장치를 제조하는 장치 및 방법
KR930001413A (ko) 반도체기억장치 및 그 제조 방법
KR850007718A (ko) 반도체 장치
US6868001B2 (en) Semiconductor memory device
KR960032771A (ko) 접합 전계 효과 트랜지스터를 갖는 반도체 장치
KR870005462A (ko) 감지증폭회로
KR950024272A (ko) 반도체 장치 및 그 제조방법
KR950021538A (ko) 반도체 집적 회로
KR900015311A (ko) 반도체장치 및 그 제조방법
KR940004807A (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR940001437A (ko) 엠오에(mos) 트랜지스터의 배선 구조와 그 제조방법 및 게이트 어레이의 배선구조
KR890011116A (ko) 분리 능력이 증가된 mos 트랜지스터 및 이의 제조 방법
KR890007406A (ko) 고밀도 집적회로
US5498897A (en) Transistor layout for semiconductor integrated circuit
KR900015316A (ko) 반도체장치
JPH0247849A (ja) 半導体装置
KR950010066A (ko) 박막배선을 갖는 반도체장치와 그의 제조방법
KR950004522A (ko) 차폐용 플레이트를 갖는 반도체소자 제조방법
KR970053103A (ko) 모스트랜지스터 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid