KR960009186A - 반도체소자의 커패시터 제조방법 - Google Patents

Abstract

본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체 소자가 고집적화됨에 따라 좁은 면적에서 더욱 많은 정전용량을 요구하게 되어 많은 문제점을 발생시켰다. 따라서, 본 발명은 저장전극마스크이 크기조절과 선택적 성장 기술 그리고 습식식각시 식각선택비를 이용하여 표면적이 증가된 저장전극을 형성한 다음, 그 상부에 유전체막과 플레이트전극을 형성함으로써 충분한 정전용량을 확보하는 캐패시터를 제조하여 반도체 소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체소자의 커패시터 제조방법

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도 내지 제5도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.

Claims (9)

1. 반도체기판 상부에 하부절연층을 형성하고, 그 상부에 제1절연막을 증착하는 공정과, 콘택마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하고 상기 콘택홀을 통하여 상기 반도체기판에 접속되도록 제1도전층을 일정두께 증착하는 공정과, 상기 제1도전층 상부에 제2절연막을 증착하는 공정과, 상기 제2절연막 상부에 제1저장전극마스크를 형성하고 상기 제2절연막을 선택적으로 성장시켜 선택적 성장 산화막을 형성하는 공정과, 상기 제1저장전극마스크를 제거하고 표면상부에 제3절연막을 두껍게 도포하는 공정과, 상기 제3절연막 상부에 제4절연막을 증착하는 공정과, 상기 제4절연막 상부에 제2저장전극 마스크를 형성하는 공정과, 상기 제2저장전극마스크를 이용하여 상기 제4절연막, 제3절연막, 선택적 성장 산화막, 제2절연막 및 제1도전층을 순차적으로 건식식각하는 공정과, 습식방법으로 상기 제3절연막을 일정폭 측면식각함으로써 제4절연막패턴, 제3절연막패턴, 선택적 성장 산화막패턴, 제2절연막패턴, 제1도전층패턴을 형성하는 공정과, 표면상부에 제2도전층을 일정 두께 증착하는 공정과, 상기 제2도전층을 이방성식각하여 제2도전층 스페이서를 형성하는 공정과, 습식방법으로 상기 제4절연막패턴, 제3절연막패턴, 선택적 성장 산화막패턴, 제2절연막패턴 및 제1절연막을 제거함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체 소자의 커패시터 제조방법.
2. 제1항에 있어서, 상기 선택적 성장 산화막은 상기 제1저장전극마스크를 성장장벽으로 하여 형성한 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
3. 제2항에 있어서, 상기 선택적 성장 산화막은 상기 제1저장전극 마스크와 같은 높이로 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
4. 제2항에 있어서, 상기 제3절연막은 상기 제2절연막, 선택적 성장 산화막 및 제4절연막 보다 습식식각시 식각선택비가 좋은 물질로 형성되는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
5. 제1항에 있어서, 상기 제3절연막패턴은 상기 선택적 성장 산화막패턴과 중첩되지 않도록 형성하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
6. 제1항에 있어서, 상기 제2저장전극마스크는 제1저장전극마스크보다 양측으로 일정폭 확대시켜 형성한 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
7. 제1항에 있어서, 상기 측면식각은 50 : 1 HF 용액을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
8. 제1항에 있어서, 상기 제4, 3, 2절연막패턴, 선택적 성장 산화막패턴 및 제1절연막은 BOE 용액이나 HF 용액을 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 커패시터 제조방법.
9. 상기 제2항이 공정에 의하여 제조되는 캐패시터의 저장전극은 반도체 기판에 접속되는 실린더 구조로 형성되되, 상기 실린더 구조의 단면형상은 “ ”의 형상으로 제조된 것을 특징으로 하는 반도체소자의 캐패시터.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.