KR960026842A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960026842A KR960026842A KR1019940039010A KR19940039010A KR960026842A KR 960026842 A KR960026842 A KR 960026842A KR 1019940039010 A KR1019940039010 A KR 1019940039010A KR 19940039010 A KR19940039010 A KR 19940039010A KR 960026842 A KR960026842 A KR 960026842A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten silicide
- forming
- conductive layer
- etching
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 반도체기판의 예정된 부분에 접속되는 도전층을 형성하고 그 상부에 텅스텐 실리사이드를 형성한 다음, 습식방법으로 상기 텅스텐 실리사이드를 손상시켜 다수의 미세한 홈을 형성하고 상기 텅스텐 실리사이드를 전면식각하여 홀을 형성한 다음, 계속해서 상기 홀이 형성된 상기 텅스텐 실리사이드를 마스크로하여 상기 도전층을 식각하여 다른 홈을 형성하고 상기 텅스텐 실리사이드를 제거한 다음, 저장전극마스크를 이용한 식각공정으로 상기 도전층을 식각함으로써 표면적이 증가된 저장전극을 형성하고 후공정에서 유전체막과 플레이트전극을 순차적으로 형성함으로써 반도체 소자의 고집적화에 충분한 정전용량을 확보할 수 있는 캐패시터를 형성하여 반도체소자의 고집적화를 가능하게 하고 이에 따른 반도체소자의 신뢰성을 향상시키는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2F도는 본 발명의 실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (3)
- 반도체기판 상부에 하부절연층을 순차적으로 형성하는 공정과, 콘택마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 노출시키는 공정과, 상기 반도체기판의 예정된 부분에 접속되는 도전층을 형성하는 공정과, 상기 도전층 상부에 텅스텐 실리사이드를 일정두께 형성하는 공정과, 상기 텅스텐 실리사이드 상부를 습식처리하여 다수의 미세한 홈을 형성하는 공정과, 상기 텅스텐 실리사이드를 전면식각하여 다수의 홀을 형성하는 공정과, 상기 홀이 형성된 상기 텅스텐 실리사이드를 마스크로하여 상기 하부 절연층이 노출되지 않도록 상기 도전층을 식각하여 다른 홈을 형성하는 공정과, 상기 텅스텐 실리사이드를 제거하는 공정과, 저장전극마스크를 이용한 식각공정으로 상기 도전층을 식각함으로써 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 습식처리는 인산용액이 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 홈은 실리콘이 많이 함유된 부분의 상기 텅스텐 실리사이드에 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940039010A KR0166032B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940039010A KR0166032B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR960026842A true KR960026842A (ko) | 1996-07-22 |
KR0166032B1 KR0166032B1 (ko) | 1998-12-15 |
Family
ID=19405212
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940039010A KR0166032B1 (ko) | 1994-12-29 | 1994-12-29 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0166032B1 (ko) |
-
1994
- 1994-12-29 KR KR1019940039010A patent/KR0166032B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0166032B1 (ko) | 1998-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960008417A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960006012A (ko) | 불휘발성 반도체 메모리 소자 및 그의 제조방법 | |
KR960026842A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026804A (ko) | 반도체소자의 스택 캐패시터 제조방법 | |
KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960026795A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960032747A (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR960026741A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026164A (ko) | 반도체소자의 저장전극 제조방법 | |
KR960026854A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR20000040328A (ko) | 스토리지 전극 형성 방법 | |
KR970053940A (ko) | 반도체소자의 저장전극 형성방법 | |
KR960026857A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026212A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR960026847A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970052201A (ko) | 반도체 소자의 저장전극 형성방법 | |
KR960009186A (ko) | 반도체소자의 커패시터 제조방법 | |
KR950034421A (ko) | 반도체소자 제조방법 | |
KR970003991A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
KR960026852A (ko) | 반도체소자의 캐패시터 제조방법 | |
KR980005476A (ko) | 반도체 소자의 저장전극 형성방법 | |
KR970024133A (ko) | 반도체 소자의 저장전극 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090828 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |