KR970052201A - 반도체 소자의 저장전극 형성방법 - Google Patents

반도체 소자의 저장전극 형성방법 Download PDF

Info

Publication number
KR970052201A
KR970052201A KR1019950046991A KR19950046991A KR970052201A KR 970052201 A KR970052201 A KR 970052201A KR 1019950046991 A KR1019950046991 A KR 1019950046991A KR 19950046991 A KR19950046991 A KR 19950046991A KR 970052201 A KR970052201 A KR 970052201A
Authority
KR
South Korea
Prior art keywords
etching
forming
insulating layer
storage electrode
conductive layer
Prior art date
Application number
KR1019950046991A
Other languages
English (en)
Inventor
금동렬
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950046991A priority Critical patent/KR970052201A/ko
Publication of KR970052201A publication Critical patent/KR970052201A/ko

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체소자의 저장전극 형성방법에 관한 것으로, 반도체 기판 상부에 하부절연층, 제1절연막을 순차적으로 형성하고 저장전극 콘택마스크를 이용하여 제1절연막과 하부절연층을 식각하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성한 다음, 상기 예저된 부분에 접속되는 제1도전층을 형성하고 그 상부에 다량의 수분이 함유된 절연막/제2도전층 또는 절연막/다른 절연막의 적층구조를 다수 형성한 다음, 콘택마스크와 저장전극마스크를 이용하여 식각선택비 차이를 이용한 식각공정으로 표면적이 증가된 저장전극을 형성함으로써 후속공정인 유전체막과 플레이트전극 형성공정을 이용하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따라 반도체소자의 고집적화를 가능하게 하는 기술이다.

Description

반도체 소자의 저장전극 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제2실시예에 따른 반도체소자의 저장전극 형성방법을 도시한 단면도.

Claims (44)

  1. 반도체기판 상부에 하부절연측을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 저장저극 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 순차적으로 식각하여 상기 반도체기판의 예정된 부분을 노출시키는 공정과, 상기 예정된 부분에 접속되는 제1도전층을 전체표면상부에 형성하는 공정과, 상기 제1도전층 상부에 수분이 다량 함유된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제2도전층을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제2도전층을 건식식각하는 공정과, 상기 콘택마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각 하되, 과도식각하여 상기 제2도전층의 하부에 제1언더컷을 형성하는 공정과, 섬형태의 저장전극마스크를 이용한 식각공정으로 상기 제2도전층을 건식식각하여 제2도전층패턴을 형성하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제2도전층 하부에 제2언더컷이 형성되어 제2절연막패턴이 형성되는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제1도전층을 식각하는 공정과, 상기 제1절연막 상부구조의 측벽에 제3도전층 스페이서를 형성하여 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  2. 제1항에 있어서, 상기 제1절연막은 실리콘질화막이 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 SOG 막과 같이 수분이 다량 함유된 절연막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  4. 제1항에 있어서, 상기 제2도전층은 수분증발방지막으로 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  5. 제1항에 있어서, 상기 제1언더컷은 섬형태의 저장전극 중앙으로부터 바깥쪽으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  6. 제1항에 있어서, 상기 제1언더컷의 깊이는 상기 콘택마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  7. 제1항에 있어서, 상기 제2언더컷은 섬형태의 저장전극 바깥쪽으로부터 중앙으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  8. 제1항에 있어서, 상기 제2언더컷의 깊이는 상기 저장전극마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  9. 제1항, 제6항 또는 제8항에 있어서, 상기 과도식각은 상기 제1도전층을 식각장벽으로하여 실시되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  10. 제1항에 있어서, 상기 제2절연막패턴의 선폭은 제1,2언더컷 형성공정시 실시되는 과도식각시간에 따라 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  11. 제1항에 있어서, 상기 저장전극은 제1절연막이 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  12. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 저장전극 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부절연층을 순차적으로 식각하여 상기 반도체기판의 예정된 부분을 노출시키는 공정과, 상기 예정된 부분에 접속되는 제1도전층을 전체표면상부에 형성하는 공정과, 상기 제1도전층 상부에 수분이 다량 함유된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제3절연막을 형성하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제3절연막을 건식식각하는 공정과, 상기 콘택마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제3절연막의 하부에 제1언더컷을 형성하는 공정과, 섬형태의 저장전극마스크를 이용한 식각공정으로 상기 제3절연막을 건식식각하여 제3절연막패턴을 형성하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제3절연막 하부에 제2언더컷이 형성되어 제2절연막패턴이 형성되는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제1도전층을 식각하는 공정과, 상기 제1절연막 상부구조물 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 제3절연막과 제2절연막패턴을 제거하여 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  13. 제12항에 있어서, 상기 제1절연막은 실리콘질화막이 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  14. 제12항에 있어서, 상기 제2절연막은 SOG 막과 같이 수분이 다량 함유된 절연막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  15. 제12항에 있어서, 상기 제3절연막은 수분증발방지막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  16. 제12항에 있어서, 상기 제1언더컷은 섬형태의 저장전극 중앙으로부터 바깥쪽으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  17. 제12항에 있어서, 상기 제1언더컷의 깊이는 상기 콘택마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  18. 제12항에 있어서, 상기 제2언더컷은 섬형태의 저장전극 바깥쪽으로부터 중앙으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  19. 제12항에 있어서, 상기 제2언더컷의 깊이는 상기 저장전극마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  20. 제12항, 제17항 또는 제19항에 있어서, 상기 과도식각은 상기 제1도전층을 식각장벽으로하여 실시되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  21. 제12항에 있어서, 상기 제2절연막패턴의 선폭은 제1,2언더컷 형성공정시 실시되는 과도식각시간에 따라 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  22. 제12항에 있어서, 상기 저장전극은 제1절연막이 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  23. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 저장전극 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부 절연층을 순차적으로 식각하여 상기 반도체기판의 예정된 부분으 노출시키는 공정과, 상기 예정된 부분에 접속되는 제1도전층을 전체표면상부에 형성하는 공정과, 상기 제1도전층 상부에 수분이 다량 함유된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제2도전층을 형성하는 공정과, 저장전극마스크를 이용한 식각공정으로 상기 제2도전층을 건식식각 하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제2도전층의 하부에 제1언더컷을 형성하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제1도전층을 식각하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제2도전층을 건식식각하여 제2도전층패턴을 형성하는 공정과, 상기 콘택마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제2도전층 하부에 제2언더컷이 형성되어 제2절연막패턴이 형성되는 공정과, 상기 제1절연막 상부구조의 측벽에 제3도전층 스페이서를 형성하여 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  24. 제23항에 있어서, 상기 제1절연막은 실리콘질화막이 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  25. 제23항에 있어서, 상기 제2절연막은 SOG막과 같이 수분이 다량 함유된 절연막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  26. 제23항에 있어서, 상기 제2도전층은 수부증발방지막으로 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  27. 제23항에 있어서, 상기 제1언더컷은 섬형태의 저장전극 바깥쪽으로부터 중앙으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  28. 제23항에 있어서, 상기 제1언더컷의 깊이는 상기 콘택마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  29. 제23항에 있어서, 상기 제2언더컷은 섬형태의 저장전극 중앙으로부터 바깥쪽으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  30. 제23항에 있어서, 상기 제2언더컷의 깊이는 상기 저장전극마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  31. 제23항, 제28항 또는 제30항에 있어서, 상기 과도식각은 상기 제1도전층을 식각장벽으로 항여 실시되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  32. 제23항에 있어서, 상기 제2절연막패턴의 선폭은 제1,2언더컷 형성공정시 실시되는 과도식각시간에 따라 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  33. 제1항에 있어서, 상기 저장전극은 제1절연막이 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  34. 반도체기판 상부에 하부절연층을 형성하는 공정과, 상기 하부절연층 상부에 제1절연막을 형성하는 공정과, 저장전극 콘택마스크를 이용한 식각공정으로 상기 제1절연막과 하부 절연층을 순차적으로 식각하여 상기 반도체기판의 예정된 부분으 노출시키는 공정과, 상기 예정된 부분에 접속되는 제1도전층을 전체표면상부에 형성하는 공정과, 상기 제1도전층 상부에 수분이 다량 함유된 제2절연막을 형성하는 공정과, 상기 제2절연막 상부에 제3절연막을 형성하는 공정과, 저장전극마스크를 이용한 식각공정으로 상기 제3절연막을 건식식각 하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제2도전층의 하부에 제1언더컷을 형성하는 공정과, 상기 저장전극마스크를 이용한 식각공정으로 상기 제1도전층을 식각하는 공정과, 콘택마스크를 이용한 식각공정으로 상기 제3절연막을 건식식각하여 제3절연막패턴을 형성하는 공정과, 상기 콘택마스크를 이용한 식각공정으로 상기 제2절연막을 건식식각하되, 과도식각하여 상기 제2도전층 하부에 제2언더컷이 형성되어 제2절연막패턴이 형성되는 공정과, 상기 제1절연막 상부구조물 측벽에 제2도전층 스페이서를 형성하는 공정과, 상기 제3절연막패턴과 제2절연막패턴을 제거하여 표면적이 증가된 저장전극을 형성하는 공정을 포함하는 반도체소자의 저장전극 형성방법.
  35. 제34항에 있어서, 상기 제1절연막은 실리콘질화막이 사용되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  36. 제34항에 있어서, 상기 제2절연막은 SOG 막과 같이 수분이 다량 함유된 절연막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  37. 제34항에 있어서, 상기 제3절연막은 수분증발방지막인 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  38. 제34항에 있어서, 상기 제1언더컷은 섬형태의 저장전극 바깥쪽으로부터 중앙으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  39. 제34항에 있어서, 상기 제1언더컷의 깊이는 상기 콘택마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  40. 제34항에 있어서, 상기 제2언더컷은 섬형태의 저장전극 중앙으로부터 바깥쪽으로 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  41. 제35항에 있어서, 상기 제2언더컷의 깊이는 상기 저장전극마스크를 이용한 과도식각시간에 따라 결정되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  42. 제34항, 제39항 도는 제41항에 있어서, 상기 과도식각은 상기 제1도전층을 식각장벽으로 하여 실시되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  43. 제34항에 있어서, 상기 제2절연막패턴의 선폭은 제1,2언더컷 형성공정시 실시되는 과도식각시간에 따라 형성되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
  44. 제34항에 있어서, 상기 저장전극은 제1절연막이 제거되는 것을 특징으로 하는 반도체소자의 저장전극 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950046991A 1995-12-06 1995-12-06 반도체 소자의 저장전극 형성방법 KR970052201A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950046991A KR970052201A (ko) 1995-12-06 1995-12-06 반도체 소자의 저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950046991A KR970052201A (ko) 1995-12-06 1995-12-06 반도체 소자의 저장전극 형성방법

Publications (1)

Publication Number Publication Date
KR970052201A true KR970052201A (ko) 1997-07-29

Family

ID=66592981

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950046991A KR970052201A (ko) 1995-12-06 1995-12-06 반도체 소자의 저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR970052201A (ko)

Similar Documents

Publication Publication Date Title
KR960006030A (ko) 반도체소자의 캐패시터 제조방법
KR970060384A (ko) 반도체 장치의 축전기 제조방법
KR970063733A (ko) 반도체 장치의 커패시터 제조방법
KR970024206A (ko) 반도체 기억소자의 캐패시터 제조방법.
KR970052201A (ko) 반도체 소자의 저장전극 형성방법
KR970063746A (ko) 반도체 장치 및 그 제조 방법
KR970054008A (ko) 반도체 장치의 커패시터 제조방법
KR960026856A (ko) 반도체소자의 캐패시터 제조방법
KR960026855A (ko) 반도체소자의 캐패시터 제조방법
KR20000040328A (ko) 스토리지 전극 형성 방법
KR960032747A (ko) 반도체 소자의 캐패시터 형성방법
KR960026835A (ko) 반도체소자의 캐패시터 제조방법
KR980005476A (ko) 반도체 소자의 저장전극 형성방법
KR960026791A (ko) 반도체소자의 캐패시터 제조방법
KR960026793A (ko) 반도체소자의 캐패시터 제조방법
KR960026864A (ko) 반도체소자의 캐패시터 제조방법
KR960026164A (ko) 반도체소자의 저장전극 제조방법
KR950015783A (ko) 반도체 메모리장치 및 그 제조방법
KR970024133A (ko) 반도체 소자의 저장전극 형성방법
KR960026819A (ko) 반도체소자의 저장전극 제조방법
KR960026741A (ko) 반도체소자의 캐패시터 제조방법
KR960026818A (ko) 반도체소자의 캐패시터 제조방법
KR960032720A (ko) 반도체소자의 캐패시터 제조방법
KR970054549A (ko) 반도체 장치의 커패시터 제조방법
KR970018496A (ko) 반도체 소자의 저장전극 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination