KR960032720A - 반도체소자의 캐패시터 제조방법 - Google Patents
반도체소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR960032720A KR960032720A KR1019950003908A KR19950003908A KR960032720A KR 960032720 A KR960032720 A KR 960032720A KR 1019950003908 A KR1019950003908 A KR 1019950003908A KR 19950003908 A KR19950003908 A KR 19950003908A KR 960032720 A KR960032720 A KR 960032720A
- Authority
- KR
- South Korea
- Prior art keywords
- etching process
- storage electrode
- mask
- gas
- electrode mask
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체소자의 캐패시터 제조방법에 관한 것으로, 하부절연층이 형성된 반도체기판에 접속되도록 도전층을 형성하고 불활성기체를 함유하는 가스를 이용한 플라즈마식각공정을 이용하여 표면적이 증가된 저장전극을 형성한 다음, 후공정에서 상기 저장전극의 표면에 유전체막과 플레이트전극을 형성하여 반도체소자의 고집적화에 충분한 정전용량을 갖는 캐패시터를 형성함으로써 반도체소자의 고집적화를 가능하게 하고 이에따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1G도는 본 발명의 제1실시예에 따른 반도체소자의 캐패시터 제조공정을 도시한 단면도.
Claims (13)
- 하부절연층이 형성된 반도체기판에 콘택마스크를 이용하여 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 예정된 부분에 도전층을 접속시키는 공정과, 상기 도전층을 전면식각하되, 불활성기체가 함유된 가스를 이용한 플라즈마식각공정으로 표면적을 거칠게 하는 공정과, 제1저장전극마스크를 이용하여 상기 다결정실리콘막을 일정두께 등방성식각하는 공정과, 제2저장전극마스크를 이용하고 상기 하부절연층을 식각장벽으로하여 상기 다결정실리콘막을 이빙성식각하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 도전층은 다결정실리콘을 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 불활성기체가 함유된 가스는 SF6 가스가 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제1저장전극마스크는 저장전극이 형성되지않을 부분에 형성된 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 등방성식각공정은 30 내지 1500mTorr의 압력조건하에서 SF6 가스를 이용한 플라즈마식각공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 제2저장전극마스크는 상기 제1저장전극마스크와 상이 반대인 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 이방성식각공정은 100 내지 700 와트의 압력조건하에서 SF6 가스를 이용한 플라즈마식각공정으로 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제1항에 있어서, 상기 캐패시터는 상기 제1저장저극마스크와 제2저장전극마스크, 두 개의 마스크를 사용하는 대신에 하나의 마스크를 이용하고 상이 다른 감광막을 사용한 식각공정이 이용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 반도체기판 상부에 하부절연층, 질화막 및 절연막을 순차적으로 형성하는 공정과, 콘택마스크를 이용하여 상기 절연막, 질화막 및 하부절연층을 식각함으로써 상기 반도체기판의 예정된 부분을 노출시키는 콘택홀을 형성하는 공정과, 상기 콘택홀을 통하여 상기 예정된 부분에 도전층을 접속시키는 공정과, 상기 도전층을 전면 식각하되, 불활성기체가 함유된 가스를 이용한 플라즈마 식각공정으로 표면적을 거칠게 하는 공정과, 저장전극 마스크를 이용한 식각공정으로 상기 도전층을 건식식각하는 공정과, 상기 절연막을 제거하는 공정을 포함하는 반도체소자의 캐패시터 제조방법.
- 제9항에 있어서, 상기 절연막은 상기 질화막보다 식각이 잘되는 절연물질로 형성되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제9항에 있어서, 상기 전면식각공정은 30 내지 2000mTorr의 압력과 20 내지 700 와트의 전력하에서 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제9항 또는 제11항에 있어서, 상기 전면식각공정은 아르곤가스가 첨가되어 실시되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.
- 제9항에 있어서, 상기 불활성기체가 함유된 가스는 SF6가 사용되는 것을 특징으로 하는 반도체소자의 캐패시터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003908A KR960032720A (ko) | 1995-02-27 | 1995-02-27 | 반도체소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950003908A KR960032720A (ko) | 1995-02-27 | 1995-02-27 | 반도체소자의 캐패시터 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR960032720A true KR960032720A (ko) | 1996-09-17 |
Family
ID=66549300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950003908A KR960032720A (ko) | 1995-02-27 | 1995-02-27 | 반도체소자의 캐패시터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960032720A (ko) |
-
1995
- 1995-02-27 KR KR1019950003908A patent/KR960032720A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR960032720A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026870A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052201A (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR970003991A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026791A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003497A (ko) | 반도체 소자의 콘택 형성방법 | |
| KR970003488A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970018745A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970018216A (ko) | 반도체 장치의 평탄화 방법 | |
| KR960043201A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026815A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR960026856A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960026800A (ko) | 반도체소자의 저장전극 제조방법 | |
| KR960043192A (ko) | 반도체 캐패시터 및 그 제조 방법 | |
| KR960026864A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003981A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970018572A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960026860A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052298A (ko) | 반도체소자의 비아콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |