JP3414013B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3414013B2
JP3414013B2 JP32492994A JP32492994A JP3414013B2 JP 3414013 B2 JP3414013 B2 JP 3414013B2 JP 32492994 A JP32492994 A JP 32492994A JP 32492994 A JP32492994 A JP 32492994A JP 3414013 B2 JP3414013 B2 JP 3414013B2
Authority
JP
Japan
Prior art keywords
platinum
etching
gas
film
sulfur
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP32492994A
Other languages
English (en)
Other versions
JPH07235527A (ja
Inventor
省二 松元
秀夫 二河
聡 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP32492994A priority Critical patent/JP3414013B2/ja
Publication of JPH07235527A publication Critical patent/JPH07235527A/ja
Application granted granted Critical
Publication of JP3414013B2 publication Critical patent/JP3414013B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路のチップ
に内蔵される高誘電体または強誘電体を有する容量素子
の白金よりなる電極をドライエッチングにより微細加工
する際の半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化が進む中で、
電磁波雑音である不要輻射低減対策に有効な高誘電体容
量素子内蔵マイコンや、低動作電圧、かつ高速書き込み
読みだし可能な強誘電体容量素子内蔵不揮発性ＲＡＭの
開発が盛んに行われている。これら高誘電体および強誘
電体材料はおもに金属酸化物からなり、反応性に富む酸
素を多く含有している。このような誘電体膜よりなる容
量絶縁膜を用いて容量素子を形成する場合、電極にはき
わめて反応性が少ない白金やパラジウム等の貴金属電極
が必要となる。
【０００３】図９は誘電体容量素子を内蔵した半導体装
置の一般的な容量素子の構造を示すものであり、図にお
いて、１ａは上電極、２ａは容量絶縁膜、３ａは下電
極、４は下地、７はコンタクトホール、８は層間絶縁膜
（酸化膜）、そして９は配線である。
【０００４】上記構造において、下電極３ａの面積が上
電極１ａの面積に比べて大きくなっているが、これは上
電極１ａと下電極３ａの２箇所で上層の配線９とコンタ
クトをとるためである。
【０００５】容量素子を形成するためのエッチング工程
は上電極用白金膜と誘電体膜のエッチング工程と下電極
用白金膜３のエッチング工程との２工程からなり、上電
極用白金膜と誘電体膜のエッチング工程では下電極用白
金膜とのエッチング速度の選択性が必要となる。
【０００６】従来、白金のエッチングは王水によるウェ
ットエッチングやアルゴン（Ａｒ）によるイオンミリン
グ等で行われてきた。しかしながら、王水によるウェッ
トエッチング、およびイオンミリングでは等方性エッチ
ングによる微細加工精度の問題、特にイオンミリングで
は白金と下地とのエッチング選択性が低い点で問題とな
る。
【０００７】そのため、近年、ドライエッチングによる
白金の微細加工技術の研究開発が盛んに行われており、
エッチングガスとして塩素（Ｃｌ2）や臭化水素（ＨＢ
ｒ）を用いることが報告されている（１９９１年秋期応
用物理学会予稿集，９ｐ−ＺＦ−１７，第５１６ペー
ジ、１９９３年春期応用物理学会予稿集，３０ａ−ＺＥ
−３，第Ｐ５７７ページ等）。
【０００８】以下、エッチングガスとして塩素ガスを使
用したときの白金のエッチング速度の高周波（ＲＦ）電
力依存性について説明する。
【０００９】図１０は白金のエッチングガスとして塩素
ガスを使用したときの白金のエッチング速度、およびレ
ジストとのエッチング速度比のＲＦ電力依存性を示すも
のであり、横軸はＲＦ電力、縦軸は白金のエッチング速
度とレジストとのエッチング速度比を示している。
【００１０】エッチング装置としては、マグネトロンリ
アクティブ イオン エッチング（ＲＩＥ）モードのド
ライエッチング装置を使用した。
【００１１】このときのエッチング条件は、塩素ガス流
量が２０ＳＣＣＭ、ガス圧力は１Ｐａである。エッチン
グ中のウェハ温度は、ウェハ裏面をヘリウム（Ｈｅ）で
冷却する方式を用いているため、２０℃以下となってい
る。
【００１２】図１０より、白金のエッチング速度はＲＦ
電力を２００Ｗから６００Ｗに高くするに従って、１０
ｎｍ／分から１００ｎｍ／分に速くなる傾向がある。
【００１３】また、レジストとのエッチング速度比はＲ
Ｆ電力を２００Ｗから６００Ｗに高くするに従って、
０.２から０.３に高くなる傾向にあるが、そのエッチン
グ速度比はきわめて低いということができる。
【００１４】塩素ガスを使用したときの白金のエッチン
グ速度のＲＦ電力依存性の同様の結果は上記引用文献に
おいても報告されている。
【００１５】また、上記引用文献には、エッチングガス
として臭化水素（ＨＢｒ）ガスを使用した例も開示され
ており、その時の白金のエッチング速度は１２０ｎｍ／
分であると報告されている。
【００１６】
【発明が解決しようとする課題】しかしながら上記従来
のようにエッチングガスとして塩素、臭化水素単体ガス
を使用した場合、白金のエッチング速度が非常に遅いこ
とから、所望の膜厚（数百ｎｍ）の白金をエッチングす
るときエッチング時間が長くなり、製造装置のスループ
ットが低下する。
【００１７】また、エッチング時間が長くなると、従来
のエッチングガスではマスク材料であるレジストとのエ
ッチング速度比が悪いため、エッチング途中でレジスト
膜がエッチングされてしまう。さらにまた、レジスト膜
厚を厚くすると、解像度が悪くなり、微細パターン形成
が非常に困難になるという事態を招くこととなる。
【００１８】レジストとのエッチング速度比を上げる方
法として、カーボン系のガスを添加し、プラズマ重合に
よりカーボン膜を堆積しながらエッチングする方法もあ
るが、装置反応室内に、このカーボン膜が堆積され、パ
ーティクル発生の原因となる。
【００１９】そのため、装置メンテナンスの必要頻度が
多くなり、装置の稼働率が低下してしまう。
【００２０】本発明はこのような従来の方法にあった課
題を解決しようとするものであり、白金のエッチング速
度を速くし、したがって製造装置のスループットを向上
することができる半導体装置の製造方法を提供すること
を目的とする。
【００２１】
【課題を解決するための手段】上記目的を達成するため
に本発明は、回路素子や配線等が形成された基板上に絶
縁膜、下電極用白金膜、誘電体膜および上電極用白金膜
を形成し、上電極用白金膜および誘電体膜を選択的にド
ライエッチングした後、下電極用白金膜を選択的にドラ
イエッチングして容量素子を構成させる半導体装置の製
造方法であって、下電極または上電極を構成する白金の
ドライエッチングにおいて、エッチングガスとして硫黄
を含んだ単体ガスを使用するものである。
【００２２】
【００２３】さらに白金のドライエッチング工程前にイ
オン注入によって硫黄を白金中に注入し、硫黄と白金の
化合物を形成した後、その白金化合物をドライエッチン
グするものである
【００２４】
【作用】本発明において、白金のエッチングを行う際の
エッチングガスとして硫黄を含んだ単体ガスを使用する
ので、エッチング中に白金と硫黄との化合物が形成さ
れ、その化合物の沸点が白金の沸点に比較してきわめて
低いことから、白金のエッチング速度が高められ、製造
装置のスループットが向上する。また、白金のエッチン
グ時間が短くなるので、レジストのエッチングが防止さ
れる。
【００２５】
【実施例】以下、本発明の一実施例について、図面を参
照しながら図９に示す従来と同一部分には同一符号を付
して説明する。
【００２６】図１（Ａ）〜（Ｄ）は本発明の一実施例の
半導体装置の製造方法における容量素子の形成工程を示
すものであり、図において、１は上電極用白金膜、１ａ
は上電極、２は誘電体膜、２ａは容量絶縁膜、３は下電
極用白金膜、４は下地となる絶縁膜、５，６はレジスト
膜である。なお、説明を簡単にするために基板上の回路
素子が形成された領域は省略した。
【００２７】シリコン基板の上面に形成した下地４上に
下電極用の白金膜３を２００ｎｍの厚さに堆積し、その
下電極用白金膜３上に誘電体材料よりなる誘電体膜２を
膜厚１８０ｎｍ堆積し、さらにその誘電体膜２上に上電
極用の白金膜１を２００ｎｍの膜厚で堆積する。
【００２８】つぎにこのように構成された多層膜形成体
から容量素子を形成する工程のプロセスについて説明す
る。
【００２９】まず、図１（Ａ）に示すように上電極用白
金膜１上に上電極１ａと容量絶縁膜２ａを形成するため
のレジスト膜５を設ける。つぎに図１（Ｂ）に示すよう
に上電極用白金膜１と誘電体膜２をエッチングすること
によって上電極１ａと容量絶縁膜２ａを形成し、下電極
用白金膜３の表面が露出した時点でエッチングを停止す
る。つぎに図１（Ｃ）に示すように上電極１ａと容量絶
縁膜２ａの全体を覆うようにレジスト膜６を形成する。
最後に、図１（Ｄ）に示すように下電極用白金膜３のエ
ッチングを行い、下電極３ａを形成する。この工程にお
いて、上電極１ａと下電極３ａの２箇所において後工程
で設けられる上層の配線とのコンタクト部を設けるため
に下電極３ａの面積を大きくする必要がある。
【００３０】上述の構造の半導体装置の容量素子を形成
するための製造方法の第１の実施例として、硫黄を含ん
だガスである塩化硫黄（Ｓ2Ｃｌ2）ガス単体を白金のエ
ッチングガスとして使用した場合の、ＲＦ電力の変化に
よる白金のエッチング速度とレジストとのエッチング速
度比を図２に示す。
【００３１】図２に示した特性を、白金のエッチングガ
スとして塩素ガスを使用した従来の製造法における図１
０の特性と比較すると、明らかに白金のエッチング速度
が約２倍に上昇しており、レジストとのエッチング速度
比が、ＲＦ電力を２００Ｗから６００Ｗに高くするに従
って、０.４から０.５に高くなる傾向であることがわか
る。また、レジストとのエッチング速度比は約２倍高く
なっている。
【００３２】図３は本発明の第２の実施例としてエッチ
ングガスとして塩素ガスとＳ2Ｃｌ2ガスとを混合使用し
たときの白金のエッチング速度のガス混合比依存性を示
すものであり、横軸がガス混合比、縦軸が白金のエッチ
ング速度である。
【００３３】エッチング装置としては、マグネトロンＲ
ＩＥモードのドライエッチング装置を使用した。
【００３４】このときのエッチング条件は、エッチング
ガスの混合比Ｓ2Ｃｌ2／（Ｓ2Ｃｌ2＋Ｃｌ2）を変化さ
せ、ＲＦ電力を６００Ｗ一定、ガス圧力を１Ｐａ一定と
した。エッチング中のウェハ温度は、ウェハ裏面冷却方
式を用いているため、２０℃以下となっている。
【００３５】図３より明らかなように、白金のエッチン
グ速度は、エッチングガス混合比が塩素ガス１００％か
らＳ2Ｃｌ2ガス１００％に変化するに従って、１００ｎ
ｍ／分から２００ｎｍ／分に速くなる傾向にあることが
わかる。
【００３６】このように本実施例によれば、白金のエッ
チングを行う際にエッチングガスとして硫黄を含んだガ
スを使用することにより、白金のエッチング速度を速く
でき、このため製造装置のスループットを向上させるこ
とが可能となり、レジストとのエッチング速度比を高く
することができる。
【００３７】本実施例では、エッチングガスとしてＳ2
Ｃｌ2ガス単体または塩素ガスとＳ2Ｃｌ2ガスとの混合
ガスを使用した例について述べたが、硫黄を含んだガス
であるＳＦ6ガス単体、またはＳ2Ｆ2ガス単体を使用し
た場合でも同様の効果を得ることができる。
【００３８】つぎに本発明の第３の実施例として白金の
エッチングを行う際の添加ガスとして硫黄を含んだガス
であるＨ2Ｓガスを使用した場合について、図面を参照
しながら説明する。
【００３９】図４はエッチングガスとしてＨＢｒガス、
添加ガスとしてＨ2Ｓガスを使用したときの白金のエッ
チング速度、およびレジストとのエッチング速度比のＲ
Ｆ電力依存性を示すものであり、横軸はＲＦ電力、縦軸
は白金のエッチング速度およびレジストとのエッチング
速度比を示している。
【００４０】エッチング装置としては、マグネトロンＲ
ＩＥモードのドライエッチング装置を使用した。
【００４１】このときのエッチング条件は、ＨＢｒガス
流量２０ＳＣＣＭ、Ｈ2Ｓガス流量１０ＳＣＣＭで、ガ
ス圧力は１Ｐａである。エッチング中のウェハ温度は、
ウェハ裏面冷却方式を用いているため、２０℃以下とな
っている。
【００４２】図４より明らかなように、白金のエッチン
グ速度は、ＲＦ電力を２００Ｗから６００Ｗに高くする
に従って、２０ｎｍ／分から２００ｎｍ／分に速くなる
傾向にあり、図１０に示す従来の場合と比較して、白金
のエッチング速度が約２倍に上昇していることがわか
る。また、レジストとのエッチング速度比は、ＲＦ電力
を２００Ｗから６００Ｗに高くするに従って、０.４か
ら０.５に高くなる傾向にあることがわかる。さらに、
白金のエッチングガスとして塩素ガス単体を使用したと
きと比較して、レジストとのエッチング速度比が約２倍
高くなっている。
【００４３】図５はエッチングガスとしてＨＢｒガス、
添加ガスとしてＨ2Ｓガスを使用したときの白金のエッ
チング速度のガス混合比依存性を示すものであり、横軸
はガス混合比、縦軸は白金のエッチング速度である。
【００４４】エッチング装置としては、マグネトロンＲ
ＩＥモードのドライエッチング装置を使用し、このとき
のエッチング条件はガスの混合比Ｈ2Ｓ／（Ｈ2Ｓ＋ＨＢ
ｒ）（％）を変化させ、ＲＦ電力を６００Ｗ一定、ガス
圧力を１Ｐａ一定とした。エッチング中のウェハ温度は
ウェハ裏面冷却方式を用いているため、２０℃以下とな
っている。
【００４５】図５より明らかなように、白金のエッチン
グ速度はガスの混合比が約３０％のとき、２００ｎｍ／
分ともっとも速くなることがわかる。
【００４６】このように本実施例によれば、白金のエッ
チングを行う際に添加ガスとして硫黄を含んだガスを使
用することにより、白金のエッチング速度を速くするこ
とができ、これによって製造装置のスループットを向上
することが可能となり、またレジストとのエッチング速
度比を高くすることができる。
【００４７】本実施例では、添加ガスとしてＨ2Ｓガス
を使用した例について述べたが、硫黄を含んだガスであ
るＳＯ2ガスを使用した場合でも同様の効果を得ること
ができる。
【００４８】つぎに本発明の第４の実施例として、イオ
ン注入工程によって硫黄を白金中に注入し、硫黄と白金
の化合物を形成した後、白金をドライエッチングした場
合について、図面を参照しながら説明する。
【００４９】図６（Ａ）〜（Ｄ）は本実施例における容
量素子の形成工程を示すものであり、図において、１は
上電極用白金膜、１ａは上電極、２は誘電体膜、３は下
電極用白金膜、４は絶縁膜よりなる下地、そして５はレ
ジスト膜である。
【００５０】シリコン基板の上面に形成した下地４上に
下電極用の白金膜３を２００ｎｍの厚さに堆積し、その
下電極用白金膜３上に誘電体膜２を膜厚１８０ｎｍ堆積
し、さらにその誘電体膜２上に上電極用の白金膜１を２
００ｎｍの膜厚で堆積する。
【００５１】つぎにこのように構成された多層膜形成体
から容量素子を形成する工程のプロセスについて説明す
る。
【００５２】まず、図６（Ａ）に示すように上電極用白
金膜１の上面にレジスト膜５を形成する。つぎに図６
（Ｂ）に示すようにイオン注入工程にて、上電極用白金
膜１の内部に硫黄をイオン注入し、図６（Ｃ）に示すよ
うに、エッチング除去すべき領域の上電極用白金膜１と
硫黄を反応させて化合物を形成する。このとき、誘電体
膜２に硫黄が注入されることはない。つぎに図６（Ｄ）
に示すようにこの白金と硫黄の化合物をエッチングし、
除去する。
【００５３】図７はこのイオン注入工程で硫黄を白金中
に注入し、硫黄と白金の化合物を形成した後、エッチン
グガスとして塩素ガスを使用したときの白金のエッチン
グ速度のＲＦ電力依存性を示すものであり、横軸はＲＦ
電力、縦軸は白金のエッチング速度である。
【００５４】エッチング装置としてマグネトロンＲＩＥ
モードのドライエッチング装置を使用し、このときのイ
オン注入条件は、加速電圧６００ｋｅＶで、ドープ量５
×１０15ａｔｍ／ｃｍ2である。
【００５５】このときのエッチング条件は、塩素ガス流
量２０ＳＣＣＭ、ガス圧力は１Ｐａである。エッチング
中のウェハ温度は、ウェハ裏面冷却方式を用いているた
め、２０℃以下となっている。
【００５６】図７より明らかなように、白金のエッチン
グ速度は、ＲＦ電力を２００Ｗから６００Ｗに高くする
に従って、１５ｎｍ／分から１５０ｎｍ／分に速くなる
傾向にあることがわかる。図１０に示す従来例と比較
し、白金のエッチング速度が約１.５倍に上昇してい
る。
【００５７】このように本実施例によれば、イオン注入
工程にて、硫黄を上電極用白金膜１中に注入し、硫黄と
白金の化合物を形成した後、この化合物をドライエッチ
ングすることにより、上電極用白金膜１のエッチング速
度を速くすることができ、これによって、製造装置のス
ループットを向上することができる。
【００５８】つぎにエッチングガスとして硫黄を含んだ
ガス、また添加ガスとして硫黄を含んだガスを使用した
場合、また白金と硫黄の化合物を形成しながら白金をド
ライエッチング、または白金と硫黄からなる化合物を形
成した後、白金をドライエッチングする場合、白金のエ
ッチング速度が速くなるメカニズムについて説明する。
【００５９】図８は白金と硫黄との合金状態図であり、
白金にごく少量の硫黄を混入することにより、１１７５
℃で蒸発し始めることがわかる。
【００６０】白金の沸点は３８０４℃と非常に高いこと
が知られているが、白金にごく少量の硫黄を混入するこ
とで上記したように白金の沸点が低くなることがわか
る。
【００６１】また、硫黄を含んだガスであるＳ2Ｃｌ2ガ
スやＳ2Ｆ2ガスは、Ｓ／Ｘ比（Ｘ＝Ｃｌ，Ｆ）が大き
く、プラズマ中で解離したときに容易に硫黄を堆積しや
すいガスである。
【００６２】したがってエッチングガスとして硫黄を含
んだガス、また、添加ガスとして硫黄を含んだガスを使
用することにより、プラズマ中で解離した硫黄と白金が
反応して沸点の低い化合物を生成するため、エッチング
ガスとして塩素ガス単体を使用した場合と比較して白金
のエッチング速度が速くなるのである。
【００６３】したがって上電極用白金膜１と誘電体膜２
をエッチングする工程では、最初、白金のエッチング速
度が比較的遅い条件でエッチングし、下電極用白金膜３
が露出した時点でエッチングを停止する。つぎに下電極
用白金膜３をエッチングする工程では、白金のエッチン
グ速度の速い条件でエッチングすることによって必要と
する容量素子構造を形成することができる。
【００６４】
【発明の効果】本発明は、白金のエッチングガスに硫黄
を含んだ単体ガス、または添加ガスに硫黄を含んだガス
を使用することにより、白金を沸点の低い硫黄と白金の
化合物に変えながら、また化合物を形成した後にエッチ
ングしているため、白金のエッチング速度を速くするこ
とができる。またレジストとのエッチング速度比も大き
くすることができるため、加工精度のよい、かつ製造装
置のスループットの高い優れた半導体装置の製造方法を
実現することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｄ）は本発明の一実施例の半導体装
置の製造方法における容量素子の形成工程図
【図２】本発明の第１の実施例における、エッチングガ
スとしてＳ2Ｃｌ2ガス単体を使用したときの白金のエッ
チング速度、およびレジストとのエッチング速度比のＲ
Ｆ電力依存性を示す特性図
【図３】同第２の実施例における、エッチングガスとし
て塩素ガスとＳ2Ｃｌ2ガスを使用したときの白金のエッ
チング速度のガス混合比依存性を示す特性図
【図４】同第３の実施例における、エッチングガスとし
てＨＢｒガス、添加ガスとしてＨ2Ｓガスを使用したと
きの白金のエッチング速度、およびレジストとのエッチ
ング速度比のＲＦ電力依存性を示す特性図
【図５】同実施例における、白金のエッチング速度に及
ぼすＨＢｒガスとＨ2Ｓガスとのガス混合比依存性を示
す特性図
【図６】（Ａ）〜（Ｄ）は本発明の第４の実施例の半導
体装置の製造方法における容量素子の形成工程図
【図７】同実施例のイオン注入工程で硫黄を白金中に注
入し、硫黄と白金の化合物を形成した後、塩素ガスを使
用して白金をエッチングしたときのエッチング速度のＲ
Ｆ電力依存性を示す特性図
【図８】白金と硫黄の合金状態図
【図９】従来の半導体装置の製造方法による一般的な容
量素子の断面図
【図１０】同製造方法においてエッチングガスとして塩
素ガス単体を使用したときの白金のエッチング速度、お
よびレジストとのエッチング速度比のＲＦ電力依存性を
示す特性図
【符号の説明】
１ 上電極用白金膜 １ａ 上電極 ２ 誘電体膜 ２ａ 容量絶縁膜 ３ 下電極用白金膜 ３ａ 下電極 ４ 下地（絶縁膜） ５，６ レジスト膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−151383（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/822 H01L 27/04 H01L 27/105

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路素子や配線等が形成された基板上に
    絶縁膜、下電極用白金膜、誘電体膜および上電極用白金
    膜を形成し、前記上電極用白金膜および誘電体膜を選択
    的にドライエッチングした後、下電極用白金膜を選択的
    にドライエッチングして容量素子を構成させる半導体装
    置の製造方法であって、前記下電極または上電極を構成
    する白金のドライエッチングガスとして硫黄を含んだ単
    体ガスを使用することを特徴とする半導体装置の製造方
    法。
  2. 【請求項２】 硫黄を含んだガスが弗化硫黄単体ガス、
    塩化硫黄単体ガスであることを特徴とする請求項１記載
    の半導体装置の製造方法。
  3. 【請求項３】 回路素子や配線等が形成された基板上に
    絶縁膜、下電極用白金膜、誘電体膜および上電極用白金
    膜を形成し、前記上電極用白金膜および誘電体膜を選択
    的にドライエッチングした後、下電極用白金膜を選択的
    にドライエッチングして容量素子を構成させる半導体装
    置の製造方法であって、前記下電極または上電極を構成
    する白金のドライエッチング工程前にイオン注入によっ
    て硫黄を白金中に注入し、硫黄と白金の化合物を形成し
    た後、その白金の化合物をドライエッチングすることを
    特徴とする半導体装置の製造方法。
JP32492994A 1993-12-28 1994-12-27 半導体装置の製造方法 Expired - Fee Related JP3414013B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32492994A JP3414013B2 (ja) 1993-12-28 1994-12-27 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-336161 1993-12-28
JP33616193 1993-12-28
JP32492994A JP3414013B2 (ja) 1993-12-28 1994-12-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07235527A JPH07235527A (ja) 1995-09-05
JP3414013B2 true JP3414013B2 (ja) 2003-06-09

Family

ID=26571668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32492994A Expired - Fee Related JP3414013B2 (ja) 1993-12-28 1994-12-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3414013B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
KR100546275B1 (ko) * 1998-06-15 2006-04-21 삼성전자주식회사 반도체 장치의 백금막 식각방법

Also Published As

Publication number Publication date
JPH07235527A (ja) 1995-09-05

Similar Documents

Publication Publication Date Title
JP3460347B2 (ja) 半導体装置の製造方法
KR0171060B1 (ko) 반도체장치의 제조방법
CA1061915A (en) Method of fabricating metal-semiconductor interfaces
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
US5904566A (en) Reactive ion etch method for forming vias through nitrogenated silicon oxide layers
US7202172B2 (en) Microelectronic device having disposable spacer
JP2953974B2 (ja) 半導体装置の製造方法
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US6686292B1 (en) Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
JPH03114226A (ja) 微細構造デバイスにおけるＳｉエッチング残留物除去方法
US6376384B1 (en) Multiple etch contact etching method incorporating post contact etch etching
US6444584B1 (en) Plasma etch method for forming composite silicon/dielectric/silicon stack layer
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
EP0471845B1 (en) Method of forming silicon oxide film
JP3414013B2 (ja) 半導体装置の製造方法
JP3440735B2 (ja) ドライエッチング方法
JPH0629314A (ja) 半導体装置及びその製造方法
JP2845160B2 (ja) 半導体装置
JP3235549B2 (ja) 導電層形成法
KR19980028826A (ko) 메모리용 플라트늄(Pt) 박막 형성방법
US6521539B1 (en) Selective etch method for selectively etching a multi-layer stack layer
JP2881267B2 (ja) 半導体装置およびその作製方法
JP3420743B2 (ja) 半導体装置及びその製造方法
JP3015765B2 (ja) 半導体装置の製造方法及び半導体装置
JP3416320B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080404

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090404

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100404

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110404

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120404

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees