KR100363591B1 - 드라이 에칭 방법 - Google Patents

드라이 에칭 방법 Download PDF

Info

Publication number
KR100363591B1
KR100363591B1 KR1020000011754A KR20000011754A KR100363591B1 KR 100363591 B1 KR100363591 B1 KR 100363591B1 KR 1020000011754 A KR1020000011754 A KR 1020000011754A KR 20000011754 A KR20000011754 A KR 20000011754A KR 100363591 B1 KR100363591 B1 KR 100363591B1
Authority
KR
South Korea
Prior art keywords
film
gas
etching
metal
dry etching
Prior art date
Application number
KR1020000011754A
Other languages
English (en)
Other versions
KR20000076800A (ko
Inventor
스기우라히로시
나리타마사키
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP11065046A external-priority patent/JP2000260759A/ja
Priority claimed from JP11068052A external-priority patent/JP2000269188A/ja
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20000076800A publication Critical patent/KR20000076800A/ko
Application granted granted Critical
Publication of KR100363591B1 publication Critical patent/KR100363591B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

알루미늄을 주성분으로 하는 금속막과, 티탄 및 질화 티탄 중 적어도 하나를 포함하는 박막과의 적층막의 패터닝에 사용되는 드라이 에칭 방법을 개시한다. 이 드라이 에칭 방법은 금속막을 가공하지 않는 가스 조성을 갖는 제1 에칭 가스(CF4가스, Ar 가스 및 Cl 가스의 혼합 가스)를 이용하여 박막을 드라이 에칭한다. 이 후, 제1 에칭 가스와는 다른 가스 조성을 갖는 제2 에칭 가스(Cl 가스 및 BCl3가스의 혼합 가스)를 이용하여 금속막을 드라이 에칭한다.

Description

드라이 에칭 방법{METHOD OF DRY ETCHING}
본 발명은 반도체 장치의 제조에 사용되는 드라이 에칭 방법에 관한 것으로, 구체적으로는 알루미늄을 주성분으로 하는 금속막과, 금속 또는 금속 화합물 박막과의 적층막의 드라이 에칭 방법에 관한 것이다.
종래, 반도체 기판상에 형성되는 금속 배선은 통상 드라이 에칭법을 이용하여 형성된다.
도 1은 금속 배선이 형성된 반도체 기판의 단면도이다.
도 1에 도시된 바와 같이, 반도체 기판(101)상에는 절연막(102)이 형성되어 있다. 반도체 기판(101)은 실리콘 등의 반도체로 이루어지고, 절연막(102)은 이산화실리콘(SiO2) 등의 절연물로 이루어진다. 절연막(102)의 표면은 평탄하다. 평탄한 절연막(102)의 표면상에는 금속 배선(적층막)(103)이 형성되어 있다. 금속 배선은 하층의 배선(도시하지 않음), 또는 반도체 기판(101), 또는 MOS 트랜지스터의 게이트(도시하지 않음) 등에 전기적으로 접속되고, 또한 절연막(105)상에 형성되는 상층의 금속 배선(도시하지 않음)에도 접속된다. 절연막(105)은 이산화실리콘(SiO2) 등의 절연물로 이루어지며, 금속 배선을 피복하도록 반도체 기판(101)상에 형성된다.
금속 배선은 금속막(103a)과, 이 금속막(103a)상에 형성된 박막(103b)과의 적층막(103)이다. 금속막(103a)은 알루미늄을 주성분으로 하고, 동이나 실리콘이 적절하게 함유된 금속으로 이루어진다. 또한, 박막(103b)은 금속막(103a)을 보호하고, 배선으로서의 신뢰성을 향상시키는 금속, 또는 금속 화합물, 또는 상기 금속과 상기 금속 화합물과의 적층 구조로 이루어진다. 상기 금속으로서는 예컨대 티탄, 텅스텐 등이 선택되고, 상기 금속 화합물로서는 질화 티탄, 텅스텐 실리사이드 등이 선택된다. 도 1에는 적층 구조의 예를 도시한다.
적층막(13)으로 이루어진 금속 배선은 종래 도 2a 내지 도 2d에 도시된 공정에 의해 형성된다.
우선, 도 2a에 도시된 바와 같이, 반도체 기판(101)상의 절연막(102)에 알루미늄을 주성분으로 하는 금속막(103a), 박막(103b) 및 반사 방지막(103C)을 순차적으로 적층하여, 적층막(103')을 형성한다. 반사 방지막(103c)은 포토레지스트로의 광의 반사를 방지하는 물질, 예컨대 카본을 함유한 유기 화합물막 등으로 이루어진다.
다음에, 도 2b에 도시된 바와 같이, 적층막(103')상에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 계속해서, 노광 기술을 이용하여 포토레지스트막에 금속 배선의 패턴에 대응한 패턴을 노광하고 그 노광된 포토레지스트막을 현상한다. 이것에 의해, 금속 배선의 패턴에 대응한 패턴을 갖는 포토레지스트 패턴(104)을 얻을 수 있다.
다음에, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(104)을 마스크로 이용하여 적층막(103)을 드라이 에칭한다. 이것에 의해, 적층막(103')은 금속 배선 패턴으로 패터닝된다.
다음에, 도 2d에 도시된 바와 같이, 포토레지스트 패턴(104) 및 반사 방지막(103c)을 제거한다. 이것에 의해, 금속막(103a)과, 박막(103b)과의 적층막(103)으로 이루어진 금속 배선이 형성된다.
이 후, 도 1에 도시된 바와 같이, 절연막(105)을 반도체 기판(101)상에 퇴적시킨다.
종래, 반사 방지막(103c), 박막(103b) 및 알루미늄을 주성분으로 하는 금속막(103a)을 함유하는 적층막(103')의 드라이 에칭은 염소 가스(Cl2)와 삼염화붕소(BCl3)를 함유하는 가스계에서 행해지고 있다. 염소 가스와 삼염화붕소를 함유하는 가스계는 통상 알루미늄막을 가공하는 경우에 사용되는 가스계이다.
상기 적층막(103)을 염소 가스와 삼염화붕소를 함유하는 가스계에서 에칭하는 경우, 염소 가스의 유량비를 높이고, 염소 가스의 혼합비를 높이면, 도 3a에 도시된 바와 같이, 박막(103b)은 수직으로 에칭된다. 그러나, 금속막(103a)은 사이드 에칭되고, 박막(103b)은 금속막(103a)에 대하여 돌출(overhang)된다. 박막(103b)이 돌출되면, 예컨대 절연막(105)을 퇴적했을 때, 금속막(103a)사이에 도 4a에 도시된 바와 같은 “공극(void)"을 발생시킬 가능성이 있다.
반대로, 염소 가스의 유량비를 낮추고, 염소 가스 혼합비를 낮추면, 도 3b에 도시된 바와 같이, 금속막(103a)의 사이드 에칭은 감소한다. 그러나, 박막(103b)은 수직으로 에칭되지 않고, 테이퍼 형상이 되며, 박막(103b) 밑바닥의 치수가 증가한다. 박막(103b) 밑바닥의 치수가 증가하면, 금속막(103a)의 폭이 커지고, 도 4b에 도시된 바와 같이, 금속막(103a) 사이의 간격 "D"가 좁아져 미세한 금속 배선 가공은 곤란해진다.
그래서, 양쪽의 좋은 면을 조합시켜 박막(103b)의 도중까지는 염소 가스의 혼합비를 높여서 에칭하고, 도중에 염소 가스의 혼합비를 낮추어 금속막(103a)을 에칭한다. 이와 같이 염소 가스의 혼합비를 도중에 전환하도록 하면, 박막(103b)을 수직으로 에칭할 수 있고, 또한 금속막(103a)의 사이드 에칭도 억제할 수 있다고 하는 효과를 얻을 수 있다.
그러나, 통상 박막(103b)이나 금속막(103a)의 에칭 레이트는 반도체 기판면 내에서 불균일하다. 이 때문에, 염소 가스의 혼합비를 도중에 전환했다고 해도 상기 효과를 반도체 기판 전체에서 균일하게 얻는 것은 곤란하다.
본 발명은 이러한 사정에 의해 이루어진 것으로, 그 주요 목적은 금속막과 이 금속막상에 형성된 금속 또는 금속 화합물을 함유하는 박막과의 적층막을, 상기 박막을 수직으로 에칭하고, 또 상기 금속막의 사이드 에칭이 억제되도록 패터닝할 수 있는 드라이 에칭 방법을 제공하는 데에 있다.
도 1은 금속 배선이 형성된 반도체 기판의 단면도.
도 2a 내지 도 2d는 각각 종래의 금속 배선의 형성 방법을 도시한 단면도.
도 3a 및 도 3b는 각각 종래의 금속 배선의 형상을 도시한 단면도.
도 4a 및 도 4b는 각각 종래의 금속 배선 문제를 설명하기 위한 도면.
도 5는 드라이 에칭 장치를 개략적으로 도시한 도면.
도 6은 금속 배선이 형성된 반도체 기판의 단면도.
도 7a 내지 도 7e는 본 발명의 제1 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도.
도 8은 본 발명의 제1 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성된 금속 배선의 형상을 도시한 단면도.
도 9는 본 발명의 제1 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성된 금속 배선의 효과를 설명하기 위한 도면.
도 10은 금속막의 에칭 레이트와, CF4가스의 유량비와의 관계를 도시한 도면.
도 11a 내지 도 11c는 각각 본 발명의 제2 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도.
도 12a 내지 도 12c는 각각 본 발명의 제3 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도.
도 13은 금속 배선이 형성된 반도체 기판의 단면도.
도 14a 내지 도 14d는 각각 종래의 금속 배선의 형성 방법을 도시한 단면도.
도 15는 실험 결과를 도시한 도면.
도 16은 산소 유량과, 마스크 치수(S)와의 관계를 도시한 도면.
도 17a 내지 도 17d는 각각 본 발명의 제4 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도.
도 18은 본 발명의 제4 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성된 금속 배선의 형상을 도시한 단면도.
도 19는 비교예에 관한 드라이 에칭 방법을 이용하여 형성된 금속 배선의 형상을 도시한 단면도.
도 20a 내지 도 20d는 각각 본 발명의 제5 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도.
도 21은 본 발명의 제5 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성된 금속 배선의 형상을 도시한 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
11, 101 : 반도체 기판
12, 102, 105 : 절연막
13, 103 : 금속 배선
상기 주요 목적을 달성하기 위해서, 본 발명의 드라이 에칭 방법은, 마스크층을 반도체 기판상의 적층막상에 형성하는 단계- 여기서 상기 적층막은 상기 반도체 기판상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 함유하는 박막을 포함함-와; 상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계- 여기서 상기 패터닝 단계는, 상기 금속막을 가공하지 않는 가스 조성을 갖는 제1 에칭 가스를 이용하여 상기 박막을 드라이 에칭하는 제1 공정과, 상기 제1 에칭 가스와는 서로 다른 가스 조성을 갖는 제2 에칭 가스를 이용하여 상기 금속막을 드라이 에칭하는 제2 공정을 포함함-를 포함하는 것을 특징으로 한다.
또한, 다른 목적은 배리어층과 이 배리어층상에 형성된 금속막과의 적층막을 치수 변환차가 저감되도록 패터닝하는 것이 가능한 드라이 에칭 방법을 제공하는 데에 있다.
또, 이러한 목적을 달성하기 위해서, 본 발명의 드라이 에칭 방법은, 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 배리어층과 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막을 포함함-와; 상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서 상기 패터닝 단계는, 산소 원자를 포함하는 에칭 가스를 이용하여 상기 적층막을 드라이 에칭하는 공정을 포함함-를 포함하는 것을 특징으로 한다.
이하, 도면을 참조하여 발명의 실시 형태를 설명한다. 또, 이 설명에 있어서, 전 도면에 걸쳐 공통되는 부분에는 공통되는 참조 부호를 붙인다.
(제1 실시 형태)
실시 형태의 설명에 앞서서, 본 발명에 관한 드라이 에칭에 이용되는 드라이에칭 장치를 설명한다.
도 5는 드라이 에칭 장치를 개략적으로 도시한 도면이다.
도 5에 도시된 바와 같이, 본 발명에 이용되는 드라이 에칭 장치는 유도 결합형 플라즈마(ICP) 코일(1)을 구비하고 있다. 반응 처리실(10)은 알루미늄 합금으로 제조된 것으로, 그 내벽은 산화 피막 가공(알루마이트 가공)되어 있다. 반도체 웨이퍼 등의 피처리체(5)는 하부 전극(2)상에 설치되어 반응 처리실(10) 내에 수납된다. ICP 코일(1) 및 하부 전극(2)은 각각 블로킹 콘덴서(6)를 통해 고주파 전원(7)에 접속되어 있다. 고주파 전원(7)은 ICP 코일(1) 및 하부 전극(2)에 고주파 전력을 공급한다. 반응 가스는 가스 도입구(3)로부터 세라믹 파트(격벽)(4)에 형성된 관통 홀(8)을 통해 반응 처리실(10)로 도입된다. 고주파 전력을 ICP 코일(1) 및 하부 전극(2)에 인가하면, 반응 처리실(10)내에는 플라즈마가 생성된다. 피처리체(5)상에 형성된 박막의 에칭 처리는 생성된 플라즈마를 이용하여 행해진다. 피처리체(5)와 반응한 반응 가스는 배기구(9)로부터 반응 처리실(10) 밖으로 배기된다.
다음에, 본 발명에 관한 드라이 에칭 방법을 이용한 반도체 장치의 제조 방법을 설명한다. 이 예에서는, 반도체 장치의 금속 배선의 패터닝시에 본 발명에 관한 드라이 에칭 방법이 사용된다.
도 6은 금속 배선이 형성된 반도체 기판의 단면도이다.
도 6에 도시된 바와 같이, 반도체 기판(웨이퍼)(11)상에는 절연막(12)이 형성되어 있다. 반도체 기판(11)은 실리콘 등의 반도체로 이루어지고, 절연막(12)은이산화실리콘(SiO2) 등의 절연물로 이루어진다. 절연막(12)의 표면은 평탄하다. 평탄한 절연막(12)의 표면상에는 금속 배선(적층막)(13)이 형성되어 있다. 금속 배선은 하층의 배선(도시하지 않음), 또는 반도체 기판(11), 또는 MOS 트랜지스터의 게이트(도시하지 않음) 등에 전기적으로 접속되고, 또한 절연막(18)상에 형성되는 상층의 금속 배선(도시하지 않음)에도 접속된다. 절연막(18)은 이산화실리콘(SiO2) 등의 절연물로 이루어지고, 금속 배선을 피복하도록 반도체 기판(11) 상에 형성되어 있다.
금속 배선은 금속막(13a)과, 이 금속막(13a)상에 형성된 박막(13b)과의 적층막(13)으로 이루어진다. 금속막(13a)은 알루미늄을 주성분으로 하고, 동이나 실리콘이 적절하게 함유된 합금으로 이루어진다. 또한, 박막(13b)은 금속막(13a)을 보호하고, 배선으로서의 신뢰성을 향상시키는 금속이나 금속 화합물의 단층 구조, 또는 상기 금속과 상기 금속 화합물과의 적층 구조로 이루어진다. 상기 금속으로서는, 예컨대 티탄, 텅스텐 등이 선택되고, 상기 금속 화합물로서는, 질화 티탄, 텅스텐 실리사이드 등이 선택된다. 도 6에는 박막(13b)으로서, 금속막(13a)상에 형성된 티탄층(이하 Ti층이라 함: 14), 이 Ti층(14)상에 형성된 질화 티탄층(이하 TiN층 이라 함: 15)과의 적층 구조의 예를 나타낸다.
적층막(13)으로 이루어진 금속 배선은 도 7a 내지 도 7e에 도시된 공정에 의해 형성된다.
도 7a 내지 도 7e는 각각 본 발명의 제1 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도이다.
우선, 도 7a에 도시된 바와 같이, 반도체 기판(11)상의 절연막(12)에 알루미늄을 주성분으로 하는 금속막(13a) 및 박막(13b)을 순차적으로 적층하여 적층막(13)을 형성한다. 또, 상기 박막(13b)은 Ti층(14), TiN층(15)을 포함한다.
또, Ti나 TiN은 반사율이 낮다. 이 때문에, 반사 방지막의 역활을 다할 수 있다. 따라서, 종래의 도 2a 등에 도시된 반사 방지막(103c)은 생략할 수 있다. 본 예에서는, 반사 방지막을 생략한다.
다음에, 도 7b에 도시된 바와 같이, 적층막(13)상에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 계속해서, 노광 기술을 이용하여 포토레지스트막에 금속 배선의 패턴에 대응한 패턴을 노광하고 그 노광된 포토레지스트막을 현상한다. 이것에 의해, 금속 배선의 패턴에 대응한 패턴을 갖는 포트레지스트 패턴(17)을 얻을 수 있다.
다음에, 도 7b에 도시된 장치를 도 5에 도시된 드라이 에칭 장치의 반응 처리실(10)에 수용한다. 그리고, 포토레지스트 패턴(17)을 마스크로 이용하여 적층막(13)을 드라이 에칭한다.
이 때, 본 예에서는 우선 제1 에칭 가스를 이용하여 박막(13b)을 드라이 에칭한다. 제1 에칭 가스는 박막(13b)을 거의 수직으로 에칭하고, 또한 금속막(13a)을 거의 에칭하지 않는 가스 조성을 갖는다. 이것에 의해, 도 7c에 도시된 바와 같이, 박막(13b)이 거의 수직으로 에칭된다. 제1 에칭 가스는 금속막(13a)을 거의 에칭하지 않기 때문에, 적층막(13)의 드라이 에칭은 금속막(13a)이 노출한 시점에서 일단 멈춘다. 이것에 의해, 금속막(13a)은 거의 에칭되어 있지 않은 구조를 얻을 수 있다. 이 때문에, 박막(13b)의 에칭 레이트가 반도체 기판(웨이퍼)면 내에서 불균일하였다고 해도 에칭 상태는 반도체 기판 전체에서 거의 균일하게 금속막(13a)이 노출한 상태로 갖추어지게 된다.
다음에, 제1 에칭 가스를 이 제1 에칭 가스와는 다른 가스 조성을 갖는 제2 에칭 가스로 전환한다. 그리고, 이 제2 에칭 가스를 이용하여 금속막(13a)을 드라이 에칭한다. 제2 에칭 가스는 금속막(13a)을 거의 사이드 에칭하지 않고, 수직으로 에칭하는 가스 조성을 갖는다. 이것에 의해, 도 7d에 도시된 바와 같이, 사이드 에칭이 적은 금속막(13a)을 얻을 수 있다. 이와 같이 하여, 적층막(13)은 금속 배선의 패턴으로 패터닝된다.
이 후, 도 7e에 도시된 바와 같이, 포토레지스트 패턴(17)을 제거한다. 이것에 의해, 적층막(13)으로 이루어진 금속 배선을 얻을 수 있다. 계속해서, 반도체 기판(11)상에 절연막(18)을 퇴적함으로써, 도 6에 도시된 구조를 얻을 수 있다.
상기 제1 실시 형태에 관한 드라이 에칭 방법이면, 박막(13b)을 거의 수직으로 에칭하고, 또한 금속막(13a)을 거의 에칭하지 않는 가스 조성을 갖는 제1 에칭 가스를 이용하여 박막(13b)을 드라이 에칭한다. 이것에 의해, 박막(13b)의 에칭 레이트가 반도체 기판면 내에서 불균일하였다고 해도 반도체 기판 전체에서 에칭 상태를 금속막(13a)이 노출한 상태로 거의 균일하게 갖추어지게 할 수 있다.
다음에, 이 균일한 상태로부터, 금속막(13a)을 거의 사이드 에칭하지 않고, 수직으로 에칭하는 제2 에칭 가스를 이용하여 금속막(13a)을 드라이 에칭한다.
이와 같이 하여 도 8에 도시된 바와 같이, 거의 수직으로 에칭된 박막(13b) 및 사이드 에칭이 적은 금속막(13a)과의 적층막(13)으로 이루어진 금속 배선을 얻을 수 있다.
도 8에 도시된 금속 배선(적층막)(13)이면, 박막(13b)은 금속막(13a)에 대하여 돌출되지 않는다. 이 때문에, 도 9에 도시된 바와 같이, 절연막(18)을 퇴적했을 때, 금속 배선 사이에 도 4a에 도시된 바와 같은 "공극"이 발생하기 어렵게 된다.
또한, 박막(13b)이 테이퍼 형상으로 에칭되는 일도 없다. 이 때문에, 도 9에 도시된 바와 같이, 금속막 사이의 간격 "D"도 좁아지기 어렵게 된다.
더구나, 제1 실시 형태에서는, 도 8에 도시된 금속 배선을 반도체 기판 전체에서 균일하게 얻을 수 있다.
다음에, 제1 에칭 가스의 구체예에 대해서 설명한다.
우선, 제1 에칭 가스는 불소(F)를 포함하는 가스이다. 상기 제1 실시 형태에서는 박막(13b)이 Ti를 포함한다. 또한, 금속막(13a)은 Al을 포함한다. 이 때문에, 우선, 박막(13b)에 포함된 Ti가 F와 결합하여 불화티탄을 생성하고, 박막(13b)을 에칭한다. 이 에칭이 금속막(13a)까지 진행하면, 이 금속막(13a)에 포함된 Al이 F와 결합하여 불화알루미늄이 생성된다. 불화알루미늄은 기화하지 않고, 금속막(13a)상에 퇴적한다. 금속막(13a)상에 불화알루미늄이 퇴적됨으로써, 금속막(13a)이 에칭되는 것을 저지할 수 있다. 불화알루미늄이 퇴적된 금속막(13a)은 예컨대 알루미늄을 주성분으로 하는 금속을 에칭하는 가스, 예컨대염소 가스에 노출되었다고 해도 즉시 에칭되는 일은 없다.
또한, 제1 에칭 가스는 F를 포함하는 가스와, Cl을 포함하는 가스를 포함하는 혼합 가스로 하여도 좋다. 이러한 혼합 가스를 이용한 경우에는 박막(13b)의 에칭 레이트를 높일 수 있다.
단, 상기 혼합 가스에 있어서, Cl을 포함하는 가스의 혼합비가 크면, 금속막(13a)상에 불화알루미늄이 퇴적되는 것보다 빠르게 Al이 Cl과 결합되어 염화알루미늄이 생성됨으로써 금속막(13a)이 에칭되는 경우가 있다. 이 때, 예컨대 Cl을 포함하는 가스의 혼합비가 금속막(13a)에 사이드 에칭이 생길 정도로 클 경우, 금속막(13a)은 사이드 에칭되어 버린다.
이러한 상황을 억제하기 위해서는 혼합 가스에 포함되는 Cl 원자의 수를 F 원자의 수보다 적게 하면 좋다. 이와 같이 조정된 혼합 가스는 금속막(13a)에 포함된 Al이 Cl에 결합하는 것을 억제할 수 있다.
제1 에칭 가스의 보다 구체적인 일례는 염소 가스(이하 Cl2가스라 함), 아르곤 가스(이하 Ar 가스라 함) 및 사불화탄소 가스(이하 CF4가스라 함)를 포함하는 혼합 가스이다. 이러한 혼합 가스를 도 5에 도시된 드라이 에칭 장치의 반응 처리실(10)로 도입한다. 가스 유량의 구체적인 일례는 Cl2가스가 30 sccm 정도, Ar 가스가 100 sccm 정도, CF4가스가 30 sccm 이하(바람직하게는 10 sccm 내지 30 sccm )이다.
이러한 구체적 일례에 관한 제1 에칭 가스를 이용하여 예컨대 반응처리실(10) 내부의 압력을 2 Pa(12 mTorr) 정도로 하고, 하부 전극(2)의 온도는 40℃ 정도로 적층막(13)을 드라이 에칭하면, 도 7c에 도시된 구조를 얻을 수 있다.
도 10은 금속막(13a) 에칭 레이트의 CF4가스 유량비 의존성을 도시하는 특성도이다. 종축은 금속막(13a)의 에칭 레이트(임의 단위)를 표시하고, 횡축은 유량비(CF4/CF4+Cl2)(%)를 표시하고 있다. 또한, 도 10에서는 Cl2가스의 유량은 항상 30 sccm인 것으로 한다.
도 10에 도시된 바와 같이, CF4및 Cl2를 포함하는 에칭 가스에 있어서, CF4의 함유량을 변화시키면, 금속막(13a)에 대한 에칭 레이트는 현저히 변화된다. 즉, CF4의 유량비가 0%일 때에는 금속막(13a)에 대한 에칭은 현저히 진행하지만, CF4의 유량비가 증가함에 따라 그 에칭 레이트는 급속히 감소한다. 그리고, CF4의 유량비가 25% 부근에서, 금속막(13a)은 실질적으로 에칭되지 않게 되고, CF4의 유량비가 25% 이상에서는, 금속막(13a)이 에칭되지 않는 상태가 계속된다.
제2 에칭 가스의 구체예는 Cl 가스와 삼염화붕소 가스(이하 BCl3가스라 함)를 포함하고, 또한 Cl 가스의 혼합비를 금속막(13a)에 사이드 에칭이 생기지 않도록 낮춘 가스이다. 이 제2 에칭 가스는 예컨대 배경 기술란에서, 도 3b를 참조하여 설명한 가스와 같은 것으로 하는 것이 좋다.
(제2 실시 형태)
도 11a 내지 도 11c는 각각 본 발명의 제2 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도이다.
우선, 도 7a 내지 도 7c를 참조하여 설명한 방법에 의해 도 11a에 도시한 구조를 얻는다.
다음에, 제1 실시 형태에서 설명한 제1 에칭 가스를, 제1 실시 형태에서 설명한 제2 에칭 가스로 전환하여 금속막(13a)을 드라이 에칭한다. 이 때, 제2 실시 형태에서는, 최초로 포토레지스트에 대한 선택비가 낮은 조건으로 행하고, 도중에 포토레지스트에 대한 선택비가 높은 조건으로 전환한다. 포토레지스트에 대한 선택비가 낮은 조건일 때, 제2 에칭 가스에는, 예컨대 F를 포함하는 가스, 예컨대 CF4가스가 더 혼합된다. 이 에칭 가스에 있어서, F 원자의 수를 Cl 원자의 수보다 적게 한다. 이러한 에칭 가스를 이용하여 금속막(13a)을 드라이 에칭하면, 도 11b에 도시된 바와 같이, 포토레지스트 패턴(17)이 금속막(13a)에 비하여 크게 에칭된다.
다음에, 포토레지스트에 대한 선택비가 높은 조건으로 전환한다. 포토레지스트에 대한 선택비가 높은 조건일 때, 제2 에칭 가스는 예컨대 상기 제1 실시 형태에서 설명한 제2 에칭 가스가 된다. 그리고, 제2 에칭 가스를 이용하여 금속막(13a)을 드라이 에칭하면, 도 11c에 도시한 구조를 얻을 수 있다.
상기 제2 실시 형태라면, 금속막(13a)을 드라이 에칭할 때, 우선 포토레지스트에 대한 선택비가 낮은 조건으로 드라이 에칭을 개시하고, 도중에 포토레지스트에 대한 선택비가 높은 조건으로 전환한다.
이 때문에, 특히 도 11b에 도시된 공정에 있어서, 포토레지스트 패턴(17)으로부터 그 구성 물질이 외부로 비산(飛散)된다. 이 비산된 물질은 금속막(13a)의 사이드 에칭을 억제하는 소위 측벽 보호막의 소스가 된다. 이 때문에, 금속막(13a)의 드라이 에칭은 특히 그 초기의 단계에 있어서, 금속막(13a)의 측벽상에 측벽 보호막을 형성하면서 진행하게 된다.
이러한 제2 실시 형태에 따르면, 금속막(13a)중의 박막(13b)과의 계면 부근에 발생하는 일이 있는 약간의 언더-컷을 억제할 수 있다.
또한, 포토레지스트에 대한 선택비가 낮은 조건일 때에 이용하는 에칭 가스에, 예컨대 F를 포함하는 가스를 혼합시킨 경우, 금속막(13a)의 드라이 에칭은 특히 그 초기의 단계에 있어서, 금속막(13a)의 측벽상에 더욱 불화알루미늄을 형성하면서 진행하게 된다. 이 때문에, 상기 약간의 언더-컷을 억제하는 효과를 더욱 양호하게 얻을 수 있다.
(제3 실시 형태)
도 12a 내지 도 12c는 각각 본 발명의 제3 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도이다.
우선, 도 12a에 도시된 바와 같이, 반도체 기판(11)상의 절연막(12)에 알루미늄을 주성분으로 하는 금속막(13a), 박막(13b) 및 반사 방지막(13c)을 순차 적층하여 적층막(13')을 형성한다. 또, 상기 박막(13b)은 Ti층(14), TiN층(15)을 포함한다. 또한, 반사 방지막(13c)은 카본을 포함하는 유기 화합 막으로 이루어진다.
다음에. 도 12b에 도시된 바와 같이, 적층막(13')상에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 계속해서, 노광 기술을 이용하여 포토레지스트막에, 금속 배선 패턴에 대응한 패턴을 노광하고 그 노광된 포토레지스트막을 현상한다. 이것에 의해, 금속 배선의 패턴에 대응한 패턴을 갖는 포토레지스트 패턴(17)을 얻을 수 있다.
다음에, 도 12b에 도시된 기판을 도 5에 도시된 드라이 에칭 장치의 반응 처리실(10)에 수용한다. 그리고, 포토레지스트 패턴(17)을 마스크로 이용하여 적층막(13')을 드라이 에칭한다.
이 때, 제1 에칭 가스를 이용하여 반사 방지막(13c) 및 박막(13b)을 드라이 에칭한다. 제1 에칭 가스는 반사 방지막(13a) 및 박막(13b)을 거의 수직으로 에칭하고, 또한 금속막(13a)을 거의 에칭하지 않는 가스 조성을 갖는다. 이것에 의해, 도 12c에 도시된 바와 같이, 반사 방지막(13a) 및 박막(13b)이 거의 수직으로 에칭된다. 제1 에칭 가스는 금속막(13a)을 거의 에칭하지 않기 때문에, 적층막(13)의 드라이 에칭은 금속막(13a)이 노출한 시점에서, 일단 멈춘다． 이것에 의해, 금속막(13a)은 거의 에칭되어 있지 않은 구조를 얻을 수 있다.
이 후, 제1 실시 형태에서 설명한 방법, 또는 제2 실시 형태에서 설명한 방법을 행하면 좋다.
이와 같이, 적층막(13')이 금속막(13a), 박막(13b) 및 반사 방지막(13c)을 포함하는 경우에는 제1 에칭 가스를 이용하여 반사 방지막(13c) 및 박막(13b)을 드라이 에칭하면 좋다.
이상 설명한 바와 같이, 제1 내지 제3 실시 형태에 따르면, 금속막과, 이 금속막상에 형성된 금속 또는 금속 화합물을 포함하는 박막과의 적층막을 상기 박막을 수직으로 에칭하고 상기 금속막의 사이드 에칭이 억제되도록 패터닝하는 것이 가능한 드라이 에칭 방법을 제공할 수 있다.
또, 본 발명의 제1 내지 제3 실시 형태, 후술하는 제5 실시 형태를 실시한 경우의 배선 가공 형상은, 배선 감도가 높은 미세한 영역에서는, 도 8에 도시된 양호한 형상이 되고, 독립 영역에 형성된 배선에 관해서는, Ti층과 TiN(13b)층을 가공후, 금속막에서 에칭이 정지했을 경우, 13b의 측면에 적층막이 퇴적하고, 금속막은 하부측으로 향함에 따라 폭이 넓은 형상이 될 수 있다. 단, 독립 영역에 형성된 배선이 그러한 형상으로 남게 되어도, 층간 막의 매립, 디바이스 특성 등에 대하여 아무런 문제가 없다.
(제4 실시 형태)
상기 제1 내지 제3 실시 형태는 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속, 또는 금속 화합물, 또는 이들 금속과 금속 화합물과의 적층 구조로 이루어진 박막과의 적층막을 드라이 에칭하는 예를 설명하였다.
이 제4 실시 형태는, 상기 박막이 알루미늄을 주성분으로 하는 금속막의 아래에 형성된 적층막을 드라이 에칭하는 예이다. 이하, 금속막의 아래에 형성된 박막을 배리어층이라고 부른다.
도 13은 금속 배선이 형성된 반도체 기판의 단면도이다.
도 13에 도시된 구조가 도 6에 도시된 구조와 다른 부분은 절연막(12)과 금속막(13a) 사이에 배리어층(13d)이 형성되어 있는 것이다. 이것에 의해, 금속 배선은 배리어층(13d), 금속막(13a), 박막(13b)과의 적층막(13-2)으로 이루어진다.
금속막(13a)은 제1 및 제2 실시 형태와 같이, 알루미늄을 주성분으로 하고, 동이나 실리콘이 적절하게 함유된 합금으로 이루어진다.
또한, 박막(13b)도 제1 및 제2 실시 형태와 같이, 금속막(13a)을 보호하고, 배선으로서의 신뢰성을 향상시키는 금속이나 금속 화합물의 단층 구조, 또는 상기 금속과 상기 금속 화합물과의 적층 구조로 이루어진다.
배리어층(13d)은 금속 배선을 하층의 배선이나 반도체 기판(11)에 접합할 때에, 금속막(13a)에 포함된 알루미늄이 이들 배선이나 반도체 기판(11)과 반응하는 것을 억제한다. 이 때문에, 배리어층(13d)은 티탄 등의 금속이나 질화 티탄 등의 금속 화합물의 단층 구조, 또는 상기 금속과 금속 화합물과의 적층 구조로 이루어진다.
적층막(13-2)으로 이루어진 금속 배선은 종래 도 14a 내지 도 14d에 도시된 공정에 의해 형성된다.
우선, 도 14a에 도시된 바와 같이, 반도체 기판(11)상의 절연막(12)에, 배리어층(13d), 금속막(13a), 박막(13b) 및 반사 방지막(13c)을 순차적으로 적층하여 적층막(13'-2)을 형성한다.
다음에, 도 14b에 도시된 바와 같이, 반사 방지막(13c)상에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 계속해서, 노광 기술을 이용하여 포토레지스트막에 금속 배선의 패턴에 대응한 패턴을 노광한다. 이어서, 노광된 포토레지스트막을 현상한다. 이것에 의해, 금속 배선의 패턴에 대응한 패턴을 갖는 포토레지스트 패턴(17)을 얻을 수 있다.
다음에, 도 14c에 도시된 바와 같이, 포토레지스트 패턴(17)을 마스크로 이용하여 적층막(13'-2)을 드라이 에칭한다.
다음에, 도 14d에 도시된 바와 같이, 포토레지스트 패턴(17) 및 반사 방지막(13c)을 제거한다. 이것에 의해, 배리어층(13d), 금속막(13a), 박막(13b)과의 적층막(13-2)으로 이루어진 금속 배선이 형성된다. 이 후, 도 13에 도시된 바와 같이, 절연막(18)을 반도체 기판(11)상에 퇴적시킨다.
이와 같이 적층막(13-2)으로 이루어진 금속 배선은 배리어막(13d), 금속막(13a), 박막(13b) 및 반사 방지막(13c)을 포함하는 적층막(13-2)을 패터닝하여 형성된다. 이 때문에, 패터닝시에 이용되는 드라이 에칭시에는 이들 여러 종류의 금속막을 연속 가공해야 한다.
최근과 같이, 반도체 장치의 집적화가 진행되면, 금속 배선도 미세화가 요구되고, 배선 부분 및 배선 간격이 좁아지며, 고정밀도의 가공이 요구되도록 되어 왔다. 그 때, 문제가 되는 것이 마스크 치수와, 가공후의 배선 치수 또는 배선간의 치수의 차이이다. 이 차이는 일반적으로 치수 변환차라고 부르고 있다.
통상, 마스크 패턴(포토레지스트 패턴: 17)을, 적층막(13-2)상에 형성하고, 이 후, 드라이 에칭법에 의해 적층막(13-2)을 가공한 경우에는, 마스크 치수에 비하여 가공후의 배선 폭이 커진다. 이것으로는 배선간이 좁아지고, 배선간의 단락을 일으키기 쉬워진다. 또한, 배선간의 용량도 증가하고, 디바이스 특성의 열화도 일으키게 된다.
이러한 문제를 해결하는 경우에는 종래 미리 치수 변환차를 측정해 두고, 마스크 형성시, 노광량을 조절하여 치수 변환차분 만큼 미리 배선의 일부분의 치수를 가늘게 하거나 또는 노광 마스크를 미리 치수 변환차를 고려하여 작성하거나 하고 있다.
이러한 방법으로도, 종래와 같이 미세화되어 있지 않은 반도체 장치에는 충분히 대응할 수 있다. 그러나, 최근과 같이 미세화된 반도체 장치에는 이미 대응이 곤란해지고 있다. 그것은 반도체 장치가 고집적화하고, 미세 가공이 요구되어도 배선의 막 두께는 배선 저항이 증대하기 때문에 얇게 할 수 없다. 이 때문에, 마스크 패턴(포토레지스트 패턴)의 막 두께도 얇게 할 수 없다. 이 결과, 마스크 폭은 가늘어 지고, 종횡비(마스크 높이와 마스크 폭의 비)가 높아지고 있다. 종횡비가 높아지면, 예컨대 현상후의 수세(水洗) 처리 등에 있어서, 마스크 패턴이 물리적으로 쉽게 무너지게 된다고 하는 현상이 생긴다.
또한, 드라이 에칭시의 치수 변환차를 마스크 패턴으로 보정하는 경우에는, 종횡비는 더욱 높아지고, 보다 한층 더 쉽게 무너지게 되어 버린다.
치수 변환차의 원인은 금속막(13a)이 테이퍼 형상이 되거나 하는 것, 가공후의 배리어층(13d)이 옷단을 빼는 것 같은 형상이 되거나 하는 것 등을 들 수 있다.
금속막(13a)의 수직 가공은 가공 조건, 가스 조성, 압력, 온도 등을 최적화함으로써 달성할 수 있다. 그러나, 금속막(13a)의 아래에 존재하는 배리어층(13d)에 대해서는 마스크 치수대로 가공하는 것이 현실적으로 곤란하다.
이 제4 실시 형태의 목적은 배리어층(13d)과, 이 배리어층(13d)상에 형성된 금속막(13a)을 포함하는 적층막을 치수 변환차가 저감되도록 에칭하는 것이 가능한드라이 에칭 방법을 제공하는 데에 있다.
본원 발명자들은 배리어층(13d)이 어떻게 옷단을 빼는 것 같은 형상이 되는지를 알기 위해서, 다음과 같은 실험을 행하였다.
도 15는 실험 결과를 도시한 도면이다.
이 실험에서는, 포토레지스트 패턴(17-3)을 마스크로 이용하면서 적층막(13-3)을 드라이 에칭한다. 그리고, 각 단계에서의 마스크 치수를 측정하였다.
적층막(13-3)은 배리어층(13d)으로서 TiN/Ti막, 알루미늄을 주성분으로 하는 금속막(13a)으로서 Al-Cu막(Cu 함유량 1 wt%), 반사 방지막(13c)으로서 TiN막을 갖는다. 또한, 에칭 가스로서, Cl2+BCl3의 혼합 가스를 이용하였다.
이 실험의 결과, 도 15에 도시한 바와 같이, 마스크 치수(S)는 Al-Cu막을 가공하고 있을 때(Al 가공중, 예컨대, 상태 (b))에는 거의 변화없고, Al-Cu막의 가공 종료를 나타내는 Al 종료 시점(end point) 이후에 마스크 치수(S)가 급격히 커지는 것이 밝혀졌다. Al 종료 시점은 플라즈마 발광중, 261 ㎚의 발광 강도를 모니터하고, 그 발광 강도가 최대시의 80%까지 저하된 부분을 가지고 종료 시점으로 하였다. 즉, Al 종료 시점 검출시에는 처리해야 할 반도체 기판상의 Al-Cu막의 일부는 가공을 종료하고 있지만, 나머지는 가공이 종료하지 않는 상태이다(상태 (c)). 통상, 드라이 에칭에서는, 마이크로 로딩 효과(micro-loading effect)가 있고, 배선 라인이 늘어서 배치되어 있는 부분보다 배선 라인이 없는 부분의 에칭 레이트가 빠르고, Al 종료 시점 검출시에는 배선 라인이 늘어서 있는 부분에서는 Al-Cu막의 가공은 종료되지 않는다. 이 실험에서는, Al 종료 시점 +61초의 시간에서 에칭이 종료된다(상태 (e)).
또한, Al 종료 시점 검출 이후, 마스크 치수가 커지는 이유를 발견하기 위해서 에칭의 각 단계에서 레지스트 막 두께(H)의 변화를 조사하였다. 이 결과에 대해서도 도 15에 도시되어 있다.
도 15에 도시된 바와 같이, Al 종료 시점 이후, 마스크의 후퇴 속도가 오르는 것을 알았다. 이 결과로부터, 배리어층(13d)이 옷단을 빼는 원인은 다음과 같은 이유로 발생하는 것을 알 수 있었다.
Al-Cu막 가공의 Al 종료 시점 부근에서, 일부의 Al-Cu막의 가공이 종료되고, 배리어층(13d)이 노출된다. 이 이후, Al-Cu막의 가공 면적은 감소하고, 그때까지 Al-Cu막 가공에 소비되었던 Cl 가스(활성종)가 잉여되며, 포토레지스트의 에칭 레이트가 상승한다. 에칭된 포토레지스트는 CCl4등의 형태로 배기되지만, 플라즈마 속에서 재분해가 일어나 처리해야 할 반도체 기판 위, 즉 마스크상에 퇴적한다. 마스크의 상면에 퇴적한 것은 이온에 의해 에칭되지만, 마스크의 측벽 등에 퇴적한 것은 이온에 의한 에칭의 속도가 느리고, 퇴적 속도쪽이 빠르다. 이 때문에, 마스크 치수가 커진다고 생각된다. 이 경향은 배리어층(13d) 가공후, 산화막(12-3)이 노출한 후, 더욱 현저해지는 것을 알았다.
상기 결과로부터, 마스크 측벽 등에 퇴적하는 레지스트의 분해물을 제거할 목적으로, Al 종료 시점 이후에 산소의 첨가를 시도하였다. 이 때의 마스크 치수(S)를 조사한 결과, 도 16에 나타낸 결과를 얻을 수 있었다.
도 16은 Al 종료 시점 이후에 첨가하는 산소 유량과, 마스크 치수(S)와의 관계를 나타낸 도면이다. 종축은 마스크 치수(S)(㎛), 횡축은 에칭 가스에 대한 산소의 첨가량(sccm)을 나타내고 있다.
도 16에 도시된 바와 같이, 산소 유량이 증대함에 따라 마스크 치수(S)의 증가가 억제되는 것을 알 수 있었다. 그리고, 상기 시도에서는, 2 sccm 이상의 산소의 첨가에 의해 마스크 치수(S)를 원래의 사이즈(0.175㎛)로 실질적으로 감소시킬 수 있다고 하는 효과가 확인되었다.
또한, 상기 시도에서는, Al 종료 시점 이후에 산소를 첨가하였지만, 처음부터 첨가를 행한 경우에는, 마스크 치수(S)의 감소는 볼 수 없었다. 이 이유는 아마도 산소 첨가량이 미량이면, 산소는 퇴적물 그 자체의 에칭에 기여하지 않고, 플라즈마 속에서 재분해하여 생긴 탄소의 배기에 거의 기여해 버리기 때문이라고 생각된다.
그러나, 산소 첨가량을 크게, 예를 들면 5 sccm 이상으로 하면, 상기 시도와 같이, 마스크 치수(S)가 감소하기 시작한다. 즉, 산소 첨가량이 어느 한도 이상이면, 처음부터 산소를 첨가하여도 좋다고 하는 것이다.
또한, 마스크 치수(S)를 감소시키는 첨가제로서는, 산소(O2) 이외에 일산화탄소(CO), 이산화탄소(CO2) 등이어도 동일한 효과가 있는 것이 확인되었다. 일산화탄소나 이산화탄소에는, 산소에 비하여 마스크 치수(S)의 변화가 적기 때문에, 유량 제어가 간단하다는 이점이 있다. 반대로 산소에는, 일산화탄소나 이산화탄소에 비하여 마스크 치수(S)의 변화가 크기 때문에, 약간의 첨가량으로 마스크 치수(S)를 제어할 수 있다는 이점이 있다.
이하, 보다 구체적인 예를 제4 실시 형태로서 설명한다.
도 17a 내지 도 17d는 각각 본 발명의 제4 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시하는 단면도이다.
우선, 도 l7a에 도시된 바와 같이, 반도체 기판(11)상에 절연막(12)을 형성한다. 절연막(12)은 SiO2로 이루어지고, 그 표면은 평탄화되어 있다. 계속해서, 절연막(12)상에 배리어층(13d)을 형성한다. 본 예의 배리어층(13d)은 절연막(12)상에 형성된 막 두께 10 ㎚ 정도의 Ti막(21)과, 이 Ti막(21)상에 형성된 막 두께 40 ㎚ 정도의 TiN막(22)과의 적층 구조로 이루어진다. 계속해서, 배리어층(13d)상에 금속막(13a)을 형성한다. 본 예의 금속막(13a)은 TiN막(22)상에 형성된 막 두께가 330 ㎚ 정도의 알루미늄을 주성분으로 하는 합금으로 이루어진다. 이 합금은 CU를 1 Wt% 정도 함유한다. 계속해서, 금속막(13a)상에 박막(13b)을 형성한다. 본 예의 박막(13b)은 금속막(13a)상에 형성된 막 두께 10 ㎚의 Ti막(14)과, Ti막(14)상에 형성된 막 두께 50 ㎚의 TiN막(15)과의 적층 구조로 이루어진다. 계속해서, 박막(13b)상에 반사 방지막(13c)을 형성한다. 본 예의 반사 방지막(13c)은 카본계 유기 화합물로 이루어진다. 이것에 의해, 절연막(12)상에 배리어층(13d), 금속막(13a), 박막(13b) 및 반사 방지막(13c)으로 이루어진 적층막(13'-2)이 형성된다.
다음에, 도 17b에 도시된 바와 같이, 반사 방지막(13c)상에 포토레지스트를 도포하여 포토레지스트막을 형성한다. 계속해서, 노광 기술을 이용하여 포토레지스트막에 금속 배선 패턴에 대응한 패턴을 노광한다. 계속해서, 노광된 포토레지스트막을 현상한다. 이것에 의해, 금속 배선 패턴에 대응한 패턴을 갖는 포토레지스트 패턴(17)을 얻을 수 있다. 본 예의 패턴 사이즈는 라인 및 스페이스(L/S) 모두 0.175 ㎛이다.
다음에, 도 17b에 도시된 장치를 도 5에 도시된 드라이 에칭 장치의 반응 처리실(10)내에 수용한다. 그리고, 포토레지스트 패턴(17)을 마스크로 이용하여 적층막(13'-2)을 드라이 에칭한다.
이 때, 본 예에서는 적층막(13'-2)을, Al 종료 시점까지의 에칭(이하 메인 에칭)과, Al 종료 시점 이후의 에칭(이하 오버 에칭)과의 2단계의 에칭으로 행한다. 본 예에서는 Al 종료 시점은 플라즈마의 발광중, 261 ㎚의 발광 강도를 모니터하고, 그 발광 강도가 최대시의 80%까지 저하된 부분을 Al 종료 시점으로서 검출하였다. 이 상태는 전술한 바와 같이, 금속막(13a)의 일부는 가공을 종료하고 있지만, 나머지는 가공이 종료하지 않는 상태이다.
우선, 메인 에칭에서는, 에칭 가스로서, Cl2, BCl3및 N2를 포함하는 혼합 가스를 이용한다. 그 구체적인 일례는 Cl2/BCl3/N2=80/70/5 sccm이다. 또한, 에칭 조건의 일례는 압력이 12 mTorr, 기판 처리 온도가 35℃, 코일(1)에 인가하는 전력이 500 W, 하부 전극(2)에 인가하는 바이어스 전력이 350 W이다. 이 메인 에칭에 의해, 도 17c에 도시된 구조를 얻을 수 있다.
다음에, 오버 에칭에서는, 에칭 가스로서, Cl2, BCl3, N2및 O2를 포함하는혼합 가스를 이용한다. 그 구체적인 일례는 Cl2/BCl3/N2/O2=60/40/5/2 sccm이다. 또한, 에칭 조건의 일례는 압력이 12 mTorr, 기판 처리 온도가 35℃, 코일(1)에 인가하는 전력이 350 W, 하부 전극에 인가하는 바이어스 전력이 200 W이다. 이와 같이, 오버 에칭시에 이용하는 에칭 가스에는, 산소(O2)가 2 sccm 첨가되어 있다. 이 오버 에칭에 의해 도 17d에 도시된 구조를 얻을 수 있다.
상기 제4 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성한 금속 배선의 단면을 도 18에 도시한다.
도 18에 도시된 바와 같이, 배리어층(13d)은 마스크 치수(S)(0.175 ㎛)보다 좌우로 0.02 ㎛ 합계 0.04 ㎛ 정도 증대한 것에 불과하였다.
다음에, 본 발명의 효과를 설명하기 위해서 비교예를 설명한다.
이 비교예가 제4 실시 형태에 관한 방법과 특히 다른 점은 오버 에칭시에 이용하는 에칭 가스에 산소(O2)를 첨가하지 않은 점이다.
우선, 메인 에칭시에 이용하는 에칭 가스 및 에칭 조건은 제4 실시 형태에 관한 방법과 동일하다.
또한, 오버 에칭에서는, Cl2/BCl3/N2=60/40/5 sccm의 혼합 가스를 이용하였다. 또한, 에칭 조건은 압력이 12 mTorr, 기판 처리 온도가 35℃, 코일에 인가한 전력이 350 W, 하부 전극에 인가하는 바이어스 전력이 200 W이다.
상기 비교예에 관한 드라이 에칭 방법을 이용하여 형성한 금속 배선의 단면을 도 19에 도시한다.
도 19에 도시된 바와 같이, 배리어층(13d)은 마스크 치수(S)(0.175 ㎛)보다 좌우로 0.04 ㎛, 합계 0.08 ㎛정도 증대하였다.
이상, 제4 실시 형태에 관한 드라이 에칭 방법에 따르면, 치수 변환차를 좌우로 각각 0.02 ㎛까지 저감할 수 있다. 따라서, 가공후의 배리어층(13d)이 옷단을 빼는 것 같은 형상으로 되어 버리는 현상을 억제할 수 있다.
(제5 실시 형태)
이 제5 실시 형태는 배리어층과, 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 박막과의 적층막을 드라이 에칭하는 예이다.
도 20a 내지 도 20d는 각각 본 발명의 제5 실시 형태에 관한 드라이 에칭 방법을 이용한 금속 배선의 형성 방법을 도시한 단면도이다.
우선, 도 17a 및 도 17b를 참조하여 설명한 방법에 의해, 도 20a에 도시된 구조를 얻는다. 또, 본 예에서는, 반사 방지막(13c)을 형성하고 있지만, 형성하지 않아도 좋다.
다음에, 제3 실시 형태에서 설명한 방법에 의해, 제1 에칭 가스를 이용하여 반사 방지막(13c) 및 박막(13b)을 드라이 에칭한다. 제1 에칭 가스는 반사 방지막(13a) 및 박막(13b)을 거의 수직으로 에칭하고, 또한 금속막(13a)을 거의 에칭하지 않는 가스 조성을 갖는다. 본 예의 제1 에칭 가스는 Cl2가스, Ar 가스 및 CF4가스를 포함하는 가스이다. 구체적인 유량비는 Cl2/Ar/CF4=30/100/30 이하(바람직하게는 10 sccm 내지 30 sccm) sccm이다. 이것에 의해, 도 20b에 도시된 구조를 얻을 수 있다.
다음에, 제1 에칭 가스를 제2 에칭 가스로 전환하고, 제2 에칭 가스를 이용하여 금속막(13a)을 드라이 에칭한다. 제2 에칭 가스는 금속막(13a)을 거의 사이드 에칭하지 않고, 수직으로 에칭하는 가스 조성을 갖는다. 본 예의 제2 에칭 가스는 Cl2가스 및 BCl3가스를 포함하는 가스이다. 구체적으로는, 제4 실시 형태에서 설명한 혼합 가스로 하여도 좋다. 이 제2 에칭 가스를 이용하여 알루미늄을 주성분으로 하는 금속막(13a)을 Al 종료 시점까지 드라이 에칭한다. 이 공정은 제4 실시 형태에서 설명한 메인 에칭에 해당한다. 이것에 의해, 도 20c에 도시된 구조를 얻을 수 있다.
다음에, 제2 에칭 가스를 제3 에칭 가스로 전환하고, 제3 에칭 가스를 이용하여 배리어층(13d)을 드라이 에칭한다. 제3 에칭 가스는 포토레지스트 패턴(17)의 측벽 등에 에칭 생성물이 지나치게 퇴적하지 않도록 하는 가스 조성을 갖는다. 본 예의 제3 에칭 가스는 Cl2가스, BCl3가스, N2가스 및 O2가스를 포함하는 가스이다. 구체적인 유량비는 Cl2/BCl3/N2/O2=60/40/5/2 sccm이다. 이 제3 에칭 가스를 이용하여 배리어층(13d)을 드라이 에칭한다. 이 공정은 제4 실시 형태에서 설명한 오버 에칭에 해당한다. 이것에 의해, 도 20d에 도시된 구조를 얻을 수 있다.
상기 제5 실시 형태에 관한 드라이 에칭 방법을 이용하여 형성한 금속 배선의 단면을 도 21에 도시한다.
도 21에 도시된 바와 같이, 제5 실시 형태에 따르면, 박막(13b)은 수직으로 에칭할 수 있고, 금속막(13a)은 그 사이드 에칭을 억제하면서 에칭할 수 있다. 또한 배리어층(13d)은 그 옷단을 빼는 것 같은 형상이 되는 것을 억제하면서 에칭할 수 있다.
이상 본 발명을 제1 내지 제5 실시 형태에 의해 설명했지만, 본 발명은 그 주지를 일탈하지 않는 범위에서 다양하게 변형할 수 있다.
예컨대 제4 및 제5 실시 형태에 있어서는, Al 종료 시점에 기초하여 메인 에칭에서 오버 에칭으로 전환하였다. 그러나, 예컨대 가공 시간에 기초하여 메인 에칭에서 오버 에칭으로 전환하도록 하여도 좋다.
또한, 예컨대 제5 실시 형태에 있어서의 메인 에칭에 있어서는, 제2 실시 형태에서 설명한 드라이 에칭 방법을 적용하여도 좋다.
또한, 박막(13b) 및 배리어층(13d)은 각각 적층 구조로 했지만, 티탄, 텅스텐, 질화 티탄 및 텅스텐 실리사이드 등의 단층 구조로 되어도 좋다.
본 발명은 금속막과 이 금속막상에 형성된 금속 또는 금속 화합물을 함유하는 박막과의 적층막을, 상기 박막을 수직으로 에칭하고 상기 금속막의 사이드 에칭이 억제되도록 패터닝할 수 있게 된다.

Claims (18)

  1. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계- 여기서, 상기 적층막은 상기 반도체 기판상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 함유하는 박막을 포함함-와;
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 상기 금속막을 가공하지 않는 가스 조성을 갖는 제1 에칭 가스를 이용하여 상기 박막을 드라이 에칭하는 제1 공정과, 상기 제1 에칭 가스와는 서로 다른 가스 조성을 갖는 제2 에칭 가스를 이용하여 상기 금속막을 드라이 에칭하는 제2 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  2. 제1항에 있어서, 상기 박막은 티탄, 텅스텐, 질화 티탄 및 텅스텐 실리사이드 중 적어도 하나를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  3. 제1항에 있어서, 상기 금속막에는 동 및 실리콘 중 적어도 하나가 혼합되어 있는 것을 특징으로 하는 드라이 에칭 방법.
  4. 제1항에 있어서, 상기 제1 에칭 가스는 불소 원자를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  5. 제4항에 있어서, 상기 제1 에칭 가스는 사불화탄소 가스와 염소 가스를 포함하고, 상기 사불화탄소 가스의 유량비는 25% 이상인 것을 특징으로 하는 드라이 에칭 밥법.
  6. 제1항에 있어서, 상기 제2 공정은 최초에 마스크층에 대한 선택비가 낮은 조건에서 수행하고, 도중에 마스크층에 대한 선택비가 높은 조건으로 전환되는 것을 특징으로 하는 드라이 에칭 방법.
  7. 제6항에 있어서, 상기 마스크층에 대한 선택비가 낮은 조건일 때, 상기 제2 에칭 가스는 염소 원자와 이 염소 원자의 수보다 적은 수의 불소 원자를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  8. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 함유하는 박막과, 이 박막상에 형성된 반사 방지막을 포함함-와;
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 상기 금속막을 가공하지 않는 가스 조성을 갖는 제1 에칭 가스를 이용하여 상기 반사 방지막 및 상기 박막을 드라이 에칭하는 제1 공정과, 상기 제1 에칭 가스와는 서로 다른 가스 조성을 갖는 제2 에칭 가스를 이용하여 상기 금속막을 드라이 에칭하는 제2 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  9. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 배리어층과, 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막을 포함함-와;
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 산소 원자를 포함하는 에칭 가스를 이용하여 상기 적층막을 드라이 에칭하는 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  10. 제9항에 있어서, 상기 산소 원자를 포함하는 에칭 가스는 상기 배리어층의 일부가 노출된 후에 이용되는 것을 특징으로 하는 드라이 에칭 방법.
  11. 제9항에 있어서, 상기 배리어층은 티탄, 텅스텐, 질화 티탄 및 텅스텐 실리사이드 중 적어도 하나를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  12. 제9항에 있어서, 상기 금속막에는 동 및 실리콘 중 적어도 하나가 혼합되어 있는 것을 특징으로 하는 드라이 에칭 방법.
  13. 제9항에 있어서, 상기 산소 원자를 포함하는 에칭 가스는 산소 가스, 일산화탄소 가스 및 이산화탄소 가스 중 적어도 하나를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  14. 제9항에 있어서, 상기 산소 원자를 포함하는 에칭 가스는 2 sccm 이상의 산소를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  15. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 배리어층과, 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 함유하는 박막을 포함함-와;
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 산소 원자를 포함하는 에칭 가스를 이용하여 상기 적층막을 드라이 에칭하는 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  16. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 배리어층과, 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 포함하는 박막과, 이 박막상에 형성된 반사 방지막을 포함함-와;
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 산소 원자를 포함하는 에칭 가스를 이용하여 상기 적층막을 드라이 에칭하는 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  17. 마스크층을 반도체 기판상의 적층막상에 형성하는 단계-여기서, 상기 적층막은 상기 반도체 기판상에 형성된 배리어층과, 이 배리어층상에 형성된 알루미늄을 주성분으로 하는 금속막과, 이 금속막상에 형성된 금속 및 금속 화합물 중 적어도 하나를 함유하는 박막을 포함함-와;,
    상기 마스크층을 에칭의 마스크로 이용하면서 상기 적층막을 패터닝하는 단계-여기서, 상기 패터닝 단계는, 상기 금속막을 가공하지 않는 가스 조성을 갖는 제1 에칭 가스를 이용하여 상기 박막을 드라이 에칭하는 제1 공정과, 상기 제1 에칭 가스와는 다른 가스 조성을 갖는 제2 에칭 가스를 이용하여 상기 금속막을 드라이 에칭하는 제2 공정과, 산소 원자를 포함하는 제3 에칭 가스를 이용하여 상기 배리어층을 드라이 에칭하는 제3 공정을 포함함-;
    를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
  18. 제17항에 있어서, 상기 제1 에칭 가스는 아르곤 가스와, 염소 가스와, 30 sccm 이하의 사불화탄소 가스를 포함하고, 상기 제2 에칭 가스는 염소 가스와 삼염화붕소 가스를 포함하며, 상기 제3 에칭 가스는 2 sccm 이상의 산소를 포함하는 것을 특징으로 하는 드라이 에칭 방법.
KR1020000011754A 1999-03-11 2000-03-09 드라이 에칭 방법 KR100363591B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP11065046A JP2000260759A (ja) 1999-03-11 1999-03-11 ドライエッチング方法
JP99-065046 1999-03-11
JP11068052A JP2000269188A (ja) 1999-03-15 1999-03-15 ドライエッチング方法
JP99-068052 1999-03-15

Publications (2)

Publication Number Publication Date
KR20000076800A KR20000076800A (ko) 2000-12-26
KR100363591B1 true KR100363591B1 (ko) 2002-12-05

Family

ID=26406188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000011754A KR100363591B1 (ko) 1999-03-11 2000-03-09 드라이 에칭 방법

Country Status (5)

Country Link
US (1) US6383942B1 (ko)
EP (1) EP1035570A3 (ko)
KR (1) KR100363591B1 (ko)
CN (1) CN1135606C (ko)
TW (1) TW448503B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002015231A2 (en) * 2000-08-14 2002-02-21 Motorola, Inc. A method for patterning layers of semiconductor devices
US6333272B1 (en) * 2000-10-06 2001-12-25 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6589868B2 (en) * 2001-02-08 2003-07-08 Applied Materials, Inc. Si seasoning to reduce particles, extend clean frequency, block mobile ions and increase chamber throughput
US6511911B1 (en) 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
TW582071B (en) * 2001-03-20 2004-04-01 Macronix Int Co Ltd Method for etching metal in a semiconductor
US6770214B2 (en) * 2001-03-30 2004-08-03 Lam Research Corporation Method of reducing aluminum fluoride deposits in plasma etch reactor
KR100422021B1 (ko) * 2001-06-16 2004-03-12 (주)울텍 전이금속박막 건식 식각 공정
US20030038106A1 (en) * 2001-08-21 2003-02-27 Seagate Technology Llc Enhanced ion beam etch selectivity of magnetic thin films using carbon-based gases
US7190008B2 (en) 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
KR20040001487A (ko) * 2002-06-28 2004-01-07 주식회사 하이닉스반도체 금속막 식각 방법
KR100928098B1 (ko) * 2002-12-24 2009-11-24 동부일렉트로닉스 주식회사 산화막을 이용한 메탈라인 형성방법
KR100541152B1 (ko) * 2003-07-18 2006-01-11 매그나칩 반도체 유한회사 반도체 소자의 금속 배선층 형성 방법
JP4908824B2 (ja) * 2005-11-11 2012-04-04 ローム株式会社 半導体装置の製造方法
KR101316634B1 (ko) * 2006-09-29 2013-10-15 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 표시 기판의 제조 방법
KR100925210B1 (ko) * 2008-05-27 2009-11-06 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법
KR101792165B1 (ko) * 2012-12-18 2017-10-31 시스타 케미칼즈 인코포레이티드 박막 증착 반응기 및 박막 층의 반응계내 건식 세정 공정 및 방법
JP2015046459A (ja) * 2013-08-28 2015-03-12 ソニー株式会社 エッチング方法、電子デバイスの製造方法および偏光板の製造方法
CN108919407A (zh) * 2018-07-11 2018-11-30 京东方科技集团股份有限公司 金属线及金属线栅的制备方法以及线栅偏振片、电子装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235731A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045150A (en) * 1986-09-11 1991-09-03 National Semiconductor Corp. Plasma etching using a bilayer mask
US4915779A (en) * 1988-08-23 1990-04-10 Motorola Inc. Residue-free plasma etch of high temperature AlCu
US5326427A (en) * 1992-09-11 1994-07-05 Lsi Logic Corporation Method of selectively etching titanium-containing materials on a semiconductor wafer using remote plasma generation
JPH06104217A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd エッチング方法
JPH0774156A (ja) 1993-08-31 1995-03-17 Nec Corp 半導体装置の製造方法
JPH08274077A (ja) 1995-03-31 1996-10-18 Sony Corp プラズマエッチング方法
US5952244A (en) * 1996-02-15 1999-09-14 Lam Research Corporation Methods for reducing etch rate loading while etching through a titanium nitride anti-reflective layer and an aluminum-based metallization layer
US5846443A (en) * 1996-07-09 1998-12-08 Lam Research Corporation Methods and apparatus for etching semiconductor wafers and layers thereof
US5883007A (en) * 1996-12-20 1999-03-16 Lam Research Corporation Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading
US5846884A (en) * 1997-06-20 1998-12-08 Siemens Aktiengesellschaft Methods for metal etching with reduced sidewall build up during integrated circuit manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0235731A (ja) * 1988-07-26 1990-02-06 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000076800A (ko) 2000-12-26
EP1035570A3 (en) 2003-01-02
EP1035570A2 (en) 2000-09-13
TW448503B (en) 2001-08-01
US6383942B1 (en) 2002-05-07
CN1135606C (zh) 2004-01-21
CN1267905A (zh) 2000-09-27

Similar Documents

Publication Publication Date Title
KR100363591B1 (ko) 드라이 에칭 방법
KR100372742B1 (ko) 무기 반사방지막을 사용한 배선 형성 방법
JPH06140396A (ja) 半導体装置とその製法
JP2000323483A (ja) エッチングした垂直金属線上のポリマー沈積、エッチングした金属線の腐食およびエッチングした金属フィーチャの湿式洗浄時における腐食を減少させる方法
JP2000311899A (ja) 半導体デバイスの製造方法
JPH0786244A (ja) ドライエッチング方法
US6046114A (en) Method for producing a semiconductor device
US5685950A (en) Dry etching method
US6271115B1 (en) Post metal etch photoresist strip method
KR100581244B1 (ko) 반도체 장치의 제조 방법
US6420099B1 (en) Tungsten hard mask for dry etching aluminum-containing layers
JP2891952B2 (ja) 半導体装置の製造方法
CN113053805B (zh) 半导体结构的形成方法及半导体结构
KR100464430B1 (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법
JP3112832B2 (ja) 半導体装置の製造方法
US20010044214A1 (en) Method for dry-etching a titanium nitride containing multilayer film
JP2000164571A (ja) コンタクトホール形成方法およびプラズマエッチング方法
JP3116276B2 (ja) 感光膜のエッチング方法
JP2000269188A (ja) ドライエッチング方法
JPH08186120A (ja) 半導体装置の製造方法
KR100435785B1 (ko) 반도체 소자의 금속배선 형성방법
KR100395775B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100777925B1 (ko) 금속 배선 형성 방법
JP2001332510A (ja) 半導体装置およびその製造方法
JPH06163479A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121114

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141022

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee