JP2002208780A - 多層回路基板の製造方法 - Google Patents
多層回路基板の製造方法Info
- Publication number
- JP2002208780A JP2002208780A JP2001001270A JP2001001270A JP2002208780A JP 2002208780 A JP2002208780 A JP 2002208780A JP 2001001270 A JP2001001270 A JP 2001001270A JP 2001001270 A JP2001001270 A JP 2001001270A JP 2002208780 A JP2002208780 A JP 2002208780A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- metal foil
- valve metal
- capacitor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
路基板の製造方法を提供する。 【解決手段】 絶縁層28を介して配線パターンが多層
に形成され、キャパシタを備えた多層回路基板の製造方
法であって、バルブ金属箔10の表面に該金属の酸化皮
膜12を形成する陽極化成工程と、該酸化皮膜12上に
電極膜14を形成する工程と、該電極膜14を形成した
バルブ金属箔10を所要の大きさに裁断してキャパシタ
シート16に形成する裁断工程と、該キャパシタシート
16を配線パターンに電気的に接続して固定する組み込
み工程とを含むことを特徴としている。
Description
方法に関する。
は、ノイズの吸収をするためキャパシタを取り付けてい
る。従来はこのキャパシタは、チップキャパシタを多層
回路基板の外部に取り付けることにより対処している。
に、チップキャパシタを多層回路基板の外部に取り付け
たのでは、半導体チップとチップキャパシタの距離が大
きくなり、ノイズの吸収が十分でないという課題があ
る。また、チップキャパシタを含めた装置全体が大型化
するという課題もある。
れたものであり、その目的とするところは、ノイズの吸
収に優れ、小型化が可能な多層回路基板の製造方法を提
供するにある。
するため次の構成を備える。すなわち、絶縁層を介して
配線パターンが多層に形成され、キャパシタを備えた多
層回路基板の製造方法であって、バルブ金属箔の表面に
該金属の酸化皮膜を形成する陽極化成工程と、該酸化皮
膜上に電極膜を形成する工程と、該電極膜を形成した前
記バルブ金属箔を所要の大きさに裁断してキャパシタシ
ートに形成する裁断工程と、該キャパシタシートを前記
配線パターンに電機的に接続して固定する組み込み工程
とを含むことを特徴としている。
に形成され、キャパシタを備えた多層回路基板の製造方
法であって、バルブ金属箔に複数のスルーホールを形成
する工程と、該バルブ金属箔の表面およびスルーホール
の内壁面に該金属の酸化皮膜を形成する陽極化成工程
と、前記バルブ金属箔表面の酸化皮膜上に金属層を形成
するとともに、前記スルーホールの内壁面の酸化皮膜上
に導体部を形成する工程と、前記金属層をエッチングし
て、前記バルブ金属箔の表面に前記導体部により電気的
に接続する電極膜を形成し、前記導体部により所要数の
キャパシタが直列に接続されたキャパシタ構造を形成す
る工程と、該キャパシタ構造を形成したバルブ金属箔を
裁断して、前記端子部を設けた所要数のキャパシタを有
するキャパシタシートに形成する裁断工程と、該キャパ
シタシートを前記配線パターンに電気的に接続して固定
する組み込み工程とを含むことを特徴としている。
に形成され、キャパシタを備えた多層回路基板の製造方
法であって、バルブ金属箔に複数のスルーホールを形成
する工程と、該バルブ金属箔の表面およびスルーホール
の内壁面に該金属の酸化皮膜を形成する陽極化成工程
と、前記バルブ金属箔表面の酸化皮膜の一部を除去して
バルブ金属箔を露出させるビア穴を形成する工程と、前
記バルブ金属箔表面の酸化皮膜上に金属層を形成すると
ともに、前記スルーホールの内壁面の酸化皮膜上および
前記ビア穴の内壁面に導体部を形成する工程と、前記金
属層をエッチングして、前記バルブ金属箔の表面に前記
スルーホールの導体部により電気的に接続する電極膜
と、前記ビア穴の導体部により前記バルブ金属箔に電気
的に接続する端子部とを形成し、所要数のキャパシタが
直列に接続されたキャパシタ構造を形成する工程と、該
キャパシタ構造を形成したバルブ金属箔を裁断して、前
記端子部を設けた所要数のキャパシタを有するキャパシ
タシートに形成する裁断工程と、該キャパシタシートを
前記配線パターンに電気的に接続して固定する組み込み
工程とを含むことを特徴としている。
に、無電解めっき、蒸着もしくはスパッタリングを施
し、次いで電解めっきを施して前記金属層を形成するこ
とを特徴としている。
用い、前記酸化皮膜に代えて、水熱合成法により前記チ
タン箔の表面に誘電体層を形成することを特徴としてい
る。
チタン酸ストロンチウム、チタン酸バリウム、もしくは
チタン酸ストロンチウムバリウムであることを特徴とし
ている。前記キャパシタシートを基板の最表層の配線パ
ターン上に固定すると好適である。
の内層側の配線パターン上に固定するようにすることも
できる。また上記キャパシタシートをコア材として用
い、該コア材の両面に絶縁層を介して配線パターンをビ
ルドアップ法により形成して回路基板に形成するように
してもよい。
を添付図面に基づいて詳細に説明する。図1はキャパシ
タシートの製造工程を示す。10はアルミニウム、チタ
ン、タンタル等のバルブ金属箔である。このバルブ金属
箔10に公知の陽極化成法(陽極酸化)により、表面に
酸化皮膜12を形成する(図2)。バルブ金属箔10は
5μm〜30μm程度の薄い肉厚のものを用いることが
でき、このバルブ金属箔10の表面に0.3μm程度の
極めて薄い酸化皮膜を形成することができる。バルブ金
属箔10は、ロール状に巻回したもの、あるいは広い面
積を有するシート状のものを用いることができ、効率よ
く陽極化成処理を施すことができる。
0の両面の酸化皮膜12上に、スパッタリングあるいは
蒸着により銅層を形成して電極膜14、14を形成す
る。次に、図4に示すように、バルブ金属箔10を所望
の大きさに裁断して、キャパシタシート16(以下単に
キャパシタ16ということがある)に形成する。酸化皮
膜12は硬くて脆いが、芯にフレキシブルなバルブ金属
箔10が存在するので、全体として、脆さは低減され、
取り扱いやすい。なお、上記では、バルブ金属箔10の
両面に、酸化皮膜12、電極膜14を形成したが、バル
ブ金属箔10の片面にのみ酸化皮膜12、電極膜14を
形成するようにしてもよい。
んだ多層回路基板18を示す。回路基板18の製造工程
の一例を説明する。まず、コア材20の両表面の銅箔を
エッチング加工して所要パターンの配線パターン22、
24に形成する。配線パターン22、24は、図示しな
いスルーホールめっき皮膜(導体部)を通じて電気的に
接続される。配線パターン22上に銀フィラー入り樹脂
等の導電性接着剤26により上記キャパシタシート16
を接着する。なお、バルブ金属箔10の片側にのみ、酸
化皮膜12、電極膜14を形成したキャパシタ16の場
合には、バルブ金属箔側を導電性接着剤26により配線
パターン22上に接着する。
18に完成する。すなわち、配線パターン22およびキ
ャパシタシート16を覆って絶縁層28を形成し、この
絶縁層28にビア穴30を形成し、ビア穴30内および
絶縁層28上に、無電解銅めっきもしくはスパッタリン
グ、次いで電解銅めっきによりめっき皮膜を形成し、絶
縁層28上のめっき皮膜をエッチング加工して所要パタ
ーンの配線パターンに形成することにより、絶縁層28
両側の配線パターンがビアめっき皮膜により電気的に接
続された回路基板18に完成される。
るビアめっき皮膜、34は配線パターン22、導電性接
着剤26を介して他方の電極膜14に電気的に接続する
ビアめっき皮膜である。ビアめっき皮膜32、34に半
導体チップ(図示せず)の所要端子を接続するようにし
て絶縁層28上に半導体チップを搭載することにより、
半導体チップの直下にキャパシタ16を配置した半導体
装置とすることができ、ノイズの吸収に優れ、また小型
化が可能な半導体装置に完成する。この場合、配線パタ
ーン24には、外部接続用のはんだボール(はんだバン
プ)(図示せず)を設けるようにするとよい。
縁層28を形成したが、コア材20の両側に絶縁層およ
び配線パターンを単層あるいは多層に積み上げて形成し
てもよい。この場合、キャパシタ16は、搭載する半導
体チップの近くに配置するために、最表層の絶縁体層2
8の中に配置するようにすると好適である。
実施の形態では、図6に示すように、バルブ金属箔10
に所要パターンでスルーホール11を形成する。次いで
図7に示すように、陽極化成処理により、バルブ金属箔
10の表面およびスルーホール11内壁面に該金属の酸
化皮膜12を形成する。次に、図8に示すように、無電
解めっきもしくはスパッタリング、次いで電解めっきを
施して、バルブ金属箔10表面の酸化皮膜12表面に金
属層14aを形成するとともに、スルーホール11内壁
面の酸化皮膜上に導体部15を形成し、金属層14aを
エッチング加工して、バルブ金属箔10の表裏に導体部
15により電気的に接続する電極膜14、14を形成し
て、導体部15により所要個数直列に接続されたキャパ
シタ構造を形成する。このキャパシタ構造を形成したバ
ルブ金属箔10を裁断して、所要複数個のキャパシタが
つながった状態のキャパシタシート16に形成するので
ある。このキャパシタシート16を図5に示すように内
部に配置して回路基板に形成することができる。
材として、この両側にビルドアップ法により絶縁層2
8、・・と配線パターン36・・とを多層に形成した回
路基板18を示す。38は半導体チップ搭載用のはんだ
ボール、40はボードへの搭載用のはんだボール、42
はソルダーレジスト層である。この例では、内部に直列
に接続されたキャパシタ16が組み込まれた回路基板1
8とすることができる。
す。まず図10に示すようにバルブ金属箔10にスルー
ホール11を形成する。次に図11に示すように、陽極
化成処理をして、バルブ金属箔10の表面およびスルー
ホール11内壁面に該金属の酸化皮膜12を形成する。
次いで図12に示すように、エッチング加工により、酸
化皮膜12を一部除去してビア穴13を形成し、バルブ
金属箔10を露出させる。
しくはスパッタリング、次いで電解めっきを施して、バ
ルブ金属箔10表面の酸化皮膜12表面に金属層14a
を形成するとともに、スルーホール11内壁面の酸化皮
膜12上およびビア穴13内壁面に導体部15を形成す
る。次いで、金属層14aをエッチング加工して、バル
ブ金属箔10の表裏にスルーホール11の導体部15に
より電気的に接続する電極膜17と、ビア穴13の導体
部15を通じてバルブ金属箔10に接続する端子部19
とを形成して、所要個数直列に接続されたキャパシタ構
造を形成する。該キャパシタ構造を形成したバルブ金属
箔10を裁断して、所要数のキャパシタを有するキャパ
シタシート16に形成する。
や図9に示す回路基板を前記と同様にして形成すること
ができる。同様の工程で形成できるので、説明は省略す
る。本実施の形態では、各キャパシタ構造において、バ
ルブ金属箔10自体が電極となる。したがって、高容量
のキャパシタにできて有利である。
に、誘電体皮膜としての酸化皮膜12を陽極化成処理に
より形成したが、水熱合成法によってチタン金属箔10
上に強誘電体であるチタン酸ジルコン酸鉛、チタン酸ス
トロンチウム、チタン酸バリウム、チタン酸ストロンチ
ウムバリウムの結晶膜を形成して誘電体層としてもよ
い。水熱合成法でチタン酸ジルコン酸鉛(PZT)結晶
膜を生成させるには、鉛化合物、ジルコン化合物、チタ
ン化合物を溶解させた強アルカリ溶液にチタン金属箔を
浸漬し、200℃以下、2〜3atm(1atm=1.
01325bar)程度に設定されたオートクレーブ中
に入れ、水熱合成反応を起させ、PZT結晶膜を生成さ
せるようにする。他の誘電体層も所要の水熱合成法によ
って形成することができる。
電体層を形成し、前記第1の実施の形態(図1〜図
5)、第2の実施の形態(図6〜図9)、第3の実施の
形態(図10〜図13)と同様にして、キャパシタシー
トおよびこのキャパシタシートを組み込んだ回路基板に
形成できる。その工程は、陽極化成処理に変えて水熱合
成法を採用する点が相違するだけで、他の工程は同じで
あるので、その説明は省略する。
の厚さは15μm前後となり、陽極化成処理の場合より
も厚い皮膜となる。誘電体層をスパッタリングやCVD
法で形成するときは、真空装置などの大型装置が必要と
なり、コスト高となるが、陽極化成処理や水熱合成法に
よって誘電体層を形成する場合には、大型の装置も必要
でなく、また連続処理が行え、厚みもコントロールでき
るなど、メリットが大きい。
発明は上記実施の形態のみに限定されるものでないこと
はもちろんである。
タシートをシート状もしくは長尺状の金属箔から形成で
き、これを所要大きさに裁断することで形成できるの
で、その製造が容易であり、このように別途製造したキ
ャパシタシートを組み込むことにより、ノイズの吸収性
に優れ、また小型の回路基板を容易に製造できる。
図である。
ある。
る。
ールを形成した状態の説明図である。
図である。
ある。
ホールを形成した状態の説明図である。
面図である。
ある。
Claims (9)
- 【請求項1】 絶縁層を介して配線パターンが多層に形
成され、キャパシタを備えた多層回路基板の製造方法で
あって、 バルブ金属箔の表面に該金属の酸化皮膜を形成する陽極
化成工程と、 該酸化皮膜上に電極膜を形成する工程と、 該電極膜を形成した前記バルブ金属箔を所要の大きさに
裁断してキャパシタシートに形成する裁断工程と、 該キャパシタシートを前記配線パターンに電機的に接続
して固定する組み込み工程とを含むことを特徴とする多
層回路基板の製造方法。 - 【請求項2】 絶縁層を介して配線パターンが多層に形
成され、キャパシタを備えた多層回路基板の製造方法で
あって、 バルブ金属箔に複数のスルーホールを形成する工程と、 該バルブ金属箔の表面およびスルーホールの内壁面に該
金属の酸化皮膜を形成する陽極化成工程と、 前記バルブ金属箔表面の酸化皮膜上に金属層を形成する
とともに、前記スルーホールの内壁面の酸化皮膜上に導
体部を形成する工程と、 前記金属層をエッチングして、前記バルブ金属箔の表面
に前記導体部により電気的に接続する電極膜を形成し、
前記導体部により所要数のキャパシタが直列に接続され
たキャパシタ構造を形成する工程と、 該キャパシタ構造を形成したバルブ金属箔を裁断して、
前記端子部を設けた所要数のキャパシタを有するキャパ
シタシートに形成する裁断工程と、 該キャパシタシートを前記配線パターンに電気的に接続
して固定する組み込み工程とを含むことを特徴とする多
層回路基板の製造方法。 - 【請求項3】 絶縁層を介して配線パターンが多層に形
成され、キャパシタを備えた多層回路基板の製造方法で
あって、 バルブ金属箔に複数のスルーホールを形成する工程と、 該バルブ金属箔の表面およびスルーホールの内壁面に該
金属の酸化皮膜を形成する陽極化成工程と、 前記バルブ金属箔表面の酸化皮膜の一部を除去してバル
ブ金属箔を露出させるビア穴を形成する工程と、 前記バルブ金属箔表面の酸化皮膜上に金属層を形成する
とともに、前記スルーホールの内壁面の酸化皮膜上およ
び前記ビア穴の内壁面に導体部を形成する工程と、 前記金属層をエッチングして、前記バルブ金属箔の表面
に前記スルーホールの導体部により電気的に接続する電
極膜と、前記ビア穴の導体部により前記バルブ金属箔に
電気的に接続する端子部とを形成し、所要数のキャパシ
タが直列に接続されたキャパシタ構造を形成する工程
と、 該キャパシタ構造を形成したバルブ金属箔を裁断して、
前記端子部を設けた所要数のキャパシタを有するキャパ
シタシートに形成する裁断工程と、 該キャパシタシートを前記配線パターンに電気的に接続
して固定する組み込み工程とを含むことを特徴とする多
層回路基板の製造方法。 - 【請求項4】 前記バルブ金属箔表面の酸化皮膜上に、
無電解めっき、蒸着もしくはスパッタリングを施し、次
いで電解めっきを施して前記金属層を形成することを特
徴とする請求項2または3記載の多層回路基板の製造方
法。 - 【請求項5】 前記バルブ金属箔としてチタン箔を用
い、 前記酸化皮膜に代えて、水熱合成法により前記チタン箔
の表面に誘電体層を形成することを特徴とする請求項4
〜6のいずれか一項記載の多層回路基板の製造方法。 - 【請求項6】 前記誘電体層が、チタン酸ジルコン酸
鉛、チタン酸ストロンチウム、チタン酸バリウム、チタ
ン酸ストロンチウムバリウムであることを特徴とする請
求項5記載の多層回路基板の製造方法。 - 【請求項7】 前記キャパシタシートを基板の最表層の
配線パターン上に固定することを特徴とする請求項1〜
6のいずれか一項記載の多層回路基板の製造方法。 - 【請求項8】 前記キャパシタシートを基板の内層側の
配線パターン上に固定することを特徴とする請求項1〜
7のいずれか一項記載の多層回路基板の製造方法。 - 【請求項9】請求項1〜5のいずれか一項記載のキャパ
シタシートをコア材として用い、該コア材の両面に絶縁
層を介して配線パターンをビルドアップ法により形成す
ることを特徴とする多層回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001001270A JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001001270A JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002208780A true JP2002208780A (ja) | 2002-07-26 |
JP3838876B2 JP3838876B2 (ja) | 2006-10-25 |
Family
ID=18869923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001001270A Expired - Fee Related JP3838876B2 (ja) | 2001-01-09 | 2001-01-09 | 多層回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3838876B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
JP2009088468A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法 |
JP2010103548A (ja) * | 2005-10-04 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 電子素子を内蔵した印刷回路基板及びその製造方法 |
JP2012151359A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ |
-
2001
- 2001-01-09 JP JP2001001270A patent/JP3838876B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247706A (ja) * | 2003-01-23 | 2004-09-02 | Shinko Electric Ind Co Ltd | 電子部品実装構造及びその製造方法 |
US7573135B2 (en) | 2003-01-23 | 2009-08-11 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure in which a semiconductor chip is mounted on a wiring substrate and buried in an insulation film |
JP4489411B2 (ja) * | 2003-01-23 | 2010-06-23 | 新光電気工業株式会社 | 電子部品実装構造の製造方法 |
JP2010103548A (ja) * | 2005-10-04 | 2010-05-06 | Samsung Electro-Mechanics Co Ltd | 電子素子を内蔵した印刷回路基板及びその製造方法 |
JP2009088468A (ja) * | 2007-09-28 | 2009-04-23 | Samsung Electro Mech Co Ltd | チップキャパシタが内蔵された印刷回路基板及びチップキャパシタの内蔵方法 |
JP4659051B2 (ja) * | 2007-09-28 | 2011-03-30 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | チップキャパシタが内蔵された印刷回路基板 |
US8279616B2 (en) | 2007-09-28 | 2012-10-02 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board with embedded chip capacitor |
JP2012151359A (ja) * | 2011-01-20 | 2012-08-09 | Dainippon Printing Co Ltd | キャパシタ内蔵配線板、キャパシタ内蔵配線板の製造方法、キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
JP3838876B2 (ja) | 2006-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3809053B2 (ja) | 電子部品パッケージ | |
US11412615B2 (en) | Electronic component and method of producing electronic component | |
JP4332533B2 (ja) | キャパシタ内蔵型プリント回路基板およびその製造方法 | |
JP5188256B2 (ja) | キャパシタ部品の製造方法 | |
JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
JP2007208263A (ja) | 薄膜キャパシタ内蔵型印刷回路基板の製造方法 | |
JP2009094333A (ja) | キャパシタを内蔵したプリント配線板およびその製造方法 | |
JP2001332445A (ja) | コンデンサ | |
JP4649198B2 (ja) | 配線基板の製造方法 | |
JP3608990B2 (ja) | 多層回路基板およびその製造方法 | |
JP4584700B2 (ja) | 配線基板の製造方法 | |
JP4753380B2 (ja) | 下面電極型固体電解コンデンサ | |
JP4351148B2 (ja) | 配線基板の製造方法 | |
JP2002208780A (ja) | 多層回路基板の製造方法 | |
JP2006186238A6 (ja) | 配線基板の製造方法 | |
JP2001185649A (ja) | 回路基板、半導体装置、その製造方法および回路基板用材料片 | |
JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
JPH11195552A (ja) | 薄型コンデンサとその製造方法 | |
JP5005599B2 (ja) | 電子部品及び電子部品モジュール | |
JP4831240B2 (ja) | シートコンデンサの製造方法 | |
JP2001291637A (ja) | 球状キャパシタと該キャパシタの製造方法と球状キャパシタの実装構造と配線基板と該配線基板の製造方法 | |
WO2023157426A1 (ja) | 薄膜キャパシタ及びその製造方法、並びに、薄膜キャパシタを備える電子回路基板 | |
JP2000299247A (ja) | チップコンデンサ | |
KR100796518B1 (ko) | 반도체 패키지 제조용 회로테이프 구조 및 그 제조방법 | |
WO2023162406A1 (ja) | 薄膜キャパシタ及びこれを備える電子回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |