KR100649736B1 - 캐패시터 내장형 인쇄회로기판의 제조방법 - Google Patents

캐패시터 내장형 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR100649736B1
KR100649736B1 KR1020050096660A KR20050096660A KR100649736B1 KR 100649736 B1 KR100649736 B1 KR 100649736B1 KR 1020050096660 A KR1020050096660 A KR 1020050096660A KR 20050096660 A KR20050096660 A KR 20050096660A KR 100649736 B1 KR100649736 B1 KR 100649736B1
Authority
KR
South Korea
Prior art keywords
thin film
dielectric thin
metal electrode
ceramic dielectric
laser
Prior art date
Application number
KR1020050096660A
Other languages
English (en)
Inventor
유수현
정율교
문진석
진현주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050096660A priority Critical patent/KR100649736B1/ko
Application granted granted Critical
Publication of KR100649736B1 publication Critical patent/KR100649736B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

유전체 박막으로 세라믹을 이용하면서 레이저로 패터닝하는 캐패시터 내장형 인쇄회로기판의 제조방법이 제공된다.
인쇄회로기판의 제조방법은,
제1금속 전극막과 제2금속 전극막의 사이에 세라믹 유전체 박막이 형성되고, 상층에는 절연체층이 형성되는 인쇄회로기판의 제조방법이고, 상기 유전체박막의 선택적인 식각은 레이저를 조사하여 행하는 것을 포함하여 이루어진다.
본 발명에 따르면 유전체를 레이저에 의해 패터닝함에 따라 습식 식각 공정을 최대한 배제할 수 있어 제품의 신뢰성을 높일 수 있다.
내장형 캐패시터, 인쇄회로기판, 레이저, 세라믹

Description

캐패시터 내장형 인쇄회로기판의 제조방법{Method of manufacturing printed circuit board with embedded capacitor}
도 1은 본 발명에 따라 유전체층을 레이저 식각하여 캐패시터 내장형 인쇄회로기판의 제조방법을 나타내는 일례도이다.
도 2는 도 1의 방법에 따라 제조된 인쇄회로기판의 단면도이다.
도 3은 본 발명에 따라 유전체층과 절연층을 동시에 레이저식각하여 캐패시터 내장형 인쇄회로기판을 제조하는 방법의 일례도이다.
도 4는 도 1의 방법과 도 3의 방법을 조합하여 캐패시터 내장형 인쇄회로기판을 제조하는 방법의 일례도이다.
*도면의 주요부분에 대한 부호의 설명*
10..폴리머 기재 12.. 절연체
21.. 제1금속 전극막 22.. 제2금속 전극막
30.. 세라믹 유전체 박막 40..금속 마스크
50..포토 레지스트
미국특허공보 6,349,456
본 발명은 캐패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로, 보다 상세하게는 유전체 박막으로 세라믹을 이용하면서 레이저로 패터닝하는 캐패시터 내장형 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판상에 탑재되던 각종 수동소자는 제품의 소형화에 큰 장애가 되고 있다. 특히, 반도체 능동소자가 점차 내장화되고 그 입출력단자수가 증가함에 따라 그 능소자 주위에 보다 많은 수동소자의 확보공간이 요구되고 있다.
대표적인 수동소자로는 캐패시터가 있다. 캐패시터는 운용주파수의 고주파화에 따라 인덕턴스를 감소시키기 위해서는 입력단자와 최근접 거리에 배치되는 것이 유리하다.
이러한 소형화와 고주파화의 요구를 충족시키기 위해 최근 내장형 캐패시터의 구현방안이 활발이 연구되고 있다. 내장형 캐패시터는 메모리카드, PC 메인보드 및 각종 RF모듈에 사용되는 인쇄회로기판에 내장된 형태로서, 제품의 크기를 획기적으로 감소시킬 수 있다. 또한, 능동소자의 입력단자에 근접거리에 배치할 수 있으므로 도선길이를 최소화하여 유도인덕턴스를 크게 저감시킬 수 있으며, 고주파 노이즈 제거에도 유리하다.
내장형 캐패시터의 대표적인 예가 미국특허공보 6,349,456호에 제안되어 있다. 이 기술은, 상부에 제1 금속 전극막이 형성된 인쇄회로기판에 세라믹 분말이 함유된 감광성 유전체 박막을 형성하는 단계,
이 유전체 박막에 제2 금속 전극막을 형성하고, 선택 식각하여 상부전극을 형성하는 단계,
감광성 유전체 수지를 노광시킨 뒤에 식각하는 단계,
제1금속 전극막을 식각하여 하부전극을 형성하는 단계로 구성된다.
상기 단계를 통해 제조된 캐패시터를 절연체 사이에 삽입시키고 금속층을 적층하고, 이 적층제품에 도통홀 및 비아홀을 이용하여 인쇄회로기판의 내층에 있는 캐패시터를 인쇄회로기판 외부에 실장되어 있는 집적회로 칩의 전원단자 및 접지단자와 연결시킨다.
미국특허공보 6,349,456호에서는 유전체의 선택 식각을 위해 포토리소그라피 공정을 이용하고 있다. 이를 위해 세라믹분말을 감광성 수지에 혼합하고 있으며, 결국, 구현할 수 있는 유전율은 극히 낮아질 수 밖에 없다.
고유전율을 구현하기 위해서는 세라믹의 유전체 박막을 형성하여야 하지만, 인쇄회로기판(PCB)의 빌드업공정에서 세라믹 유전체 박막을 선택적으로 식각 할 수 있는 기술이 개발되지 않는 한 그 적용은 어려운 실정이다. 세라믹 유전체 박막의 식각 용액을 개발하면 가능하지만, 습식식각은 청정성을 유지하기 어려운 공정이라 전제 제품의 신뢰성을 크게 떨어뜨릴 가능성이 있다.
또한, 빌드업 공정에서 세라믹 유전체 박막의 선택 식각하면서 전극을 형성하는 등의 새로운 공정도 필요한 상황이다.
본 발명은 빌드업공정에 의해 인쇄회로기판의 내부에 세라믹 박막을 캐패시터로 내장할 수 있는 내장형 캐패시터의 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 제조방법은,
제1금속 전극막과 제2금속 전극막의 사이에 세라믹 유전체 박막이 형성되고, 상층에는 절연체층이 형성되는 인쇄회로기판의 제조방법이고,
상기 유전체박막의 선택적인 식각은 레이저를 조사하여 행하는 것을 포함하여 이루어진다.
본 발명에서 상기 제1금속 전극막은 폴리머 기재상에 형성되는 것이 바람직하다.
본 발명에서 상기 세라믹 유전체 박막은 Al2O3, HfO2, Ta2O5, TiO2, BaTiO3, Pb(Zr,Ti)O3의 그룹에서 선택된 적어도 1종일 수 있으며, 이 세라믹 유전체 박막은 PVD, CVD, ALD, 스퍼터의 어느 하나의 방법에 의해 저온에서 10~1000nm의 두께로 형성하는 것이 바람직하다.
본 발명에서 상기 레이저는 1㎛초과~50㎛이하의 파장범위를 갖는 것이 바람직하며, 그러한 레이저로는 CO2레이저가 있다. 보다 바람직한 레이저의 파장범위는 5~20㎛이다. 상기 레이저는 100W~10KW의 출력에서 행하는 것이 바람직하다.
본 발명에서 세라믹 유전체 박막의 선택적인 식각은 금속마스크 또는 정밀 위치조절수단에 의해 행할 수 있다.
본 발명에서는 유전체층의 선택적인 식각을 레이저 조사에 의해 행하는데 특징이 있는 것으로, 이러한 기술사상에 기초하여 다양한 방법이 적용될 수 있다. 그러한 예들은 첨부된 도면을 통해 설명한다.
도 1과 도 2는 세라믹 유전체 박막만을 레이저 조사에 의해 식각하는 것으로, 그 공정은 다음과 같이 구성된다.
제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
상기 세라믹 유전체 박막에 레이저를 조사하여 선택적으로 식각하는 단계 및
상기 식각한 세라믹 유전체 박막의 상부에 제2금속 전극막을 형성하는 단계를 포함하여 이루어진다.
도 3은 세라믹 유전체 박막과 절연체를 동시에 레이저 조사에 의해 제거하는 것으로, 그 공정은 다음과 같다.
제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
상기 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계,
상기 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계,
상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계를 포함하여 이루어진다.
도 4는 세라믹 유전체 박막을 제거하는 공정(도 1)과 유전체 박막과 절연체를 동시에 레이저 조사에 의해 제거하는 공정(도 3)을 조합한것으로, 그 공정은 다음과 같다.
제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
상기 세라믹 유전체 박막에 레이저를 조사하여 선택적으로 식각하는 단계,
상기 식각한 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계,
상기 제1금속 전극막, 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계,
상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계를 포함하여 이루어진다.
본 발명은 빌드업 공정에서 세라믹 유전체 박막과 금속 전극막을 형성하는 것으로, 제2 금속 전극막은 상기 제1금속 전극막과 상기 세라믹 유전체 박막 상에 포토레지스트 부착하고 노광 및 현상한 다음에 증착 또는 도금에 의해 형성할 수 있다.
이하, 본 발명을 상세히 설명한다.
본 발명에서는 내장형 캐패시터의 유전체 박막으로 세라믹이 적용 가능하도록 하기 위한 식각 방안을 대해 다양한 연구와 실험을 진행하던중, 세라믹 유전체 박막은 레이저로 선택 식각할 수 있다는 점에 주목하여 완성된 것이다.
레이저는 양극산화법에 의해 형성된 산화물을 금속표면에서 선택적으로 제거할 때 사용되고는 있으나, 내장형 캐패시터의 유전체 박막의 선택적인 식각에 적용하고 있지 않다. 본 발명에 의해 내장형 캐패시터에 세라믹 유전체 박막의 적용이 가능해지는 것이다.
본 발명에서는 내장형 캐패시터의 유전체 박막으로서 세라믹 유전체 박막을 형성하고 이 세라믹 유전체 박막을 레이저를 조사하여 선택적으로 제거하는데 특징이 있는 것이다.
이때의 레이저 조사는 에너지가 세라믹 유전체 박막에는 흡수되면서 금속 전극막에는 반사되는 것에 의해 세라믹 유전체 박막만 선택적으로 제거하는 것이 중요하다. 본 발명에 따르면 레이저 조사시에 파장 조건이 중요한 작용을 한다. 레이저의 파장 범위는 1㎛초과~50㎛이하가 바람직하다. 레이저의 파장범위가 1㎛이하의 경우에는 금속 전극막으로 에너지가 흡수될 가능성이 있으며, 50㎛초과의 경우에는 에너지가 세라믹 유전체 박막으로의 흡수가 충분하지 않다.
이러한 파장범위를 만족하는 레이저의 대표적인 예가 가스레이저로서 CO2레이저가 있다. 보다 바람직한 레이저의 파장범위는 5~20㎛이다. 본 발명에서 레이저의 출력은 100W~10KW가 바람직하다.
본 발명에서는 박막캐패시터의 제조방법에서 세라믹 유전체 박막을 레이저를 조사하여 선택적으로 제거하는데, 특징이 있다. 세라믹 유전체 박막의 제거는 공정의 편의상에 따라 다양한 변경이 가능한데, 그 예를 도면을 통해 설명한다. 첨부된 도면은 본 발명의 설명을 위한 하나의 예시로서 본 발명이 여기에 한정되는 것은 아니다.
먼저, 도 1를 통해 설명한다.
[제1금속 전극막의 형성 공정(도 1a)]
제1금속 전극막을(20)을 형성한다. 제1금속 전극막(20)은 폴리머 기재(10)에 형성하는 것이 바람직하다.
인쇄회로기판에서는 폴리머 기재는 프리프레그(prepreg)라고도 한다. 프리프레그는 빌드업 필름으로 불리는 유기물 자재로서, 폴리이미드계 또는 에폭시계 수지가 사용되고 있다. 본 발명에서 폴리머 기재는 인쇄회로기판에서 사용되는 폴리 머 기재는 적용 가능하다.
제1금속 전극은 내장형 캐패시터에서 사용하는 금속들은 적용 가능하며, 그 예로는 Pt, Au, Ag, Cu, Ni, Pd 등이 있다. 폴리머 기재상에 제1금속 전극막의 형성은 증착 또는 도금 또는 이들을 병행하여 사용될 수 있다. 증착은 PVD, CVD 등이 가능하며, 도금은 무전해 도금 또는 전해 도금 등이 적용될 수 있다.
제1금속 전극막의 두께는 0.1~100㎛가 바람직하다.
폴리머 기재상의 아래에는 배선층과 또 다른 폴리머 기재상이 위치할 수도 있다. 또는 금속 전극막과 유기물로 이루어지는 코어층이 올 수도 있다. 필요에 따라 폴리머 기재상에 전면 도금하는 대신에 CCL(Copper Clad Laminate)과 같이 자재도 사용할 수 있다. CCL을 사용하는 경우에도 이후에 설명하는 것과 같은 동일한 공정을 사용할 수 있다.
[세라믹 유전체 박막의 형성 공정(도 1b)]
제1금속 전극막(20)의 상부에는 세라믹 유전체 박막(30)을 형성한다.
세라믹으로는 캐패시터에 사용하는 세라믹이면 적용 가능하다. 예를 들어, 세라믹 유전체 재료는 Al2O3, HfO2, Ta2O5, TiO2, BaTiO3, Pb(Zr,Ti)O3등의 세라믹과 이들의 혼합물로 이루어진 박막을 포함한다.
세라믹 유전체 재료의 형성은 PVD, CVD, ALD(Atomic Layer Deposition) 등의 방법이 적용될 수 있다. 세라믹 유전체 박막의 형성은 폴리머 기재의 손상을 방지하기 위해 저온에서 하는 것이 바람직하다. 본 발명에서 저온은 폴리머 기재의 손상을 일으키지 않는 온도를 의미하는 것으로, 통상 약 300℃ 정도이면 폴리머 기재의 손상은 방지할 수 있는 것으로 알려져 있다.
세라믹 유전체 박막의 두께는 10~1000nm가 바람직하다.
[세라믹 유전체 박막의 식각 공정(도 1c~ 도 1d)]
세라믹 유전체 박막의 식각은 레이저를 조사하여 행한다. 식각은 금속마스크를 이용할 수 도 있고, 정밀 위치 조절수단에 의해 행할 수 있다. 레이저 조사분야에는 정밀위치조절수단이 널리 이용되고 있으며, 본 발명에서는 이들을 응용하여 사용하면 된다. 도 1c와 도 1d에는 금속마스크를 사용하여 식각하는 방법이 도시되어 있으며, 이를 통해 설명하고자 한다.
세라믹 유전체 박막의 상부에서 선택적으로 제거할 부분에 금속마스크를 부착한다(도 1c). 다음으로 레이저를 조사하면 금속마스크에서 레이저는 반사하고 세라믹 유전체 박막에는 레이저가 흡수되어 세라믹 유전체 박막이 제거된다.
본 발명에서 레이저의 파장범위는 1~50㎛, 보다 바람직하게는 5~20㎛이다. 레이저의 출력은 100W~10KW가 바람직하다. 이러한 파장범위를 만족하는 레이저의 대표적인 예가 가스레이저로서 CO2레이저가 있다.
금속마스크는 레이저를 반사시키는 것이면 가능하며, 대부분의 금속은 본원발명의 조건에 해당하는 레이저를 반사시킨다. 금속전극 재질로 사용되는 것을 사용하는 것도 바람직하다.
세라믹 유전체 박막의 선택적인 식각은 캐패시터로서 작용하는 영역외의 모든 세라믹 유전체 박막을 제거할 수도 있지만, 세라믹 유전체 박막에서 반드시 식각이 필요한 부분 예를 들어 배선패턴이 형성되는 영역을 제거할 수 있다.
캐패시터로서 작용하는 영역만을 남겨두는 것은 제2금속 전극막과 대면하는 영역으로서 필요에 따라 제2금속 전극막 보다 약간 크게 형성할 수도 있다.
이러한 레이저 식각을 통해 도 1e와 같이 인쇄회로 기판의 내부에 식각된 세라믹 유전체 박막(30)을 형성할 수 있다. 물론, 필요에 따라 제1금속 전극막을 식각할 수도 있다. 제1금속 전극막의 식각은 습식식각이 적용될 수 있다.
[제2금속 전극막의 형성 공정(도 1e~도 1h)]
선택적으로 식각된 세라믹 유전체 박막상에 제2금속 전극막(22)을 형성한다.
제2금속 전극막의 형성은 다양한 방법이 적용 가능하며, 인쇄회로기판의 빌드업공정의 특성을 고려할 때 포토-리소그라피(photo-lithography)가 바람직하다.
포토레지스트를 부착하고 원하는 패턴으로 노광한 다음에 현상한다. 포토레지스트가 제거된 영역에 제2금속 전극막(22)을 형성한다.
제2금속 전극은 내장형 캐패시터에서 사용하는 금속들은 적용 가능하며, 그 예로는 Pt, Au, Ag, Cu, Ni, Pd 등이 있다. 제2금속 전극막의 형성은 증착 또는 도금 또는 이들을 병행하여 사용될 수 있다. 증착은 PVD, CVD 등이 가능하며, 도금은 무전해 도금 또는 전해 도금 등이 적용될 수 있다.
제2금속 전극막의 두께는 0.1~100㎛가 바람직하다.
다음으로 포토레지스트를 제거한(도 1h) 다음, 인쇄회로기판의 빌드업공정을 이용하여 원하는 방식으로 적층할 수 있다.
예를 들어, 도 1(i)와 같이 적층을 위해 최상층에 프리프레그를 적층한 다음, 도 2와 같이 제1, 2금속 전극을 다른 배선과 연결하기 위하여 비어홀 또는 관통홀을 형성하고 그 홀내측을 도금한다.
본 발명에 따라 세라믹 유전체층의 선택적인 식각은 도 3과 같이 세라믹 유전체 박막과 절연체에 동시에 레이저를 조사하여 비어홀을 형성할 수 있다. 즉, 제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계(도 3b),
상기 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계(도 3c~도 3e),
상기 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계(도 3f),
상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계(도 3f)로 공정을 구성할 수 있다. 이러한 방법은 비어홀의 형성과정에서 유전체층과 절연층에 레이저를 조사하여 공정의 간략하게 하는 것이다. 여기서는 설명의 편의성을 위해 전술한 설명과 중복되는 부분은 생략한다.
한편, 상기와 같이 절연체층과 유전체층의 동시 식각은 캐패시터의 면적이 대면적화되는 경우에 유전체층의 식각 영역이 작아서 접착력이 다소 약화될 수 있다. 따라서, 도 4에 도시된 방법과 같은 방법을 통해 공정도 간략하게 하면서 접착력도 개선시킬 수가 있다.
즉, 제금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계(도 4b),
상기 세라믹 유전체 박막에 레이저를 조사하여 선택적으로 식각하는 단계(도 4c~도 4e),
상기 식각한 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계(도 4f~도 4h),
상기 제1금속 전극막, 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계(도 4i),
상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계(도 4i)로 공정을 구성할 수 있다. 여기서, 제2금속 전극막의 형성전에 식각으로 제거되는 유전체박막의 영역은 접착력의 관점에서 필요한 부분에 유전체 박막을 제거하는 것이다. 여기서도 설명의 편의성을 위해 전술한 설명과 중복되는 부분은 생략한다.
이하, 본 발명을 실시예를 통하여 보다 구체적으로 설명한다.
[실시예]
폴리이미드계 프리프레그의 상부의 전면에 Cu을 도금한 다음, 이 Cu위에 Al2O3의 세라믹 박막을 PVD법에 의해 상온에서 50nm의 두께로 증착하였다.
상기 세라믹 유전체 박막상부에 금속마스크를 부착한 다음, CO2레이저를 조사하였다. 레이저의 파장범위에 따른 제1금속 전극막의 상태를 확인하고 그 결과를 표 1에 나타내었다. 레이저의 출력은 1kw로 하였다.
제2금속 전극막은 포토리소그라피법과 PVD증착에 의해 Cu전극막을 형성하였다.
다음으로, 인쇄회로기판의 빌드업공정을 이용하여 프리프레그를 적층한 다음, 비어홀을 형성하고 그 홀내측을 도금하여 인쇄회로기판을 제조하였다.
파장범위 Cu전극의 상태
10㎛ (CO2) 양호
1㎛ (YAG) 손상
표 1에 나타난 바와 같이, 파장이 1㎛ 정도인 YAG 레이저는 제1금속층에 손상을 주었다. 파장이 10㎛의 CO2 레이저로 가공한 경우에는 제1금속층에 손상이 전혀 없었다.
본 발명에서 상기 실시형태는 하나의 예시로서, 본 발명이 여기에 한정되는 것은 아니다. 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고 동일한 작용효과를 이루는 것은 어떠한 것이어도 본 발명의 기술적 범위에 포함된다. 예를 들어, 본 발명의 실시예에서는 Cu를 전극막으로 사용하고 있지만, 이외에도 내장형 캐패시터에서 사용되는 금속 전극은 적용 가능하다.
상술한 바와 같이, 본 발명에 따르면 레이저에 의해 유전체를 패터닝할 수 있어 습식 식각 공정을 최대한 배제할 수 있어 제품의 신뢰성을 높일 수 있다. 또한, 인쇄회로기판의 산업에서 널리 사용되는 레이저를 이용하여 공정을 진행하기 때문에 새로운 장비 추가에 따른 부담도 줄일 수 있다.

Claims (15)

  1. 제1금속 전극막과 제2금속 전극막의 사이에 세라믹 유전체 박막이 형성되고, 상층에는 절연체층이 형성되는 인쇄회로기판의 제조방법이고,
    상기 유전체박막의 선택적인 식각은 레이저를 조사하여 행하는 것을 포함하여 이루어지는 캐패시터 내장형 인쇄회로기판의 제조방법.
  2. 제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
    상기 세라믹 유전체 박막에 레이저를 조사하여 선택적으로 식각하는 단계 및
    상기 식각한 세라믹 유전체 박막의 상부에 제2금속 전극막을 형성하는 단계를 포함하여 이루어지는 캐패시터 내장형 인쇄회로기판의 제조방법.
  3. 제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
    상기 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계,
    상기 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계,
    상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계를 포함하여 이루어지는 캐패시터 내장형 인쇄회로기판의 제조방법.
  4. 제1금속 전극막의 상부에 세라믹 유전체 박막을 형성하는 단계,
    상기 세라믹 유전체 박막에 레이저를 조사하여 선택적으로 식각하는 단계,
    상기 식각한 세라믹 유전체 박막의 상부에는 제2금속 전극막을 형성하는 단계,
    상기 제1금속 전극막, 유전체박막과 제2금속전극막의 상부에는 절연체층을 형성하는 단계,
    상기 유전체박막과 절연체층에 레이저를 조사하여 선택적으로 식각하는 단계를 포함하여 이루어지는 캐패시터 내장형 인쇄회로기판의 제조방법.
  5. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 세라믹 유전체 박막은 Al2O3, HfO2, Ta2O5, TiO2, BaTiO3, Pb(Zr,Ti)O3의 그룹에서 선택된 적어도 1종임을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  6. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 세라믹 유전체 박막은 PVD, CVD, ALD의 어느 하나의 방법에 의해 형성하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  7. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 세라믹 유전체 박막의 두께는 10~1000nm임을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  8. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 레이저는 1㎛초과~50㎛이 하의 파장범위를 가는 것임을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  9. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 레이저는 5~20㎛의 파장범위에서 행하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  10. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 레이저는 CO2레이저임을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  11. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 레이저는 100W~10KW의 출력에서 행하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  12. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 선택적인 식각은 금속마스크 또는 정밀 위치조절수단에 의해 행하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  13. 제 2항에 있어서, 상기 선택적인 식각은 제2금속층에 대면하지 않는 영역을 제거하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  14. 제 2항에 있어서, 상기 선택적인 식각은 세라믹 유전체 박막층에서 배선패턴이 형성되는 영역을 제거하는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
  15. 제 1항 내지 제 4항중 어느 한 항에 있어서, 상기 제2금속 전극막은,
    상기 제1금속 전극막과 상기 세라믹 유전체 박막 상에 포토레지스트 부착하고 노광 및 현상한 다음에 증착 또는 도금에 의해 형성되는 것을 특징으로 하는 캐패시터 내장형 인쇄회로기판의 제조방법.
KR1020050096660A 2005-10-13 2005-10-13 캐패시터 내장형 인쇄회로기판의 제조방법 KR100649736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096660A KR100649736B1 (ko) 2005-10-13 2005-10-13 캐패시터 내장형 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096660A KR100649736B1 (ko) 2005-10-13 2005-10-13 캐패시터 내장형 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR100649736B1 true KR100649736B1 (ko) 2006-11-27

Family

ID=37713542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096660A KR100649736B1 (ko) 2005-10-13 2005-10-13 캐패시터 내장형 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR100649736B1 (ko)

Similar Documents

Publication Publication Date Title
US6524352B2 (en) Method of making a parallel capacitor laminate
US7485411B2 (en) Method for manufacturing printed circuit board with thin film capacitor embedded therein
JP5188256B2 (ja) キャパシタ部品の製造方法
US7536780B2 (en) Method of manufacturing wiring substrate to which semiconductor chip is mounted
US20090097218A1 (en) Capacitor-embedded printed wiring board and method of manufacturing the same
JP5220619B2 (ja) 集積回路薄膜キャパシタの低温成長及び超高速アニーリング
KR100512688B1 (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
JP2001274034A (ja) 電子部品パッケージ
KR100878414B1 (ko) 캐패시터 내장형 인쇄회로기판 및 제조방법
KR20030040083A (ko) 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법
US7138068B2 (en) Printed circuit patterned embedded capacitance layer
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP2006173494A (ja) 配線基板の製造方法
KR100649736B1 (ko) 캐패시터 내장형 인쇄회로기판의 제조방법
JP2006510233A (ja) 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法
JP2006041122A (ja) 電子部品内蔵要素、電子装置及びそれらの製造方法
JP2005026670A (ja) 多層配線基板およびその製造方法
KR20040036779A (ko) 캐패시터 내장형 인쇄 회로 기판 제조 방법
JP3838876B2 (ja) 多層回路基板の製造方法
KR100665366B1 (ko) 캐패시터 내장형 인쇄회로기판과 그 제조방법
JP2005347287A (ja) 多層基板内シールド線、半導体チップ、電子回路素子、及びそれらの製造方法
JP4760447B2 (ja) 薄膜電子部品の製造方法
JP4529614B2 (ja) プリント配線板の製造方法
JP2005183646A (ja) 多層基板インダクタおよびその製造方法
JP2001223315A (ja) パッケージ基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee