JP2001274036A - フィルム状コンデンサ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 フィルム状コンデンサ及びその製造方法に関
し、微小径且つ微小ピッチのスルービアを有する低イン
ダクタンスのフィルム状コンデンサを提供する。 【解決手段】 電源配線及び信号配線の導通に必要なビ
ア５，６を通過させる孔を設けたベタ電極層２、接地配
線及び信号配線の導通に必要なビア６，７を通過させる
孔を設けたベタ電極層４、及び、この対向する一対のベ
タ電極層２，４に挟持される誘電体材料層３からなる３
層構造を少なくとも１周期含むように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はフィルム状コンデン
サ及びその製造方法に関するものであり、特に、ハイエ
ンドサーバ等の高周波信号を伝送する電子装置に対する
デカップリングコンデンサの低インダクタンス化のため
の構成に特徴のあるフィルム状コンデンサ及びその製造
方法に関するものである。

【０００２】

【従来の技術】近年、マクロプロセッサをはじめとする
デジタルＬＳＩの高速化と低消費電力化が進み、ＬＳＩ
の負荷インピーダンスの急激な変動や、電源電圧の変動
を抑えるためのデカップリングコンデンサの性能向上が
要請されており、また、高速動作デジタルＬＳＩのＧＨ
ｚ帯の高周波領域における安定したＬＳＩの動作が要求
されている。

【０００３】この様な電源電圧変動や高周波ノイズによ
るＬＳＩの誤動作を防止するためには、ＬＳＩチップの
なるべく近傍にデカップリングコンデンサ、即ち、バイ
パスコンデンサを実装する必要がある。

【０００４】図１１参照 図１１は、従来のデカプリングコンデンサ及びＬＳＩを
実装した電子回路装置の概略的構成図であり、多層配線
層を設けた回路配線基板７４にＬＳＩチップ７１を実装
するとともに、ＬＳＩチップ７１の近傍にデカップリン
グコンデンサとなるチップコンデンサ７３を実装したも
のであり、チップコンデンサ７３の一方の端子を接地ラ
イン７６に接続するとともに、他方の端子をＬＳＩチッ
プ７１の電源端子７２と接続している電源ライン７５に
接続する。

【０００５】しかし、図１１のように回路配線基板７４
の表面にデカップリングコンデンサを実装する方法の場
合には、チップコンデンサ７３とＬＳＩチップ７１との
間での配線の引回しが避けられないため、引回し配線層
に付随する寄生インダクタンスにより、高速動作ＬＳＩ
に対しての電源電圧変動の抑止効果や高周波リップル吸
収効果には限界がある。

【０００６】したがって、電源電圧の変動抑止のために
は、等価直列抵抗（ＥＳＲ）及び等価直列インダクタン
ス（ＥＳＬ）の低減がコンデンサに求められることにな
る。特に、配線の引回しによるインダクタンスの増加
は、デカップリングコンデンサの高周波特性の劣化の主
因となるため等価直列インダクタンス（ＥＳＬ）の低減
がより重要になる。

【０００７】そこで、コンデンサ内蔵回路基板や、表面
に誘電体膜を形成したセラミック回路基板（必要なら
ば、特開平４−２１１１９１号公報参照）などが提案さ
れており、それによって、ＬＳＩチップの直下にデカッ
プリングコンデンサを配置して、ＬＳＩ電源、接地端子
からコンデンサまでの配線引回しを最短にしようとする
ものである。

【０００８】また、回路基板とは別に、インターポーザ
タイプのコンデンサ基板を用いてＬＳＩチップとデカッ
プリングコンデンサの接続距離を最短にすることがで提
案されているので、その一例を図１２を参照して説明す
る。

【０００９】図１２参照 図１２は、インターポーザタイプのコンデンサ基板を介
してＬＳＩを実装した電子回路装置の概略的構成図であ
り、ＬＳＩチップ８１の信号端子はコンデンサ基板８２
に設けたスルービアを介して回路配線基板８３に設けた
信号ライン８６に接続される。一方、ＬＳＩチップ８１
の電源端子と接地端子は、コンデンサ基板８２に設けた
デカップリングコンデンサを構成する一対のベタ電極層
の一方に互いに接続したビアを介して電源ライン８４及
び接地ライン８５に夫々接続される。

【００１０】

【発明が解決しようとする課題】しかし、上述のコンデ
ンサ内蔵基板の場合には、高誘電体材料の焼成に７００
℃程度の高温が必要であるため、回路基板を構成するベ
ース材料やその製造工程が限定されるという問題があ
る。また、コンデンサ層の層数の増加に伴って、製造歩
留りが低下するという問題や製造コストが増大するとい
う問題がある。

【００１１】一方、インターポーザタイプのコンデンサ
基板の場合には、ハイエンドサーバのように、ＬＳＩチ
ップの端子数が数千を越えるものがあり、その様なＬＳ
Ｉチップに対応するためには、微小径且つ微小ピッチの
インターポーザ基板が必要になるが、ビアの径の微小化
と微小ピッチ化に伴って製造が困難になるという問題が
ある。例えば、コンデンサ基板をグリーンシート法を用
いて製造した場合、スルービアのピッチは１００〜２０
０μｍが限界となる。

【００１２】また、コンデンサ基板の低インピーダンス
化、即ち、低ＥＳＬ化のためには、薄膜コンデンサが望
ましいが、薄層化にともなってピンホール等に起因する
リーク電流が問題となるため、低欠陥スルービア基板が
必要になるが、薄層化の進展に伴って低欠陥スルービア
基板の製造が困難になるという問題がある。

【００１３】したがって、本発明は、微小径且つ微小ピ
ッチのスルービアを有する低インダクタンスのフィルム
状コンデンサを提供することを目的とする。

【００１４】

【課題を解決するための手段】ここで、図１を参照して
本発明における課題を解決するための手段を説明する。 図１（ａ）及び（ｂ）参照 （１）本発明は、フィルム状コンデンサにおいて、電源
配線及び信号配線の導通に必要なビア５，６を通過させ
る孔を設けたベタ電極層２、接地配線及び信号配線の導
通に必要なビア６，７を通過させる孔を設けたベタ電極
層４、及び、この対向する一対のベタ電極層２，４に挟
持される誘電体材料層３からなる３層構造を少なくとも
１周期含むことを特徴とする。

【００１５】この様に、インターポーザタイプのコンデ
ンサとしてグリーンシート法を用いずにフィルム状コン
デンサとすることによって、半導体製造技術を転用する
ことができ、それによって、膜厚の薄い誘電体材料層３
を有し、且つ、微小径且つ微小ピッチのスルービア６を
有する低インダクタンスのフィルム状コンデンサの実現
が可能になる。

【００１６】特に、誘電体材料層３として、半導体強誘
電体メモリ等に使用されているペロブスカイト構造の高
誘電体膜を適用することによって、高誘電率の薄膜をピ
ンホールフリーで形成することができ、それによって、
一層の誘電体材料膜のみであっても大きな容量を実現す
ることができる。

【００１７】（２）また、本発明は、フィルム状コンデ
ンサの製造方法において、基板１上に、電源配線或いは
接地配線の一方及び信号配線の導通に必要なビア５，６
を通過させる孔を設けるベタ電極層２、誘電体材料層
３、電源配線或いは接地配線の他方及び信号配線の導通
に必要なビア６，７を通過させる孔を設けるベタ電極層
４からなる３層構造のフィルム状コンデンサを少なくと
も１周期形成したのち、基板１を除去することを特徴と
する。

【００１８】この様に、フィルム状コンデンサを製造す
る際に、表面が平滑な無垢の基板１を用いることによっ
て薄膜のフィルム状コンデンサを半導体製造技術を用い
て精度良く且つ再現性良く形成することができ、また、
形成後に基板１を除去することによって、コンデンサ基
板として層厚化することがない。

【００１９】（３）また、本発明は、上記（２）におい
て、基板１上に樹脂絶縁層８を介して電源配線或いは接
地配線の一方及び信号配線の導通に必要なビア５，６を
通過させる孔を設けるベタ電極層２を設け、基板１の除
去時に、基板１の裏面からレーザ光９を照射することに
よって樹脂絶縁層８を基板１から剥離することを特徴と
する。

【００２０】この様に、レーザアブレーションによって
フィルム状コンデンサごと樹脂絶縁層８を基板１から剥
離するドライプロセスを用いることにより、基板１の除
去工程が簡素化され、且つ、ウェットプロセスのよう
に、誘電体材料層３や電極パッド等が薬液により侵され
る虞がなくなる。

【００２１】また、本発明は、上記（２）において、基
板１上に水溶性、酸への溶解性、或いは、アルカリへの
溶解性のいずれかの溶解性を有する被覆層を設け、この
被覆層を介して電源配線或いは接地配線の一方及び信号
配線の導通に必要なビア５，６を通過させる孔を設ける
ベタ電極層２を設け、基板１の除去時に、水、酸水溶
液、或いは、アルカリ水溶液のいずれかを用いて被覆層
を基板１から剥離しても良い。例えば、被覆層としてＫ
Ｂｒ等の無機塩類を用いた場合には水またはアルコール
を用いれば良く、また、ＭｇＯ等の酸化物を用いた場合
には酸性水溶液或いはアンモニア水溶液を用いれば良
く、さらに、Ｃｕ等を金属を用いた場合には、酸性水溶
液或いはアルカリ性水溶液を用いれば良い。

【００２２】また、本発明は、上記（２）において、基
板１として、水溶性、酸への溶解性、或いは、アルカリ
への溶解性のいずれかの溶解性を有する基板１を用いて
も良いものである。例えば、基板１としてＫＢｒ単結
晶、ＭｇＯ単結晶、或いは、Ｃｕ板等を用いても良いも
のであり、その場合には、基板１全体を溶解除去すれば
良い。

【００２３】この様に、化学的に基板１或いは被覆層を
除去することによって、エキシマレーザ等のレーザ装置
及びそれに付随する光学系等が不要になる。

【００２４】

【発明の実施の形態】ここで、図２乃至図６を参照して
本発明の第１の実施の形態を説明するが、まず、図２乃
至図５を参照して本発明の第１の実施の形態の製造工程
を説明する。なお、各図は、フィルム状コンデンサの要
部断面図である。 図２（ａ）参照 まず、サファイア基板１１上に、ポリイミド樹脂を塗布
し、加熱硬化させ、さらに７００℃に加熱することによ
って、厚さが、例えば、１０μｍの炭化の進んだポリイ
ミド層１２を形成したのち、スパッタリング法を用いて
厚さが、例えば、０．１μｍのＴｉ膜と０．２μｍのＰ
ｔ膜を順次堆積させることによって下部ベタ電極層１３
を形成する。

【００２５】図２（ｂ）参照 次いで、全面にレジストを塗布し、露光・現像すること
によって、電源用のビアを絶縁分離する埋込絶縁層を形
成するための凹部を有するレジストパターン１４を形成
したのち、スパッタリング法によって、全面に厚さが、
例えば、０．５μｍのＳｉＯ₂ 膜１５を堆積させて、凹
部に堆積したＳｉＯ₂ 膜を埋込絶縁層１６とする。

【００２６】図２（ｃ）参照 次いで、レジストパターン１４を除去して、その上に堆
積したＳｉＯ₂ 膜１５を同時にリフトオフしたのち、再
び、全面にレジストを塗布し、露光・現像することによ
って、信号用のスルービア及び接地用のビアを絶縁する
埋込絶縁層を形成するための凹部１８を有するレジスト
パターン１７を形成したのち、レジストパターン１７を
マスクとして下部ベタ電極層１２の露出部をエッチング
除去することによって、凹部１８に囲まれた信号用のス
ルービア及び接地用のビアの一部を形成する。

【００２７】図２（ｄ）参照 次いで、再び、スパッタリング法によって、全面に厚さ
が、例えば、０．８μｍのＳｉＯ₂ 膜１９を堆積させ
て、凹部１８に堆積したＳｉＯ₂ 膜をスルービア及びビ
アを絶縁分離する埋込絶縁層２０とする。

【００２８】図３（ｅ）参照 次いで、レジストパターン１７を除去して、その上に堆
積したＳｉＯ₂ 膜１９を同時にリフトオフして埋込絶縁
層２０を残存させる。

【００２９】図３（ｆ）参照 次いで、全面に、ゾル・ゲル法を用いて（Ｂａ，Ｓｒ）
ＴｉＯ₃ 、即ち、ＢＳＴからなる高誘電率膜２１を形成
する。この高誘電率膜２１の製造工程としては、Ｓｒ，
Ｂａ，Ｔｉの各アルコキシドを混合した混合溶液をスピ
ンコート法によって、例えば、２０００ｒｐｍで３０秒
間塗布したのち、例えば、１２０℃で１０分間乾燥さ
せ、次いで、３００℃で１０分間の仮焼成を行い、この
工程を、例えば、４回繰り返したのち、例えば、７００
℃の高温の酸素雰囲気中で６０分間本焼成を行うことに
よってＳｒ，Ｂａ，Ｔｉをペロブスカイト酸化物として
結晶化させることによって、例えば、全体の厚さが４０
０ｎｍのＢＳＴ膜とする。因に、この様に形成したＢＳ
Ｔ膜の比誘電率は５００であり、また、損失は２％以下
であった。

【００３０】図３（ｇ）参照 次いで、ＮＨ₄ Ｆ：ＨＦ＝６：１のバッファードフッ酸
を用いてエッチングバックすることによって、埋込絶縁
層１６及び埋込絶縁層２０の頂部が露出するまで高誘電
体膜２１をエッチング除去する。

【００３１】図３（ｈ）参照 次いで、全面にレジストを塗布し、露光・現像すること
によって、埋込絶縁層１６及び埋込絶縁層２０の内端部
に一致する開口、即ち、スルービア及びビアに対応する
開口を有するレジストパターン２２を設け、このレジス
トパターン２２をマスクとして露出している高誘電体膜
２１をＮＨ₄ Ｆ：ＨＦ＝６：１のバッファードフッ酸を
用いてエッチングすることによってビアホールとなる凹
部２３を形成する。

【００３２】図４（ｉ）参照 次いで、レジストパターン２２を除去したのち、再び、
スパッタリング法を用いて厚さが、例えば、０．１μｍ
のＴｉ膜と０．２μｍのＰｔ膜を順次堆積させることに
よって凹部２３を埋め込む上部ベタ電極層２４を形成す
る。

【００３３】図４（ｊ）参照 次いで、再び、全面にレジストを塗布し、露光・現像す
ることによって、埋込絶縁層１６及び信号用スルービア
を形成するための埋込絶縁層２０の頂部に一致する開口
を有するレジストパターン２５を設け、このレジストパ
ターン２５をマスクとして露出している上部ベタ電極層
２４を選択的にエッチング除去して凹部２６を形成す
る。

【００３４】図４（ｋ）参照 次いで、レジストパターン２５を除去したのち、全面に
ポリイミド樹脂を塗布し、加熱硬化することによって厚
さが、例えば、１０μｍのポリイミド層２７を形成し、
次いで、再び、全面にレジストを塗布し、露光・現像す
ることによって、各スルービア及び各ビアに対応する開
口を有するレジストパターン２８を設け、このレジスト
パターン２８をマスクとして露出しているポリイミド層
２７を選択的にエッチング除去する。

【００３５】図４（ｌ）参照 次いで、レジストパターン２８を除去したのち、再び、
スパッタリング法を用いて厚さが、例えば、０．０５μ
ｍのＣｒ膜、２μｍのＮｉ膜、と０．２μｍのＡｕ膜を
順次堆積させ、次いで、通常のフォトエッチング工程に
よってスルービアに接続する電極パッド３０，３２を形
成するとともに、ビアに接続する電極パッド２９，３１
を形成する。

【００３６】図５（ｍ）参照 次いで、エキシマレーザを用いてサファイア基板１１の
裏面からレーザ光３３を照射することによって、サファ
イア基板１１の界面側のポリイミド層１２を蒸発させる
レーザアブレーションによってサファイア基板１１との
接着力を低下させる。

【００３７】図５（ｎ）参照 次いで、フィルム状コンデンサ積層体をサファイア基板
１１から剥離する。

【００３８】図５（ｏ）参照 次いで、プラズマエッチング法を用いて、サファイア基
板１１に接していたポリイミド層１２を選択的に除去す
る。即ち、ポリイミド層１２は、７００℃の高温状態に
約１時間晒され、部分的に炭化させているため、保護絶
縁層として不適当になっているためである。

【００３９】図５（ｐ）参照 次いで、図４（ｋ）〜図４（ｌ）と同様の工程を繰り返
すことによって、ポリイミド層３４を介してスルービア
に接続する電極パッド３６，３８を形成するとともに、
ビアに接続する電極パッド３５，３７を形成することに
よって、フィルム状コンデンサの基本構成が完成する。

【００４０】図６参照 図６は、上記の工程によって形成したフィルム状コンデ
ンサを用いた実装構造の概略的断面図であり、ＬＳＩチ
ップ４０の接地端子４１は、フィルム状コンデンサ３９
に設けた電極パッド３５及び電極パッド２９を介して実
装回路基板４５に設けた接地ライン４７に接続され、一
方、ＬＳＩチップ４０の電源端子４２は電極パッド３７
及び電極パッド３１を介して実装回路基板４５に設けた
電源ライン４６に接続され、デカップリングコンデンサ
として作用することになる。

【００４１】また、ＬＳＩチップ４０に設けた信号端子
４３，４４は、それぞれ絶縁されたスルービアに接続す
る電極パッド３６及び電極パッド３０、或いは、電極パ
ッド３８及び電極パッド３２を介して信号ライン４８，
４９に接続される。

【００４２】この様に、本発明の第１の実施の形態にお
いては、表面が平滑な無垢の基板を用い、半導体製造プ
ロセスを利用してフィルム状コンデンサを形成している
ので、高密度のスルービアを有する低欠陥のフィルム状
コンデンサを精度良く且つ再現性良く製造することが可
能になる。

【００４３】次に、図７を参照して、本発明の第２の実
施の形態を説明するが、フィルム状コンデンサ積層構造
自体は上記の第１の実施の形態と全く同様であるので、
同様の部分の説明は省略する。 図７（ａ）参照 まず、ガラス基板５１の周辺部にのみＣｒ密着層５２を
選択的に設けたのち、全面にポリイミド樹脂を塗布し、
加熱硬化させることによって厚さが１０μｍのポリイミ
ド層５３を形成し、以降は、上記の第１の実施の形態と
全く同様の工程で電極パッド２９〜３２までを形成す
る。なお、この場合、Ｃｒ密着層５２は、レジストマス
クを用いて選択的に堆積させても良く、或いは、全面に
Ｃｒ膜を堆積させたのち、中央部を選択的にエッチング
除去しても良いものである。

【００４４】図７（ｂ）参照 次いで、ガラス基板５１の裏面或いはフィルム状コンデ
ンサ側からＹＡＧレーザ或いはＣＯ₂ レーザを用いてＣ
ｒ密着層５２の内端部近傍にのみレーザ光５４を照射し
て、照射部のフィルム状コンデンサ積層構造を蒸発させ
て太い破線の外側の周辺部が樹脂層のみとなる構成にす
る。

【００４５】図７（ｃ）参照 次いで、フィルム状コンデンサ積層構造をガラス基板５
１から剥離する。この場合、ガラス基板５１とポリイミ
ド層５３との接着力は弱いため、Ｃｒ密着層５２と密着
しているポリイミド層５３が切り取られるようにレーザ
スクライブを行うことによって、容易に剥離させること
が可能になる。

【００４６】以降は、ポリイミド層５３を除去したの
ち、図５（ｏ）〜（ｐ）の工程を行うことによって、上
記の第１の実施の形態と同様の構造のフィルム状コンデ
ンサを製造することができる。

【００４７】この様にＣｒ等の密着性改善層を用いるこ
とにより、基板とポリイミド層等の絶縁層として、密着
性が良好でない組合せを用いた場合に適用できるもので
あり、基板及び剥離用絶縁層の材料の選択の幅を拡げる
ことができる。

【００４８】次に、図８を参照して、本発明の第３の実
施の形態を説明するが、フィルム状コンデンサ積層構造
の製造方法自体は上記の第１の実施の形態と全く同様で
あるので、説明を省略する。 図８参照 この第３の実施の形態においては、基板としてＫＢｒ基
板６１を用いたものであり、このＫＢｒ基板６１上に上
記の第１の実施の形態と同様の積層構造を形成する。

【００４９】次いで、フィルム状コンデンサ積層構造を
設けたＫＢｒ基板６１を、処理槽６２内に収容した水６
３に浸漬し、ＫＢｒ基板５１を水６３に溶解することに
よってＫＢｒ基板６１を選択的に除去するものである。

【００５０】以降は、ポリイミド層１２を除去したの
ち、図５（ｏ）〜（ｐ）の工程を行うことによって、上
記の第１の実施の形態と同様の構造のフィルム状コンデ
ンサを製造することができる。

【００５１】この様に、第３の実施の形態においては、
水溶性の基板を用いることによって、エキシマレーザ等
を用いることなく基板の剥離が可能になる。

【００５２】次に、図９を参照して、本発明の第４の実
施の形態を説明するが、フィルム状コンデンサ積層構造
の製造方法自体は上記の第１の実施の形態と全く同様で
あるので、説明を省略する。 図９参照 この第４の実施の形態においては、サファイア基板１上
にＫＢｒ層６４を介してフィルム状コンデンサ積層構造
を形成する。

【００５３】次いで、ＫＢｒ層６４を介してフィルム状
コンデンサ積層構造を設けたサファイア基板１１を、処
理槽６２内に収容した水６３に浸漬し、ＫＢｒ層６４を
水６３に溶解することによってＫＢｒ層６４を選択的に
除去して、フィルム状コンデンサ積層構造をサファイア
基板１１から剥離する。

【００５４】以降は、ポリイミド層１２を除去したの
ち、図５（ｏ）〜（ｐ）の工程を行うことによって、上
記の第１の実施の形態と同様の構造のフィルム状コンデ
ンサを製造することができる。

【００５５】この様に、第４の実施の形態においては、
水溶性の剥離層を用いることによって、エキシマレーザ
等を用いることなく基板の剥離が可能になり、且つ、上
記の第３の実施の形態のように基板自体が溶解消失する
ことがないので、製造コストが上昇することがない。

【００５６】次に、図１０を参照して、本発明の第５の
実施の形態を説明する。 図１０（ａ）参照 まず、サファイア基板１１上に厚さ１０μｍのポリイミ
ド層１２を形成したのち、全面にスパッタリング法を用
いて厚さが、例えば、０．０５μｍのＣｒ膜、２μｍの
Ｎｉ膜、と０．２μｍのＡｕ膜を順次堆積させ、次い
で、通常のフォトエッチング工程によって信号用スルー
ビアに接続するための電極パッド３６，３８、電源用ビ
アに接続するための電極パッド３７、及び、接地用ビア
に接続するための電極パッド３５を形成する。

【００５７】次いで、再び、全面にポリイミド樹脂を塗
布し、加熱硬化することによって厚さが、例えば、１０
μｍのポリイミド層６５を形成したのち、再び、通常の
フォトエッチング工程によって電極パッド３５〜３８に
達するビアホールを形成し、次いで、全面に、スパッタ
リング法を用いて厚さが、例えば、０．１μｍのＴｉ膜
と０．２μｍのＰｔ膜を順次堆積させることによってビ
アホールを埋め込む下部ベタ電極層１３を形成する。

【００５８】図１０（ｂ）参照 以降は、図２（ａ）〜図４（ｌ）と同様の工程を行うこ
とによって、フィルム状コンデンサ積層構造を形成する
が、この場合には、誘電体膜としてゾル・ゲル法によっ
て形成したＢＳＴ膜からなる高誘電体膜の代わりにスパ
ッタリング法を用いてＳｉＮ膜６６を形成したものであ
る。この様にして、フィルム状コンデンサ積層構造を形
成したのち、サファイア基板１１の裏面からエキシマレ
ーザを用いてレーザ光３３を照射し、サファイア基板１
１とポリイミド層１２との密着性を低下させる。

【００５９】図１０（ｃ）参照 次いで、フィルム状コンデンサ積層構造をポリイミド層
１２ごと、サファイア基板１１から剥離する。

【００６０】図１０（ｄ）参照 次いで、ポリイミド層１２を化学的にエッチング除去す
ることによって、フィルム状コンデンサが得られる。

【００６１】この本発明の第５の実施の形態において
は、全ての成膜工程及びパターニング工程を硬質のサフ
ァイア基板１１上において行っているので、パターン精
度が向上する。

【００６２】以上、本発明の各実施の形態を説明してき
たが、本発明は各実施の形態に記載した構成及び条件に
限られるものではなく、各種の変更が可能である。例え
ば、本発明の第１乃至第４の実施の形態においては、高
誘電体膜としてＢＳＴ膜を用いているが、ＢＳＴ膜に限
られるものではなく、ＳＢＴ（ＳｒＢｉ₂Ｔａ₂ Ｏ₉ ）
膜等のＢｉ系層状ペロブスカイト酸化物やＰＺＴ膜等の
他の高誘電率膜を用いても良いものである。

【００６３】また、この様な高誘電体膜の製造方法とし
ては、ゾル・ゲル法に限られるものではなく、スパッタ
リング法やＭＯＶＰＥ法、或いは、ＭＯＤ（Ｍｅｔａｌ
Ｏｒｇａｎｉｃ Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）法を
用いても良いものである。

【００６４】例えば、高誘電体膜をスパッタリング法に
よって形成する場合には、（Ｐｂ，Ｚｒ）ＴｉＯ₃ ター
ゲットを用い、例えば、Ａｒ：Ｏ₂ ＝３６ｓｃｃｍ：４
ｓｃｃｍを流し、成膜室の真空度を０．５Ｐａとした状
態で、１２０Ｗの電力を印加し、１０時間かけて厚さ２
００ｎｍのＰＺＴ膜を形成すれば良い。

【００６５】また、上記の各実施の形態においては、フ
ィルム状コンデンサのベース層としてポリイミド樹脂を
用いているが、ポリイミド樹脂に限られるものではな
く、エポキシ樹脂やフッ化ポリイミド樹脂等の他の有機
物絶縁層を用いても良いものである。

【００６６】また、上記の第５の実施の形態において
は、誘電体膜を形成する前にフィルム状コンデンサのベ
ース層の一部を構成するポリイミド層６５を形成してい
るため、誘電体膜として低温で形成が可能なＳｉＮ膜を
用いているが、必ずしも、ＳｉＮ膜に限られるものでは
なく、本焼成工程において高温雰囲気に晒され多少劣化
するもの、高誘電体膜を用いても良いものであり、その
場合にはポリイミド樹脂の代わりにより耐熱性の高い絶
縁膜を用いることが望ましい。

【００６７】また、上記の各実施の形態においては、フ
ィルム状コンデンサを構成する対向電極を上部ベタ電極
層と下部ベタ電極層の２層構造で構成し、単層構造のコ
ンデンサとしているが、ベタ電極層を３層以上設けて複
数層構造のコンデンサとしても良いものである。

【００６８】また、上記の第３及び第４の基板或いは剥
離層を化学的に除去するために、ＫＢｒ基板或いはＫＢ
ｒ層を用いているが、ＫＢｒに限られるものではなく、
ＭｇＯ等の酸化物、或いは、Ｃｕ等の金属を用いても良
いものであり、ＭｇＯ等の酸化物を用いた場合には溶解
液として酸性水溶液或いはアンモニア水溶液を用いれば
良く、また、Ｃｕ等の金属を用いた場合には、酸性水溶
液或いはアルカリ水溶液を用いれば良い。

【００６９】

【発明の効果】本発明によれば、表面が平滑な無垢基板
を用いるとともに、半導体製造技術を用いてデカップリ
ング用のフィルム状コンデンサを作製しているので、高
密度のスルービアを有する低欠陥のフィルム状コンデン
サとすることができ、それによって等価直列インダクタ
ンス（ＥＳＬ）を小さくすることができるので、デジタ
ルＬＳＩの高速化に伴う高周波領域における電源電圧変
動及び高周波ノイズを効果的に低減することができ、ひ
いては、高速デジタルＬＳＩの動作の信頼性の向上、或
いは、高密度実装化に寄与するところが大きい。

【図面の簡単な説明】

【図１】本発明の原理的構成の説明図である。

【図２】本発明の第１の実施の形態の途中までの製造工
程の説明図である。

【図３】本発明の第１の実施の形態の図２以降の途中ま
での製造工程の説明図である。

【図４】本発明の第１の実施の形態の図３以降の途中ま
での製造工程の説明図である。

【図５】本発明の第１の実施の形態の図４以降の製造工
程の説明図である。

【図６】本発明の第１の実施の形態のフィルム状コンデ
ンサを用いた実装構造の説明図である。

【図７】本発明の第２の実施の形態の製造工程の説明図
である。

【図８】本発明の第３の実施の形態の製造工程の説明図
である。

【図９】本発明の第４の実施の形態の製造工程の説明図
である。

【図１０】本発明の第５の実施の形態の製造工程の説明
図である。

【図１１】従来のデカップリングコンデンサの実装構造
の説明図である。

【図１２】従来のインターポーザタイプのコンデンサ基
板を用いた実装構造の説明図である。

【符号の説明】

１ 基板 ２ ベタ電極層 ３ 誘電体材料層 ４ ベタ電極層 ５ ビア ６ ビア ７ ビア ８ 樹脂絶縁層 ９ レーザ光 １１ サファイア基板 １２ ポリイミド層 １３ 下部ベタ電極層 １４ レジストパターン １５ ＳｉＯ₂ 膜 １６ 埋込絶縁層 １７ レジストパターン １８ 凹部 １９ ＳｉＯ₂ 膜 ２０ 埋込絶縁層 ２１ 高誘電体膜 ２２ レジストパターン ２３ 凹部 ２４ 上部ベタ電極層 ２５ レジストパターン ２６ 凹部 ２７ ポリイミド層 ２８ レジストパターン ２９ 電極パッド ３０ 電極パッド ３１ 電極パッド ３２ 電極パッド ３３ レーザ光 ３４ ポリイミド層 ３５ 電極パッド ３６ 電極パッド ３７ 電極パッド ３８ 電極パッド ３９ フィルム状コンデンサ ４０ ＬＳＩチップ ４１ 接地端子 ４２ 電源端子 ４３ 信号端子 ４４ 信号端子 ４５ 実装回路基板 ４６ 電源ライン ４７ 接地ライン ４８ 信号ライン ４９ 信号ライン ５１ ガラス基板 ５２ Ｃｒ密着層 ５３ ポリイミド層 ５４ レーザ光 ６１ ＫＢｒ基板 ６２ 処理槽 ６３ 水 ６４ ＫＢｒ層 ６５ ポリイミド層 ６６ ＳｉＮ膜 ７１ ＬＳＩチップ ７２ 電源端子 ７３ チップコンデンサ ７４ 回路配線基板 ７５ 電源ライン ７６ 接地ライン ８１ ＬＳＩチップ ８２ コンデンサ基板 ８３ 回路配線基板 ８４ 電源ライン ８５ 接地ライン ８６ 信号ライン

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E001 AB01 AB03 AB06 AC01 AC04 AC05 AD05 AE01 AE02 AE03 AF02 AF06 AH01 AH03 AJ01 AJ02 AJ03 AZ01 5E346 AA12 AA13 AA27 AA43 AA51 AA52 BB01 BB02 BB03 BB04 DD07 DD17 EE31 FF05 FF17 GG15 GG17 GG18 HH01 HH06

Claims (3)

【特許請求の範囲】
1. 【請求項１】 電源配線及び信号配線の導通に必要なビ
   アを通過させる孔を設けたベタ電極層、接地配線及び信
   号配線の導通に必要なビアを通過させる孔を設けたベタ
   電極層、及び、前記対向する一対のベタ電極層に挟持さ
   れる誘電体材料層からなる３層構造を少なくとも１周期
   含むことを特徴とするフィルム状コンデンサ。
2. 【請求項２】 基板上に、電源配線或いは接地配線の一
   方及び信号配線の導通に必要なビアを通過させる孔を設
   けるベタ電極層、誘電体材料層、及び、電源配線或いは
   接地配線の他方及び信号配線の導通に必要なビアを通過
   させる孔を設けるベタ電極層からなる３層構造のフィル
   ム状コンデンサを少なくとも１周期形成したのち、前記
   基板を除去することを特徴とするフィルム状コンデンサ
   の製造方法。
3. 【請求項３】 上記基板上に樹脂絶縁層を介して上記電
   源配線或いは接地配線の一方及び信号配線の導通に必要
   なビアを通過させる孔を設けるベタ電極層を設け、上記
   基板の除去時に、前記基板の裏面からレーザ光を照射す
   ることによって前記樹脂絶縁層を前記基板から剥離する
   ことを特徴とする請求項２記載のフィルム状コンデンサ
   の製造方法。