JPWO2020085382A1 - 半導体パッケージ用配線基板、および半導体パッケージ用配線基板の製造方法 - Google Patents

Abstract

インターポーザを備えたＦＣＢＧＡ用配線基板の収率の低下を抑制すると共に、半導体チップを良好に実装することが可能な半導体パッケージ用配線基板及びその製造方法を提供する。ＦＣＢＧＡ用配線基板１の半導体チップ４を搭載する面に、絶縁樹脂層と配線層とを形成したビルドアップ層からなるインターポーザ２５が、その面に備えられたパッド電極上の突起電極を介して電気的に接続されており、ＦＣＢＧＡ用配線基板とインターポーザの間にはアンダーフィル２が備えられている半導体パッケージ用配線基板において、インターポーザの厚さは１０μｍ〜１００μｍであり、インターポーザの半導体チップを実装する面には銅ポスト１４が設けられている。

Description

本発明は、半導体パッケージ用配線基板、およびその製造方法に関する。

近年、半導体装置の高速、高集積化が進む中で、半導体チップの接続端子の狭ピッチ化が促進され、それに対応して配線基板側の接続端子の狭ピッチ化や配線の微細化が求められている。一方、ＦＣＢＧＡ（Ｆｌｉｐ Ｃｈｉｐ Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）用配線基板とマザーボードとは、従来とほぼ変わらないピッチでの接続が要求されている。したがって、ＦＣＢＧＡ用配線基板と半導体チップとを接続するためには、端子電極の寸法や接続端子のピッチが相互に異なるという課題を克服する必要がある。

かかる課題を克服すべく、ＦＣＢＧＡ用配線基板と半導体チップの間に、それらの端子電極の寸法や接続端子のピッチを変換する薄い配線基板として、インターポーザが使用されるようになった。

しかしながら、半導体チップ側の微細化の進行に伴い、インターポーザを単にＦＣＢＧＡ用配線基板と同様の製造技術を用いて製造する場合は、接続端子の微細化（狭ピッチ化）が促進されるに伴い、それに対応するインターポーザの作り込みのため製造収率が低下するという問題があった。

その問題を解決するため、例えば特許文献１には、シリコンを使用した基板上に配線を形成して、半導体チップ接続用の配線基板（シリコンインターポーザ）とする技術が開示されている。一方、例えば特許文献２には、シリコンインターポーザを用いることなく、ＦＣＢＧＡの表面をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等で平坦にしてから微細配線を形成する技術が開示されている。

ここで、シリコンインターポーザは、半導体前工程用の設備を用いて作製されるシリコンウェハを利用して製造されるため、コストがかかる。加えて、シリコンウェハには形状、サイズに制限があり、１枚のウェハから作製できるインターポーザの数が比較的少ない。これらの要因が相まって、シリコンインターポーザが比較的高価になるという問題が有った。また、シリコンウェハは絶縁体ではなく半導体であることから、伝送特性が劣化するという問題もあった。

一方、特許文献２に示されるような、ＦＣＢＧＡ用配線基板の平坦化を行い、その上に微細配線を直接形成する製造工程によれば、シリコンインターポーザを用いた場合のような伝送特性劣化の問題は生じ無い。しかしながら、かかる製造工程ではＣＭＰ研磨工程などが加わるため、ＦＣＢＧＡ用配線基板自身の製造不良が増える事に加えて、難易度の高い微細配線層形成による製造不良が加わる事により、製造収率がさらに悪化するという問題があった。また、ＦＣＢＧＡ用配線基板の反り、歪が生じた場合、半導体チップの実装が妨げられるという問題もあった。

国際公報第２０１６／０５２２２１号 特開２０１４−２２５６７１号公報

上記の問題点に着目し、本発明は、半導体パッケージの収率の低下を抑制すると共に、半導体チップを良好に実装することが可能な半導体パッケージ用配線基板、及びその製造方法を提供することを目的とする。

上記の課題を解決するために、本発明の半導体パッケージ用配線基板は、半導体チップを搭載する第１配線基板と、前記第１配線基板の半導体チップを搭載する面に配置され、絶縁樹脂層と配線層とを形成したビルドアップ層からなる第２配線基板と、を有し、前記第１配線基板と前記第２配線基板とが、その面に備えられたパッド電極上の突起電極を介して電気的に接続されており、前記第１配線基板と前記第２配線基板との間にはアンダーフィルが備えられている半導体パッケージ用配線基板であって、前記第２配線基板の厚さは１０μｍ〜１００μｍであり、前記第２配線基板の半導体チップを実装する面には銅ポストが設けられている。

本発明によれば、半導体パッケージの収率の低下を抑制すると共に、半導体チップを良好に実装することが可能な半導体パッケージ用配線基板、及びその製造方法を提供することができる。

図１は、本発明の一実施形態に係るＦＣＢＧＡ用配線基板に半導体チップを実装した一例を示す断面図である。 図２Ａは、本発明の一実施形態に係るキャリア基板を備えた状態の第２配線基板の一例を示す断面図であって、全体イメージを示す。 図２Ｂは、本発明の一実施形態に係るキャリア基板を備えた状態の第２配線基板の一例を示す部分拡大図である。 図３Ａは、本発明の一実施形態に係る第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を示す断面図である。 図３Ｂは、本発明の一実施形態に係る第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を示す断面図である。 図３Ｃは、本発明の一実施形態に係る第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を示す断面図である。 図３Ｄは、本発明の一実施形態に係る第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を示す断面図である。 図３Ｅは、本発明の一実施形態に係る第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を示す断面図である。 図４Ａは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｂは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｃは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｄは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｅは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｆは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｇは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｈは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｉは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図４Ｊは、本発明の一実施形態に係る半田バンプ付き第２配線基板の製造工程の一例を示す断面図である。 図５Ａは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図５Ｂは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図５Ｃは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図５Ｄは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図５Ｅは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図５Ｆは、本発明の一実施形態に係る第２配線基板の製造工程の一例を示す断面図である。 図６Ａは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｂは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｃは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｄは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｅは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｆは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図６Ｇは、本発明の一実施形態に係る微細パターン付き第２配線基板の製造工程の一例を示す断面図である。 図７は、銅ポストの形状を説明するための断面図である。 図８は、半導体チップと銅ポストの接続の一例を示す断面図である。

以下に、本発明の一実施形態に係る配線基板について図面を参照して説明する。但し、以下に説明する各図において相互に対応する部分には同一符号を付し、重複部分においては説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している場合がある。

さらに、本発明の実施形態は、本発明の技術的思想を具体化するための構成を例示するものであって、各部の材質、形状、構造、配置、寸法を特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項により規定される技術的範囲内において、種々の変更を加えることができる。

なお、以下に説明する実施形態においては、ＦＣＢＧＡ用配線基板を第１配線基板とも称する。また、第２配線基板は、支持体であるキャリア基板の上に形成されたビルドアップ多層配線層（ビルドアップ層又は多層配線層ともいう）である。そのビルドアップ多層配線層をインターポーザとして使用する。その厚さは１０μｍ以上、１００μｍ以下（好ましくは２０μｍ以上、５０μｍ以下）の薄い多層配線層であるため、ハンドリングを可能とするため、支持体としてキャリア基板が不可欠となる。キャリア基板の上に形成されたインターポーザを第１配線基板にフリップチップ実装後、キャリア基板は剥離・除去されるため、最終的に半導体パッケージ用配線基板には残らない。

以下、図面を参照しつつ、本発明の実施形態を説明する。
図１は、本実施形態にかかる配線基板に半導体チップを実装した半導体パッケージの一例を示す断面図である。

＜ＦＣＢＧＡ用配線基板を使用した半導体パッケージ＞
本実施形態に係る半導体パッケージは、ＦＣＢＧＡ用配線基板１（第１配線基板とも称する）の一方の面に、インターポーザ２５が半田バンプ２４を介して接合されている。半田バンプ２４の代わりに銅ポスト（Ｃｕピラー）または金バンプ３１を使用しても良い。更に、インターポーザ２５に半導体チップ４がフリップチップ実装された後、半導体チップ４とインターポーザ２５の間にアンダーフィル２が挿入され、半導体パッケージ３０となる。ここでは、半導体チップ４が実装される前のＦＣＢＧＡ用配線基板１とインターポーザ２５とが、半導体パッケージ用配線基板を構成する。インターポーザ２５は、樹脂と配線とが積層されてなるビルドアップ配線層のみで形成された微細配線層を備えた薄い多層配線層を備える第２配線基板３を含む。

図７は、第２配線基板３の多層配線層２５ａの半導体チップとの実装面に形成された銅ポスト１４を例示する断面図であり、図８は、銅ポスト１４（図７参照）と半導体チップ４のパッド部とを半田バンプ３３により接合した状態を例示した断面図である。

ＦＣＢＧＡ用配線基板（第１配線基板）１にインターポーザ２５（第２配線基板３の多層配線層２５ａ）が実装された際に形成される隙間が、絶縁樹脂部材としてアンダーフィル（樹脂）２で埋め固められている。さらにインターポーザ２５の、ＦＣＢＧＡ用配線基板１（図１参照）とは逆側の面に、半導体チップ４のパッド部と、第２配線基板の銅ポスト１４が半田バンプ３３（または金バンプ）などの接合手段で接合され、半導体チップ４とインターポーザ２５との隙間がアンダーフィル２で埋め固められている。銅ポスト１４は、形成される面から５〜２５μｍ、より好ましくは１０〜２０μｍで突出していると好ましく、その形状は柱状に限られず膜状やドーム状であってもよい。また、銅ポスト１４のピッチは、半導体チップ４のパッド部のピッチに合わせて、４０〜５５μｍであると好ましい。

（アンダーフィル）
アンダーフィル２は、ＦＣＢＧＡ用配線基板１とインターポーザ２５とを固定及び封止するために用いられる接着剤である。アンダーフィル２としては、例えば、エポキシ樹脂、ポリウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の内の１種またはこれらの樹脂の２種以上が混合された樹脂に、フィラーとしてシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等を加えた材料が用いられる。アンダーフィル２は、液状の樹脂を充填させることで形成してもよい。またアンダーフィル２の代わりに、絶縁性の接着部材として異方性導電フィルム（ＡＣＦ）または接着及び絶縁の機能を同時に持つフィルム状接続材料（ＮＣＦ）を用いることで、ＦＣＢＧＡ用配線基板１とインターポーザ２５とを固定し、これらの間を封止しても良い。

また、アンダーフィル３２（図８）は、半導体チップ４とインターポーザ２５とを固定及び封止するために用いられる接着剤であり、アンダーフィル２と同様の材料で構成される。なおこの場合も、アンダーフィル３２の代わりに、異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）を用いてもよい。

インターポーザ２５の半導体チップ４と接合される電極部分の配線ピッチ（ここでは銅ポスト１４のピッチ）は、半導体チップ４とＦＣＢＧＡ用配線基板１とを直接接合する場合の、ＦＣＢＧＡ用配線基板１の電極部分の配線ピッチ（ここでは半田バンプ２４のピッチ）よりも狭くなっている。すなわち、インターポーザ２５の半導体チップ４を実装する側の面は、半導体チップ４と接合する場合のＦＣＢＧＡ用配線基板１よりも微細な配線となっている。

例えば、現在のハイバンドメモリ（ＨＢＭ）の仕様に対応するためには、第２配線基板３において、配線幅を２μｍ以上、６μｍ以下にする必要がある。特性インピーダンスを５０Ωに合わせるためには、配線幅が２μｍ、配線高さが２μｍの場合、配線間の絶縁膜厚は２．５μｍとなる。配線を含めた１層の厚さは４．５μｍとなり、この厚さで５層の第２配線基板３を作製する場合、第２配線基板３は、総厚２５μｍ程度と非常に薄いインターポーザとなる。

（第２配線基板３と第２配線基板の多層配線層２５ａとの関係）
図２Ａは、本発明の一実施形態に係るキャリア基板を備えた状態の第２配線基板の一例を示す断面図である。図２Ｂは、図２Ａの半田バンプ２４を含む一部分を拡大したものである。図２Ａ、図２Ｂに示すように、第２配線基板３は、ガラス基板などの薄くて平坦性が良好であり、且つ熱膨張係数がシリコンウェハに近い材料を使用したキャリア基板５上に、まず剥離層６を形成し、その剥離層６の上に多層配線層２５ａを形成したものである。第２配線基板３のキャリア基板５と反対側の最表面の絶縁樹脂層２１ａ（図４Ｉ参照）に形成された開口部の底面には、導通ビア１７が露出しており、その表面はパッド表面処理層２３が形成される。これにより半田バンプ２４を形成可能となる。半田バンプ２４の代わりに金バンプ又は銅バンプを用いることもできる。

（第２配線基板）
図３Ａ〜図３Ｅを用いて、第２配線基板をＦＣＢＧＡ用配線基板に転写接合する製造工程の一例を説明する。
図３Ａに示すように、このキャリア基板５に形成された、半田バンプ２４を備えた第２配線基板３の多層配線層２５ａを、別に製造したＦＣＢＧＡ用配線基板１にフリップチップ実装可能な位置に配置する。そして、図３Ｂに示すように、フリップチップ実装した後、ＦＣＢＧＡ用配線基板１と第２配線基板３の多層配線層２５ａとの間に、アンダーフィル２等の樹脂を充填し固める。その後、図３Ｃに示すように、レーザ光Ｌの照射により剥離層６を分解し、図３Ｄに示すように、キャリア基板５を第２配線基板３の多層配線層２５ａから剥離し、取り除く。

更に、中間層８と、配線形成や中間層８と絶縁樹脂との密着性付与のために形成したシード層１１と、を第２配線基板３の多層配線層２５ａから取り除き、図３Ｅに示すように、第２配線基板３に形成された半導体チップ４との接続用の銅ポスト１４を露出させる。これによって、本実施形態に係る半導体パッケージ用配線基板１００が形成される。

上記手順で、厚さ１００μｍ以下の第２配線基板３の多層配線層２５ａをＦＣＢＧＡ用配線基板１に接合することによって、厚さ１００μｍ以下の薄い第２配線基板３の多層配線層２５ａを、ＦＣＢＧＡ用配線基板１に平坦に接合することができる。この様にして、第１配線基板であるＦＣＢＧＡ用配線基板１に、第２配線基板３の多層配線層２５ａだけを電気的に接続して転写することによって、半導体パッケージ用配線基板１００（図３Ｅ参照）を得ることができる。この半導体パッケージ用配線基板１００に半導体チップ４を実装することにより、半導体パッケージ３０（図１）が完成する。

一般的にＦＣＢＧＡ用配線基板は高剛性であり、半導体チップとのＣＴＥ（熱膨張係数）差があると接合が破壊し易いが、その接合強さが強いほど接合が破壊しにくくなる性質がある。

本実施形態に係る半導体パッケージ用配線基板１００では、ＦＣＢＧＡ用配線基板１と半導体チップ４とは、薄いインターポーザ２５を介して間接的に接合されている。そのため、ＣＴＥ差が相互に影響しにくく、高い信頼性を確保することができる。

＜半導体パッケージ用配線基板１００の製造方法＞
次に、本実施形態に係る第２配線基板３を備えた半導体パッケージ用配線基板１００の製造工程の一例を説明する。

（キャリア基板）
キャリア基板５としては、例えば、ガラス基板を用いることができる。ガラス基板は平滑性に優れており、低膨張ガラスであればＣＴＥがシリコンウェハに近く、第２配線基板３の多層配線層２５ａの微細なパターンを、半導体チップに近いパターン配置精度で形成するのに適している。また、キャリア基板５は、ＦＣＢＧＡ用配線基板１と接合した時の平坦性の確保に効果がある。キャリア基板５としてガラス基板を用いた場合、ガラス基板の厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上であれば第２配線基板３の厚みの１０倍程度の厚みになり、各絶縁樹脂や配線層の応力の総和による反りを押さえ込める。一方、ガラス基板の厚みが厚過ぎると、第２配線基板３とキャリア基板５の総重量が大きくなり、搬送しづらくなると共に、加工サイズに個片化することが難しくなるため、１．１ｍｍ程度以下の厚さが好ましい。また、ガラスのＣＴＥは３〜９ｐｐｍ／℃程度のものが好ましい。

（第２配線基板の第一の製造方法）
図４Ａ〜図４Ｊを用いて第２配線基板の第一の製造方法を説明する。
まず、第２配線基板３（図１参照）となる配線基板を作製する。図４Ａに示すように、キャリア基板５の一方の面に、後工程で、キャリア基板５を剥離するための剥離層６を形成する。
剥離層６は、赤外線ないし紫外線のレーザで分解し層間剥離を生じさせる材料であり、例えば、アモルファスシリコンやカーボン分散アクリル樹脂などを好適に使用することができる。アモルファスシリコンはＵＶ−ＹＡＧレーザの照射により分解でき、カーボン分散アクリル樹脂は赤外線レーザの照射により分解することができる。

この剥離層６の上に２６０℃における熱重量変化が５％以下である感光性レジストを塗工し、前記感光性レジスト層に、銅ポストに相当する開口部とアライメントマークとなる開口部を形成し、中間層８を形成する（フォトリソ工程による中間層のパターン化）。この様な感光性レジストの材料としては、ネガ型のアクリル系樹脂、エポキシ系樹脂、環化ゴム系樹脂などを挙げることができる。

次いで、図４Ｂの拡大図に示す様に、中間層８の上に、スパッタ成膜により無機密着層９ａと、低抵抗材料からなる導電層１３ａの積層膜または導電層１３ａの単層からなるシード層１１を形成する。中間層８とシード層１１とで、後工程で除去可能な除去層を構成する。

次いで、図４Ｂ，図４Ｃに示すように、シード層１１上に電解銅めっき１０ａを形成し、中間層８上に析出した電解銅めっき１０ａを、切断ラインまでＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）またはグラインダなどの表面切削手段により除去する。以上により、図４Ｄに示す如く、半導体チップとの接続用の銅ポスト１４を形成することができる。

次に、図４Ｅの左図に示すように、中間層８と銅ポスト１４の上に、絶縁樹脂１５を形成する。本実施形態では、絶縁樹脂１５は感光性のフェノール系樹脂を用いてスピンコート法により形成する方法により形成可能である。また、スピンコート法で形成する他に、絶縁樹脂フィルムを真空ラミネータ圧縮キュアすることにより絶縁樹脂１５を形成することも可能である。この場合、平坦性の良い絶縁樹脂１５を形成することができる。感光性の絶縁樹脂としては、フェノール系樹脂に限定するものではなく、エポキシ樹脂、アクリル樹脂、あるいはこれらの混合物、ないしポリイミド樹脂などが使用できる。また、ポジ型レジスト、ネガ型レジストの何れも使用できる。

また、中間層８と絶縁樹脂１５の化学結合性が高く、中間層８の剥離性を阻害する場合は、中間層８の上に、中間層８と絶縁樹脂１５の両方との密着性の高い無機密着層９ｂを形成する。ここで形成した無機密着層９ｂは、第２配線基板３として実装した後、中間層８と共に除去すればよい。

本実施形態では絶縁樹脂１５に感光性フェノール系樹脂を使用しており、図４Ｅの右図に示した様に、ＵＶ露光１６を行った後、現像を行なうことより導通ビア１７を形成することができる。ここでは、ＵＶ露光された部分が現像で除去されるポジ型レジストを例に取り説明しているが、ネガ型レジストを使用することも可能である。また非感光性の絶縁樹脂を使用する場合、導通ビア１７を形成する部位にレーザ光を照射することによって除去する方法で、導通ビア１７を形成しても良い。なお、後述する微細パターン７を形成するためのトレンチ１２は、この工程で、感光性レジストを塗工・露光・現像することによって作製することができる（絶縁樹脂パターンの作成）。

次に、ＵＶプラズマや酸素プラズマにより絶縁樹脂１５の表面改質をおこなった後、図４Ｆに示すように、ＴｉとＣｕを連続でスパッタ成膜することで、電解銅めっき１０ｂを形成するためのシード層１８ａを形成する。このシード層１８ａの上に微細パターン７を形成するが、導電層として使用するスパッタＣｕは絶縁樹脂１５との密着性が弱いため、Ｔｉを下層の絶縁樹脂１５との無機密着層として形成するのが一般的である。無機密着層はＴｉに限定するものでは無く、ＴｉＷやＩＴＯなど、導電層と絶縁樹脂１５との密着性を有する材料であればよい。

（微細パターンの形成方法）
微細パターン７の形成方法としては、パターン化された絶縁樹脂１５の表面に微細パターン７となるトレンチ１２を形成し、導通ビア１７とトレンチ１２を電解銅めっき１０ｂで被覆充填したのち、絶縁樹脂１５の表面に乗った不要な銅めっき１０ｂをＣＭＰないし、グラインダなどの表面切削手段により切断ラインまで除去し、形成することができる（図４Ｅ〜図４Ｆ参照）。

あるいは、微細パターン７の形成方法として、図６Ａに示すように、図４Ｄに示す状態として、まず銅ポスト１４と中間層８の表面にシード層１８を形成する。次いで、図６Ｂに示すように、無機密着層９ｂと導電層１３ｂの積層膜からなるシード層１８の上に、剥離可能な感光性レジスト１９にて微細パターン７に相当する開口部１９ａと開口部１３を形成する。
更に図６Ｃ、図６Ｄに示すように、電解銅めっきで開口部１９ａと開口部１３に電解銅めっき１０ｂを形成し、図６Ｅに示すように、前記電解銅めっき１０ｂの表面をＣＭＰないし、グラインダなどの表面切削手段により切断ラインまで削り、所望の配線厚に調整する。その後、感光性レジスト１９を除去する。さらに、図６Ｆに示すように、シード層１８である導電層１３ｂと無機密着層９ｂ（図６Ｂ参照）をウェットエッチングまたは反応性ガスによるドライエッチングによる除去することにより、銅ポスト１４と電気的に接続した微細パターン７を形成することができる。なお、本実施形態においては、微細パターン７として、Ｌ（ライン）／Ｓ（スペース）において、ラインが５μｍ以下、スペースが５μｍ以下のパターンを指すものとする。

シード層１８の膜厚は、エッチング除去する際、サイドエッチングによる微細パターンの配線細りを抑制するため、例えばＬ／Ｓが２μｍ／２μｍが要求される場合、１μｍ以下望ましくは０．３μｍ以下で形成するのが良い。
微細パターン７の形成方法は、上記いずれかを用いれば良い。

図４Ｅから図４Ｆの工程を配線層の形成工程（配線作成工程）とし、積み重ねる配線層数に合わせ、図４Ｅから図４Ｆに示す配線層の形成工程を必要回数だけ繰り返すことにより、所望の配線層数を備え、且つ微細パターン７を備えたビルドアップ層からなる第２配線基板３の多層配線層２５ａ（図２Ａ参照）を得ることができる。本実施形態によれば、キャリア基板５に対してビルドアップ層の配線層を順次形成しているため、製造工程上、多層配線層２５ａにおける一つの配線層では、組み合わせるＦＣＢＧＡ用配線基板１に接近するにしたがってその断面形状が大きくなり、例えば導通ビアは先開テーパ形状となる。

次に、図４Ｇに示すように、第２配線基板３のＦＣＢＧＡ用配線基板１側の最表面となる絶縁樹脂層２１を形成する。本実施形態では、例えば感光性フェノール系樹脂を使用して絶縁樹脂層２１を形成することができる。パッド電極２０及び絶縁樹脂１５を含む領域を覆うように、絶縁樹脂層２１を形成する。

次に図４Ｈに示すように、ＵＶ露光２２を行った後、現像を行なうことにより、図４Ｉに示すように、パッド電極２０を露出させる開口部を備えた絶縁樹脂層２１ａを形成し、ベークによって絶縁樹脂層２１ａを硬化させて安定させる。

次に、パッド電極２０表面のＣｕの酸化防止と半田バンプの濡れ性を良くするために、表面処理を行なう。本実施形態では、例えばパッド電極２０表面に、ニッケル層、鉛層、金層（Ｎｉ/Ｐｄ/Ａｕ）をこの順序で積層したパッド表面処理層２３を成膜する。なお、パッド電極２０の表面にＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄ Ｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ、水溶性プレフラックスによる表面処理）膜を成膜しても良い。

次に図４Ｊに示すように、このパッド表面処理層２３に半田ペーストを形成後、リフローすることにより、突起電極である半田バンプ２４を形成することができる。その後、キャリア基板５を個片化することで、個片化されたキャリア基板５が付随した第２配線基板３が完成する。

（半導体パッケージ用配線基板１００）
次に、半導体パッケージ用配線基板について図３Ａ〜図３Ｅを使用して説明する。
上述のようにして得られたキャリア基板５が付随した多層配線層２５ａを含む第２配線基板３を、図３Ａから図３Ｅに示すように、ＦＣＢＧＡ用配線基板１（第１配線基板）にフリップチップ実装技術などで接合することにより、半導体パッケージ用配線基板１００を得ることができる。この際、ＦＣＢＧＡ用配線基板１（第１配線基板）と第２配線基板３として、共に良品を使用することにより、どちらか一方が不良品であったり、両方とも不良品である場合のフリップチップ実装工程を実施しなくて済むため、この工程の効率化を行う事ができる。

以下に、詳しく説明する。
予め、良品であるＦＣＢＧＡ用配線基板１と、第２配線基板３を用意しておく。
まず、図３Ａ、図３Ｂに示すようにキャリア基板５が付随した第２配線基板３の端子、つまり、半田バンプ２４の位置に合わせて設計、製造したＦＣＢＧＡ用配線基板１に、フリップチップ実装技術によりキャリア基板５が付随した第２配線基板３を接合し、両基板の間に形成された隙間をアンダーフィル２で充填し、固める。

次に図３Ｃに示すように、キャリア基板５の背面、すなわち、キャリア基板５のＦＣＢＧＡ用配線基板１とは逆側の面から、レーザ光Ｌをキャリア基板５との界面に形成された剥離層６に照射することで剥離可能となったキャリア基板５を、図３Ｄに示す様に第２配線基板３から取り外す。

次に図３Ｅに示すように、キャリア基板５を剥離した後、感光性レジストからなる中間層８を前記感光性レジストの現像液または剥離液にて除去する。

この中間層８としては耐熱性があり、第２配線基板３の製造プロセスや、半田バンプのリフロー時の熱によっても完全硬化や劣化をせず、感光性レジスト用の現像液や剥離液にて簡単に除去できるものを使用することができる。

最後に、銅ポスト１４表面の無機密着層９ａをウェットエッチングまたは反応性ガスにてドライエッチングし、図３Ｅに示すように、半導体チップ４と接続する銅ポスト１４を露出させる。これにより半導体パッケージ用配線基板１００が完成する。

（半導体チップの実装）
本実施形態では、銅ポスト１４の表面に半田ペースト層を形成し、この半導体パッケージ用配線基板１００の第２配線基板３の多層配線層２５ａ側に半田ペーストを介して半導体チップ４を搭載しリフローにより半田付けし、更に第２配線基板３の多層配線層２５ａと半導体チップ４との間にアンダーフィル３２を充填することによって、図１に示すような半導体パッケージ３０を作ることができる。

（第２配線基板の第二の製造方法）
次に、図５Ａ〜図５Ｆにて、本実施形態に係る第２配線基板３の多層配線層２５ａを備えた半導体パッケージ用配線基板１００の第二の製造方法を説明する。

図５Ａに示すように、キャリア基板５の一方の面に、後工程で、キャリア基板５を剥離するための剥離層６を形成する。剥離層６は、赤外線ないし紫外線のレーザで分解し層間剥離を生じる材料である。この様な材料としては、例えば、アモルファスシリコンやカーボン分散アクリル樹脂などを挙げることができる。

次いで、図５Ｂに示すように、この剥離層６の上に２６０℃における熱重量変化が５％以下である第１の中間層８ａを形成し、その上に、スパッタ成膜により無機密着層９ａと導電層１３ａを積層した積層膜または導電層１３ａの単層からなるシード層１１を形成する。

次いで、前記シード層１１の上に、図５Ｃに示すように、銅ポストに相当する開口部とアライメントマークとなる開口部を形成し、第２の中間層８ｂを形成する。更に、シード層１１上の第２の中間層８ｂの開口部に電解銅めっき１０を形成した後、第２の中間層８ｂと電解銅めっき１０の表面をＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇまたは切削により切断ラインまで除去する。これにより、図５Ｄに示すように、半導体チップとの接続用の銅ポスト１４を形成することができる。

次に、図５Ｅに示すように、中間層８ｂと銅ポスト１４の上に絶縁樹脂１５を形成する。本実施形態では、絶縁樹脂１５を感光性の絶縁樹脂を含有した塗工液を用いてスピンコート法により形成しても良いし、スピンコート法で形成することも可能である。また絶縁樹脂１５を、絶縁樹脂フィルムを真空ラミネータ圧縮キュアすることにより形成することも可能である。この場合は、平坦性の良い絶縁膜を形成することができる。感光性の絶縁樹脂としては、フェノール系樹脂の他、エポキシ樹脂、アクリル樹脂、あるいはこれらの混合物、ないしポリイミド樹脂などが使用できる。また、ポジ型レジスト、ネガ型レジストの何れでも良い。

また、中間層８ｂと絶縁樹脂１５の化学結合性が高く、中間層８ｂの剥離性を阻害する場合は、中間層８ｂの上に、中間層８ｂと絶縁樹脂１５の両方との密着性が高い無機密着層９ａを形成することも可能である（図４Ｂ参照）。ここで形成した無機密着層９ａは、第２配線基板３の多層配線層２５ａとしてＦＣＢＧＡ用配線基板１に実装した後、中間層８ｂと無機密着層９ａを除去すればよい。

次に、図５Ｆに示すように、絶縁樹脂１５の上にシード層１８を形成し、絶縁樹脂の上面に形成した微細パターン７となるトレンチ１２と、下層の銅配線と電気的導通を得る導通ビア１７となる開口部と、を電解銅めっき１０ｂにて被覆する。次に、絶縁樹脂１５と電解銅めっき１０ｂの表面をＭｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇまたは切削により、絶縁樹脂１５の上面とほぼ面一となる様に切断ラインまで除去することで、微細パターン７と導通ビア１７を形成する（図５Ｆの下図参照）。

導通ビア１７と中間層８ｂの上に、絶縁樹脂１５と微細パターン７を積層形成する工程は、図５Ｅから図５Ｆと同じ工程（配線作成工程）を必要な回数繰り返すことで、絶縁樹脂１５の中に所望する層数の微細パターン７を備えたビルドアップ層を形成することが可能である。本実施形態によれば、キャリア基板５に対してビルドアップ層の配線層を順次形成しているため、製造工程上、多層配線層２５ａにおける一つの配線層では、組み合わせるＦＣＢＧＡ用配線基板１に接近するにしたがってその断面形状が大きくなり、例えば導通ビアは先開テーパ形状となる。
次に、図４Ｇから図４Ｊに示した工程と同様な工程を経て、最表面の絶縁樹脂層とパッド表面処理と半田バンプを形成すればよい。

次に、図３Ａから図３Ｅに示した工程と同様な工程を経て、キャリア基板５の背面、すなわち、キャリア基板５のＦＣＢＧＡ用配線基板１とは逆側の面からレーザ光Ｌをキャリア基板５との界面に形成された剥離層６に照射し、キャリア基板５を取り外す。

次にキャリア基板５を剥離した後、感光性レジストからなる中間層８を前記感光性レジストの現像液または剥離液にて除去する。

次に中間層８と絶縁樹脂１５との間に形成したシード層１８をウェットエッチングないし反応性ガスによるドライエッチングにより除去し、半導体チップ４と接続する銅ポスト１４を露出させる。これにより非常に薄い第２配線基板３の多層配線層２５ａ（インターポーザ２５）が付随した半導体パッケージ用配線基板１００（図３Ｅ参照）が完成する。

本実施形態では、銅ポスト１４の表面に半田ペースト層を形成し、この半導体パッケージ用配線基板１００の第２配線基板３の多層配線層２５ａ側に半田ペーストを介して半導体チップ４を搭載しリフローにより実装し、第２配線基板３の多層配線層２５ａと半導体チップ４との間にアンダーフィル３２を充填することによって、図１に示すような半導体パッケージ３０を作ることができる。

（半導体パッケージ用配線基板１００による効果）
このように、本実施形態によれば、ＦＣＢＧＡ用配線基板（第１配線基板）１と、第２配線基板３となる、キャリア基板５上に形成した第２配線基板３の多層配線層２５ａと、を別々に製造し、これらを接合することで、インターポーザ２５（すなわち第２配線基板３の多層配線層２５ａ）が付随した半導体パッケージ用配線基板１００（図３Ｅ）を製造することができる。ＦＣＢＧＡ用配線基板１と、キャリア基板５を備えた第２配線基板３の多層配線層２５ａとを接合する際に、それぞれの良品のみを選定し、良品どうしを接合して半導体パッケージ用配線基板１００を形成することによって、収率の低下を防止することができる。

また、キャリア基板５としてシリコン基板ではなくガラス基板を利用することができるため、効率の高い基板製造が可能となり、コスト低減を図ることができる。

また、第２配線基板３となるキャリア基板５上に銅ポスト１４を形成することで、狭ピッチのバンプ配置にて、且つ銅ポスト１４の高さを均一に形成することが可能となり、銅ポスト１４と半導体チップ４との接続部の半田のハミ出しや、不足による電気的なショートや、断線を抑制し、接続信頼性の高い実装が可能になる。

また、剥離層６と絶縁樹脂１５との間に中間層８を形成することで、剥離層６にレーザ光を照射する際、剥離層６を透過したレーザ光が中間層８までで減衰し、それにより絶縁樹脂１５や微細パターン７へのダメージを回避することができる。

また、ＦＣＢＧＡ用配線基板１と、キャリア基板５を備えた第２配線基板３の多層配線層２５ａとを、それぞれの製造プロセスが完了した後、接合及び貼り合わせているため、基板の表裏面における配線密度や層数、構造の違いによって半導体パッケージ用配線基板１００に反りが生じることを回避することができる。

さらに、キャリア基板５として、高剛性で低ＣＴＥの歪みの少ないキャリアを基板として用いることにより、キャリアを外した後の配線層の表面は平坦でパッドの配置精度も高くなり、チップ実装が容易となる。

また、特に第２配線基板３がフィルム状の薄い基板である場合、ＦＣＢＧＡ用配線基板１に半田バンプを介して接合することは困難である。しかしながら、本実施形態では、上述のように、キャリア基板５の上に第２配線基板３の多層配線層２５ａを形成し、さらにキャリア基板５を備えた第２配線基板３の多層配線層２５ａをＦＣＢＧＡ用配線基板１に半田バンプ２４を介して接合し、アンダーフィル３２を充填して第２配線基板３の多層配線層２５ａ側とＦＣＢＧＡ用配線基板１とを接合した後、キャリア基板５を除去することで、ＦＣＢＧＡ用配線基板１にインターポーザ２５が接合された半導体パッケージ用配線基板１００を実現しているため、インターポーザ２５が薄い基板であっても容易にＦＣＢＧＡ用配線基板１に半田バンプを介して接合することができる。

また、ＦＣＢＧＡ用配線基板１と半導体チップ４とにＣＴＥ差があると接合が破壊されやすいが、ＦＣＢＧＡ用配線基板１と半導体チップ４とをインターポーザ２５を介して接合することで、相互の距離が広がるため、ＣＴＥ差による影響を緩和することができる。厚さが薄いインターポーザ２５は、それ自体のＣＴＥ差があってもそれによる応力が小さいため影響は少なく、ＦＣＢＧＡ配線用基板１と半導体チップ４とのＣＴＥ差による影響の低減を妨げることが無い。そのため、接続信頼性や、反りによるインターポーザ２５表面の平滑性を向上させることができる。

つまり、インターポーザ２５は、厚さの薄いものでも半導体パッケージ用配線基板１００を実現することができ、１００μｍ以下の厚さであれば、本実施形態に係る半導体パッケージ用配線基板１００の効果を十分に発揮し、特に厚さ１０μｍから２０μｍで最もその効果を発揮する。

本実施形態の半導体パッケージ用配線基板によれば、それぞれ別工程で製造したＦＣＢＧＡ用配線基板（第１配線基板）とインターポーザ（第２配線基板）の良品のみを使用して、第１配線基板に第２配線基板をフリップチップ実装し、両者の間に形成された隙間にアンダーフィルを充填し固化させた半導体パッケージ用配線基板である。そのため、フリップチップ実装工程の収率の低下を抑制し、生産効率を上げる事ができる。また、インターポーザの厚さが１０μｍ〜１００μｍと薄いため、半導体パッケージ用配線基板に反りなどの変形が抑制される。そのため、半導体チップの実装が容易になる。

また、本実施形態の半導体パッケージ用配線基板を使用した半導体パッケージによれば、インターポーザの厚さが薄いため、反りなどの変形が抑制されるため、またＦＣＢＧＡ用配線基板とインターポーザの間に形成される空間にもアンダーフィルが充填され、固定されるため、半導体チップと配線基板の接続信頼性を高くすることができる。

以上、特定の実施形態を参照して本発明を説明したが、これら説明によって発明を限定するものではない。本発明の説明を参照することにより、当業者には、開示された実施形態の種々の変形例とともに本発明の別の実施形態も明らかである。従って、特許請求の範囲は、本発明の範囲及び要旨に含まれるこれらの変形例又は実施形態も網羅すると解すべきである。

本発明は、ＦＣＢＧＡ用配線基板と、ＩＣチップとの間に介在するインターポーザ等の配線基板と、を備える半導体装置に利用可能である。

１…ＦＣＢＧＡ用配線基板（第１配線基板）；２、３２…アンダーフィル；３…第２配線基板；４…半導体チップ；５…キャリア基板；６…剥離層；７…微細パターン；８、８ａ、８ｂ…中間層；９、９ａ、９ｂ…無機密着層；１０、１０ａ、１０ｂ…電解銅めっき；１１…シード層；１２…トレンチ（溝）；１３…開口部；１３ａ、１３ｂ…導電層；１４…銅ポスト；１５…絶縁樹脂；１６…ＵＶ露光；１７…導通ビア；１８、１８ａ…シード層；１９…感光性レジスト；１９ａ…開口部；２０…パッド電極；２１、２１ａ…絶縁樹脂層；２２…ＵＶ露光；２３…パッド表面処理層（Ｎｉ/Ｐｄ/Ａｕ）；２４、３３…半田バンプ；２５…第２配線基板の多層配線層（インターポーザ）；３０…半導体パッケージ；３１…Ｃｕピラーまたは金バンプ；１００…半導体パッケージ用配線基板

Claims (7)

1. 半導体チップを搭載する第１配線基板と、
   前記第１配線基板の半導体チップを搭載する面に配置され、絶縁樹脂層と配線層とを形成したビルドアップ層からなる第２配線基板と、を有し、
   前記第１配線基板と前記第２配線基板とが、その面に備えられたパッド電極上の突起電極を介して電気的に接続されており、前記第１配線基板と前記第２配線基板との間にはアンダーフィルが備えられている半導体パッケージ用配線基板であって、
   前記第２配線基板の厚さは１０μｍ〜１００μｍであり、
   前記第２配線基板の半導体チップを実装する面には銅ポストが設けられていることを特徴とする半導体パッケージ用配線基板。
2. 前記突起電極が、半田バンプまたは銅ポストまたは金バンプのいずれかであることを特徴とする請求項１に記載の半導体パッケージ用配線基板。
3. 前記第２配線基板の配線層は、前記第１配線基板に接近するにしたがって、その断面形状が大きくなることを特徴とする請求項１又は２に記載の半導体パッケージ用配線基板。
4. 前記第１配線基板はＦＣＢＧＡ用配線基板であり、前記第２配線基板はインターポーザであることを特徴とする請求項１〜３のいずれか一項に記載の半導体パッケージ用配線基板。
5. 請求項１〜３のいずれか一項に記載の半導体パッケージ用配線基板の製造方法であって、
   除去層に覆われた銅ポストを備えた前記第２配線基板を、ガラスからなるキャリア基板上に形成し、
   前記キャリア基板とともに、前記第２配線基板を前記第１配線基板に電気接続可能に接合し、
   前記第２配線基板から前記キャリア基板を分離し、
   前記第２配線基板から前記除去層を除去することにより、前記銅ポストの外周面を露出させる、ことを特徴とする半導体パッケージ用配線基板の製造方法。
6. 請求項４に記載の半導体パッケージ用配線基板の製造方法であって、
   前記インターポーザの製造工程と、前記ＦＣＢＧＡ用配線基板に前記インターポーザを接続する工程と、を備えており、
   前記インターポーザの製造工程は、
   支持体であるガラスからなるキャリア基板の表面に、剥離層と、感光性樹脂からなる中間層と、を形成する工程と、
   フォトリソ工程によって、中間層のパターン化を行う工程と、
   パターン化された中間層と露出した剥離層の表面に、無機密着層と導電層をこの順に積層したシード層を形成した後、シード層の上に中間層以上の厚さの電解銅めっきを形成する工程と、
   中間層の厚さと同等の厚さの電解銅めっきを残す様に、電解銅めっきと中間層を切削加工することにより、銅ポストと同じ高さの中間層を形成する工程と、
   銅ポストまたは導通ビアの上を開口部とした絶縁樹脂パターンを形成し、絶縁樹脂パターンの頭頂部に配線パターンとなるトレンチを形成し、銅ポストまたは導通ビアと絶縁樹脂パターンの上に無機密着層と導電層を形成した後、絶縁樹脂パターンより厚く電解銅めっきし、絶縁樹脂パターンの頭頂部が露出する様に、電解銅めっきを切削加工することにより、絶縁樹脂パターンの頭頂部のトレンチに電解銅めっきが充填された配線パターンと銅ポストまたは導通ビアの上に導通ビアを形成する配線作成工程と、
   必要な配線パターンの層数に従って前記配線作成工程を繰り返すことにより、最上層にパッド電極が露出した多層配線層を形成する工程と、
   多層配線層の最上層に感光性絶縁樹脂層を形成後、フォトリソ工程により、パッド電極上に導通ビアを形成する開口部を備えた絶縁樹脂パターンを形成する工程と、
   パッド電極にパッド表面処理層を形成する工程と、
   パッド表面処理層の上に、突起電極を形成する工程と、を備えており、
   前記ＦＣＢＧＡ用配線基板に前記インターポーザを接続する工程は、
   前記ＦＣＢＧＡ用配線基板と、前記キャリア基板が付随した前記インターポーザを位置合わせした後、フリップチップ実装する工程と、
   前記インターポーザのキャリア基板側から剥離層にレーザ光を照射することにより、キャリア基板を剥離可能とする工程と、
   キャリア基板を前記インターポーザより剥離し除去する工程と、
   キャリア基板を剥離したことにより露出した中間層を除去する工程と、
   中間層を除去する事により露出した銅ポスト表面の無機密着層と導電層を除去し、銅ポストを露出する工程と、を備えていることを特徴とする半導体パッケージ用配線基板の製造方法。
7. 請求項４に記載の半導体パッケージ用配線基板の製造方法であって、
   前記インターポーザの製造工程と、前記ＦＣＢＧＡ用配線基板に前記インターポーザを接続する工程と、を備えており、
   前記インターポーザの製造工程は、
   支持体であるガラスからなるキャリア基板の表面に、剥離層と、感光性樹脂からなる１層目の中間層と、無機密着層と導電層をこの順に積層したシード層と、をこの順に形成する工程と、
   シード層の上に２層目の感光性樹脂からなる中間層を形成後、フォトリソ工程によって、２層目の中間層のパターン化を行う工程と、
   パターン化された２層目の中間層をめっきマスクとして電解銅めっきする工程と、
   予め設定した電解銅めっきの厚さを残す様に、電解銅めっきと中間層を切削加工することにより、銅ポストと同じ高さの中間層を形成する工程と、
   銅ポストまたは導通ビアの上部を開口部とした絶縁樹脂パターンを形成し、絶縁樹脂パターンの頭頂部に配線パターンとなるトレンチを形成し、銅ポストまたは導通ビアと絶縁樹脂パターンの上に無機密着層と導電層を形成した後、絶縁樹脂パターンより厚く電解銅めっきし、絶縁樹脂パターンの頭頂部が露出する様に、電解銅めっきを切削加工することにより、絶縁樹脂パターンの頭頂部のトレンチに電解銅めっきが充填された配線パターンと銅ポストまたは導通ビア上に導通ビアを形成する配線作成工程と、
   必要な配線の層数に対応して前記配線作成工程を繰り返すことにより、最上層にパッド電極が露出した多層配線層を形成する工程と、
   多層配線層の最上層に感光性絶縁樹脂層を形成後、フォトリソ工程により、パッド電極上に導通ビアを形成する開口部を備えた絶縁樹脂パターンを形成する工程と、
   パッド電極にパッド表面処理層を形成する工程と、
   パッド表面処理層の上に、突起電極を形成する工程と、を備えており、
   前記ＦＣＢＧＡ用配線基板に前記インターポーザを接続する工程は、
   前記ＦＣＢＧＡ用配線基板と、前記キャリア基板が付随した前記インターポーザを位置合わせした後、フリップチップ実装する工程と、
   前記インターポーザのキャリア基板側から剥離層にレーザ光を照射することにより、キャリア基板を剥離可能とする工程と、
   キャリア基板を前記インターポーザより剥離し除去する工程と、
   キャリア基板を剥離したことにより露出した中間層を除去する工程と、
   中間層を除去する事により露出した銅ポスト表面の無機密着層と導電層を除去し、銅ポストを露出する工程と、を備えていることを特徴とする半導体パッケージ用配線基板の製造方法。

Images