KR20040017478A - 인쇄회로기판의 제조방법 및 다층 인쇄회로기판 - Google Patents

인쇄회로기판의 제조방법 및 다층 인쇄회로기판 Download PDF

Info

Publication number
KR20040017478A
KR20040017478A KR1020020049550A KR20020049550A KR20040017478A KR 20040017478 A KR20040017478 A KR 20040017478A KR 1020020049550 A KR1020020049550 A KR 1020020049550A KR 20020049550 A KR20020049550 A KR 20020049550A KR 20040017478 A KR20040017478 A KR 20040017478A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
manufacturing
metal
metal plate
Prior art date
Application number
KR1020020049550A
Other languages
English (en)
Inventor
이혁재
유진
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020020049550A priority Critical patent/KR20040017478A/ko
Priority to US10/231,052 priority patent/US6902660B2/en
Publication of KR20040017478A publication Critical patent/KR20040017478A/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Abstract

본 발명은 인쇄회로기판의 제조방법으로서,
(a) 패턴이 형성된 금속판의 상부에 금속을 도금하여 금속 전도선을 형성하는 단계; (b) 상기 단계 (a)를 거친 금속판의 상부에 기판으로 되는 고분자층을 형성하고 건조하는 단계; (c) 상기 고분자층에 비아홀을 형성하고 전기도금하여 내부를 충진하는 단계; 및 (d) 금속판을 제거하는 단계를 포함한다.
상기 구성에 의하면 기판면적의 효율성을 극대화하며, 별도의 에칭작업을 필요로 하지 않아 회로의 미세화 내지는 고집적화가 가능하다

Description

인쇄회로기판의 제조방법 및 다층 인쇄회로기판{Manufacturing Method for Printed Circuit Board and Multiple PCB}
본 발명은 인쇄회로기판의 제조방법으로서, 보다 상세하게는 기판면적의 효율성을 극대화하며, 별도의 에칭작업을 필요로 하지 않아 회로의 미세화 내지는 고집적화가 가능한 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판(PCB) 제조에 있어 종래 고분자 위에 구리 포일을 에칭하는 방식은 에칭 자체의 근본적인 한계로 인해 부품의 고집적화가 곤란한 문제가 있다. 구리 포일(PR패턴/구리포일/고분자)을 사용하는 미국특허 제5077084호의 기술은 고분자를 구리 포일에 캐스팅(casting)하여 접착시키는 기술을 개시하고 있으나 이 경우 구리에 산화물이 생성될 가능성이 있고 이를 막는다 해도 접착력이 좋지 않은 단점이 있다. 또한 패턴 공정에서 에칭을 사용하기 때문에 습식 에칭의 특성상 구리패턴의 아래부분과 윗부분이 균일하지 않아 패턴의 선 간격을 줄일 수 없는 등의 문제가 있어 더 많은 수의 출력단자와 더 작은 선폭을 요구하는 고집적 회로에 적용시키는데 난점이 있다.
또한 미국특허 제6296949호는 고분자와 구리 전도선 사이에 접착력을 향상시킬 금속 층을 형성하기 위해 팔라듐 촉매를 이용해 무전해 및 전해 도금(구리전기도금 및 PR 패턴/구리무전해도금/고분자)을 수행하는 기술과 진공 증착하는 기술이 개시되어 있다. 전자의 경우 구리무전해 도금막이 구리 전기도금막보다 에칭속도가 훨씬 빠르기 때문에 언더컷(전해도금막 밑의 무전해 도금막이 더 많이 에칭되는 현상)과 같은 문제가 발생한다. 또한 접착층이 삽입되더라도 고분자의 표면을 개질해야 하므로 폴리이미드와 같은 에칭 저항성이 좋은 고분자 재료의 경우 표면개질이 어려워 동 방법에 의할 경우 재료에 대한 제한성이 큰 단점이 있다. 후자의 경우 진공 공정을 수행하므로 제품 가격의 상승을 초래하고 다른 습식 공정과 연결이 잘 되지 않아 롤투롤(roll-to-roll) 공정과 같은 연속 공정을 효율적으로 적용할 수 없는 문제가 있다.
또한 블라인드 비아홀의 경우 종래에는 기판 상의 절연층에 레이저 또는 노광공정에 의해 비아홀을 형성하고 절연층 표면과 비아홀의 내부에 무전해 동도금에 의한 도체 회로층을 형성하여 하부 도체 회로층과 연결 접속하는 방식이 이용되고 있다. 이 같은 경우 레이저 등의 가공수단에 의해 미세한 홀을 형성시, 비아홀의 내벽의 표면이 미세하게 패이게 되는 현상이 발생하며 비아홀 내부와 도체층 간의 단차로 인한 거친 표면으로 인해 표면 평탄성의 확보가 불가능하게 되는 단점이 있다.
또한 비아홀 형성 후 그 상측으로 다른 비아홀을 형성하는 경우 층간 접속을 위해 아래층보다는 큰 비아홀을 형성해야 하는 단점이 있으며, 상기 비아홀 내부에 무전해 동도금에 의한 절연층의 형성시, 하부층의 도체 회로층의 단락이 생겨 제품의 불량이 발생하게 되는 등 많은 문제점이 있다.
또한 페이스트를 이용하여 비아홀을 충진시키는 경우 미세하거나 깊이가 깊은 비아홀은 완전하게 채워지지 않는 경우가 있고, 페이스트 안에 첨가된 플럭스에 의한 가스 발생으로 인쇄회로 기판의 층간에 균열을 발생시킬 가능성이 있다.
금속 포일에 범프를 형성시킨 뒤 이를 적층시키는 방법은 범프가 일정 이상의 기계적 성질을 가지고 있어야 하므로 범프의 모양이나 크기에 제한이 가해져 미세 피치에 적합하지 않고, 이러한 범프 역시 노광작업에 의한 에칭 작업으로 만들어지기 때문에 상기한 제한성을 가지고 있다.
본 발명자는 상기한 종래 기술의 단점을 극복하기 위한 방안을 연구하여 오던 중 패턴이 형성된 금속판에 전기도금을 이용해 금속전도선을 형성하고, 그 위에 기판으로 되는 고분자층을 형성하여 최종적으로 금속판을 제거하면 더미라인(dummy line)을 생략하여 면적의 효율성을 극대화하고, 에칭작업을 생략하여 미세화 및 고집적화가 가능한 인쇄회로기판을 제조할 수 있음을 알아내고서 본 발명을 완성하게 되었다.
이에 본 발명의 목적은 기판면적의 효율성을 극대화하며, 별도의 에칭작업을 필요로 하지 않아 회로의 미세화 내지는 고집적화가 가능한 인쇄회로기판의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 다층 인쇄회로기판에 전도선의 에칭없이 형성되는 비아홀 내부에 전기도금만에 의해 충진되는 플러그드 비아를 형성하여, 상하측 도체 회로층간의 단락을 방지하고, 상기 플러그드 비아를 수직으로 형성시켜 층간 접속이 완벽하게 이루어질 수 있는 인쇄회로기판의 제조방법을 제공함에 있다.
도 1은 본 발명에 의한 인쇄회로기판의 제조공정도
본 발명은 인쇄회로기판의 제조방법으로서,
(a) 패턴이 형성된 금속판의 상부에 금속을 도금하여 금속 전도선을 형성하는 단계; (b) 상기 단계 (a)를 거친 금속판의 상부에 기판으로 되는 고분자층을 형성하고 건조하는 단계; (c) 상기 고분자층에 비아홀을 형성하고 전기도금하여 내부를 충진하는 단계; 및 (d) 금속판을 제거하는 단계를 포함한다.
상기 과정에 의해 제조되는 인쇄회로기판은 더미라인(dummy line)이 필요없어 면적의 효율성을 극대화하며, 별도의 에칭작업이 필요없어 미세화 내지는 고집적화를 가능하게 한다.
이하 본 발명의 내용을 도 1(a∼f)을 참조하여 상기 각 단계별로 구체적으로 설명하기로 한다.
단계 (a)는 패턴(2)이 형성된 금속판(mandrel)(1) 상에 금속전도선(3)을 형성하는 과정을 포함한다. 패턴(2)을 형성하는 방법은 인쇄회로기판의 제조분야에서 통상적으로 이용되는 공지의 방법을 포함한다(도 1a). 예를 들면 포토레지스트액의 도포, 마스킹, 노광 및 현상의 일련의 공정에 의해 달성이 가능하다.
금속판(1)은 바람직하기로는 전기전도도가 우수하며, 다른 금속층과의 반응 및 확산을 거의 일으키지 않으면서도 고분자층과의 박리가 적합한 소재로부터 선택되며, 이러한 요건을 충족시키는 한 특별한 종류로 한정될 것을 요하지는 아니한다. 상기와 같은 소재의 예로는 스테인레스스틸, 알루미늄, 니켈 등이 있으며, 특히 스테인레스스틸은 구입이 용이하고, 고분자 재료와 비교해 상대적으로 금속전도선과의 접착력이 약한 특성을 가지고 있어 고분자층의 박리에 매우 유리하다.
금속판 상의 패턴(2)에 도금되는 금속전도선(3)은 다양한 금속으로부터 형성될 수 있다(도 1b). 이러한 금속의 예로는 구리, 알루미늄, 크롬, 주석, 니켈, 금 등이 있으며, 이들은 단독 또는 2종 이상으로도 도금이 가능하다.
금속전도선(3)의 두께조절은 금속판 상에 형성되는 패턴(2)의 두께를 조정하는 방법으로 달성될 수 있다. 예를 들면 금속판 상에 두꺼운 구리패턴을 형성하고자 하는 경우 패턴 형성에 이용되는 포토레지스트액의 점도가 높은 것(>7Pa.s)을 이용하고, 반대로 미세한 패턴을 위해 얇은 구리패턴이 필요한 경우 포토레지스트액의 점도가 낮은 것(<7Pa.s)을 이용할 수 있다. 한편 연속공정을 위해서는 건조필름(Dry film)의 사용도 가능한데 이 경우에도 동일한 방법으로 노광, 현상작업을 거쳐 패턴을 형성한다.
단계 (b)는 금속전도선(3)이 형성된 금속판의 상부에 기판으로 되는 고분자층(4)을 도포하고 건조하는 단계를 포함한다.
기판으로 되는 고분자는 요구되는 인쇄회로기판의 특성을 감안하여 당업자에 의해 적의 선택이 가능하며 특별한 종류로의 한정을 요하지는 아니한다. 이러한 고분자재료의 예로는 폴리이미드, 폴리이미드레진, 프리프레그(Prepreg) 등이 있다. 이들 고분자는 액체상태로 직접 금속전도선 및 금속판에 도포되거나, 또한 미리 만들어진 고분자 필름을 이용하여 열압착하는 방식으로 금속판에 접착되어 사용될 수 있다(도 1c).
고분자층(4)을 형성한 후에는 건조과정을 수행한다. 고분자층의 건조시 포토레지스트와 고분자와의 반응을 방지하기 위해 금속판에 패턴(2) 형성시 포토레지스트의 건조온도보다 낮은 온도에서 수행함이 바람직하다. 따라서 통상적인 포토레지스트의 건조온도를 100∼120℃라 할때 고분자층의 건조는 바람직하기로 80∼110℃에서 수행한다. 만약 포토레지스트의 건조온도보다 높은 온도에서 건조가 이루어지면 포토레지스트의 건조온도에서 일어나지 않았던 반응이 야기될 우려가 있다. 이러한 경우 포토레지스트와 형성된 고분자 사이에 반응이 일어나 화학결합이 생겨 포토레지스트에서 금속전도선을 분리해 내기가 어렵게 되고, 포토레지스트와의 반응으로 인해 코팅된 고분자의 우수한 특성을 잃게 될 우려가 있다.
고분자층과 포토레지스트와의 반응을 방지하고 또한 고분자층과 금속전도선과의 접착력을 증대시키기 위해 별도의 수단을 부가할 수 있다. 이러한 수단으로는 1) 커플링에이전트{Coupling agent, 예를 들면 PIQ-커플러(히타치사, 일본)}를 고분자층의 형성이전에 금속판 상에 코팅하는 방법, 2) 고분자층의 형성 이전에 금속전도선 특히 구리전도선 상에 크롬을 전기도금하는 방법이 있다.
상기 1)의 경우 사용되는 고분자의 종류에 따라 적절한 커플링에이전트를 선택하는 것은 당업계의 평균적인 지식을 가진 자에게는 주지된 사실이다. 또한 상기 2)에 사용되는 크롬은 통상적으로 구리와 고분자와의 사이에 확산을 방지하기 위해 종래부터 사용되어 오던 금속으로 크롬이 금속 전도선 위에만 선택적으로 코팅되므로 나중에 별도로 크롬 도금층을 에칭할 필요가 없으며, 크롬의 표면을 거칠게 하여 기판으로 사용되는 고분자와의 접착력을 가일층 증가시킬 수 있다.
단계 (c)는 고분자층(4)에 비아홀(5)을 형성하고 전기도금하여 내부를 충진하는 과정을 포함한다. 패턴이 형성된 금속판 상에 형성된 고분자층에 비아홀(5)을 형성하는 경우 금속전도선의 반대편에 구멍을 형성하기 때문에 종래와 같이 구리포일의 에칭공정이 필요하지 않고, 비아홀의 형성에 사용되는 수단으로 어떠한 종류의 레이저도 사용이 가능한 장점을 가진다(도 1d). 이러한 레이저의 예로는 야그(YAG), CO2, UV 레이저 등이 있다.
종래 비아홀의 형성시 야그(YAG) 타입의 레이저 드릴을 사용하는 경우 구리 포일에 구멍을 뚫을 수는 있지만 드릴가공의 면에서 생산성이 극히 저하되는 문제가 있고, CO2타입의 레이저 드릴은 드릴가공의 생산성이 좋은 반면에 구리 포일에 구멍을 뚫지 못하므로 별도의 에칭마스킹 공정을 수행하여 드릴가공될 부분의 구리포일을 제거해야 하므로 에칭마스킹 공정에서 오차가 발생되는 문제점이 지적된다.
상기 본 발명에 의한 과정으로 비아홀을 형성한 후 전기 도금을 이용해 내부를 충진하면 도체 회로층의 상층에 수직으로 입설되는 상태의 플러그드 비아가 형성된다. 이때 형성된 비아홀이 하측 부분의 금속판에 의해 전기적으로 연결되어 있는 상태이기 때문에 별도의 전기 인입선이나 무전해 도금이 필요하지 않다. 또한 비아홀에 충진된 금속이 산화되는 것을 방지하고, 저온(대략 200∼300℃정도)에서 다른 층의 금속 전도선과 금속결합을 형성시키기 위해 주석 도금이나 솔더 도금이 비아홀 충진 금속 위에 추가될 수 있다.
단계 (d)는 최종적으로 상기 고분자층(4)을 금속판(1)으로부터 박리시키는 단계를 포함한다. 금속전도선(3)과 고분자층(4)과의 접착력이 금속판(1)과의 접착력보다 크므로 최종적으로 소정 패턴을 가지는 금속전도선과 비아홀을 가지는 고분자층을 얻을 수 있다(도 1e).
상기 과정에 의해 제조된 금속 전도선과 비아홀을 포함하는 고분자 각 층은 소정의 온도와 압력을 이용해 다른 층과 결합되고 다수의 층으로의 적층이 가능해진다(도 1f).
본 발명은 상기 인쇄회로기판 중간체로서,
소정 패턴(2)이 형성된 금속판(1); 상기 금속판(1)의 상부에 금속을 도금하여 형성된 금속 전도선(3); 상기 패턴(2) 및 금속전도선(3)의 상부에 형성된 고분자층(4); 및 상기 고분자층에 형성되고 전기도금으로 내부가 충진된 비아홀(5)을 포함함을 특징으로 하는 인쇄회로기판 중간체를 포함한다.
이하 본 발명의 내용을 실시예에 의해 보다 상세하게 설명하기로 한다. 다만이들 실시예는 본 발명의 내용을 이해하기 위해 제시되는 것일 뿐 본 발명의 권리범위가 이들 실시예에 한정되어지는 것으로 해석되어져서는 아니된다.
<실시예 1>
롤 형태로서 적당한 기계적 강도를 지닌 0.1mm 두께의 스테인레스 스틸 위에 스크린 프린팅 방법으로 포토레지스트(AZ3514, Client사) 용액을 코팅하고 공지된 예에 따라 건조 후 노광작업(UV exposure)을 수행하였다. 노광작업 후 현상(develope)하여 금속판에 소정 패턴을 형성하였다. 패턴이 형성된 금속판의 상면에 황산구리(200g/L) 도금액을 이용해 구리를 도금하여 구리전도선을 형성한 후 그 위에 접착층으로서 크롬을 얇게 도금하였다.
커플링에이전트로서 PIQ 커플러(히타치사, 일본)를 상기 금속판 위의 포토레지스트 및 금속전도선에 코팅한 후 스크린 프린팅 방법을 이용해 금속판의 포토레지스트 및 금속 전도선 위의 커플링에이전트층 상부에 폴리이미드(PIQ, 히타치사, 일본)를 코팅하였다. 폴리이미드막의 형성을 위해 패턴 형성과정에서 사용된 포토레지스트와의 반응을 방지하기 위해 100℃에서 건조하였다. 그런 다음 UV 레이저를 이용해 비아홀을 형성한 뒤 구리도금을 실시하여 비아홀을 충진하였다.
최종적으로 금속 전도선이 형성되고 비아홀이 충진된 폴리이미드를 금속판으로부터 벗겨내고, 이와 같은 과정으로 제조된 다른 폴리이미드층을 대략 220℃, 2kg/cm2의 조건하에 적층하여 다층 인쇄회로기판을 제작하였다.
<실시예 2>
금속전도선의 산화, 부식을 방지하기 위해 산화방지막인 금(Au)과 니켈을 차례로 도금한 후 금 도금층 위에 황산구리 도금액을 이용해 구리전도선을 도금하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 인쇄회로기판을 제작하였다.
<실시예 3>
금속판에 패턴 형성시 액체상태의 포토레지스트 용액 대신 필름형태의 드라이 필름{Dry film: Ka 시리즈(50㎛), 코롱사, 한국}을 압착하여 금속판 위에 접착하고 공지의 방법으로 건조하는 것을 제외하고는 상기 실시예 1과 동일한 방법으로 인쇄회로기판을 제작하였다.
<실시예 4>
고분자로 폴리이미드 대신 경성회로의 재료로 사용되는 프리프레그(prepreg, 한국화이바)와 FR-4(한국화이바)를 이용해 경성 인쇄회로기판을 제조하였다. 프리프레그(prepreg)가 유동성을 갖는 온도인 150∼180℃에서 열간가압(hot press)하여 FR-4/프리프레그/금속판(실시예 1에서 스테인레스 스틸의 패턴 위에 구리전도선이 형성된 금속판)을 놓고 압착한 뒤 구리 전도선이 붙은 상태로 떼어낸 것을 제외하고는 상기 실시예 1과 동일한 방법으로 인쇄회로기판을 제작하였다.
<실시예 5>
비아홀의 충진시 구리도금으로 먼저 충진한 후 주석으로 후도금을 수행한 것을 제외하고는 상기 실시예 1과 동일한 방법으로 인쇄회로기판을 제작하였다.
본 발명에 의하면 인쇄회로기판의 제조시 금속판 상에서 패턴작업을 수행하고 금속전도선을 도금하므로 더미라인이 필요없어 면적의 효율성을 극대화하며, 완성된 금속 전도선을 고분자에 접착시켜 떼어내므로 에칭작업이 필요없어 미세화 내지는 고집적화가 가능하다.
또한 본 발명에 의하면 구리전도선의 에칭작업이 없이도 비아홀을 형성할 수 있고 전기도금법을 이용해 미세한 비아홀을 완전히 충진하는 것이 가능하다.

Claims (12)

  1. 인쇄회로기판의 제조방법에 있어서,
    (a) 패턴이 형성된 금속판의 상부에 금속을 도금하여 금속 전도선을 형성하는 단계; (b) 상기 단계 (a)를 거친 금속판의 상부에 기판으로 되는 고분자층을 형성하고 건조하는 단계; (c) 상기 고분자층에 비아홀을 형성하고 전기도금하여 내부를 충진하는 단계; 및 (d) 금속판을 제거하는 단계를 포함함을 특징으로 하는 인쇄회로기판의 제조방법
  2. 제 1항에 있어서, 상기 단계 (a)는
    금속전도선이 형성된 금속판의 상부에 커플링에이전트를 도포하는 단계가 추가로 포함됨을 특징으로 하는 인쇄회로기판의 제조방법
  3. 제 1항에 있어서, 상기 단계 (a)는
    금속전도선의 상부에 크롬층을 형성하는 단계가 추가로 포함됨을 특징으로 하는 인쇄회로기판의 제조방법
  4. 제 1항에 있어서, 상기 금속판의 재질은
    스테인레스스틸, 알루미늄, 니켈에서 선택됨을 특징으로 하는 인쇄회로기판의 제조방법
  5. 제 1항에 있어서, 금속전도선은
    구리, 알루미늄, 크롬, 주석, 니켈, 금에서 선택되는 1종 또는 2종 이상의 금속으로부터 선택됨을 특징으로 하는 인쇄회로기판의 제조방법
  6. 제 1항에 있어서, 상기 고분자는
    폴리이미드, 폴리이미드레진, 프리프레그에서 선택됨을 특징으로 하는 인쇄회로기판의 제조방법
  7. 제 1항에 있어서, 상기 (b)단계는
    고분자층의 건조는 포토레지스트의 건조 온도보다 낮은 온도에서 이루어짐을 특징으로 하는 인쇄회로기판의 제조방법
  8. 제 7항에 있어서,
    고분자층의 건조는 80∼110℃의 범위에서 이루어짐을 특징으로 하는 인쇄회로기판의 제조방법
  9. 제 1항에 있어서, 비아홀은
    야그(YAG), CO2, UV 레이저 중에서 선택되는 어느 하나에 의해 형성됨을 특징으로 하는 인쇄회로기판의 제조방법
  10. 제 1항에 있어서, 비아홀의 충진 금속은
    솔더, 주석, 니켈, 구리, 크롬, 알루미늄, 금에서 선택되는 1종 또는 2종이상의 금속으로부터 선택됨을 특징으로 하는 인쇄회로기판의 제조방법
  11. 인쇄회로기판 중간체에 있어서,
    소정 패턴(2)이 형성된 금속판(1);
    상기 금속판(1)의 상부에 금속을 도금하여 형성된 금속 전도선(3);
    상기 패턴(2) 및 금속전도선(3)의 상부에 형성된 고분자층(4); 및
    상기 고분자층에 형성되고 전기도금으로 내부가 충진된 비아홀(5)을 포함함을 특징으로 하는 인쇄회로기판 중간체
  12. 제 1항의 인쇄회로기판이 적층된 다층 인쇄회로기판
KR1020020049550A 2002-08-21 2002-08-21 인쇄회로기판의 제조방법 및 다층 인쇄회로기판 KR20040017478A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020020049550A KR20040017478A (ko) 2002-08-21 2002-08-21 인쇄회로기판의 제조방법 및 다층 인쇄회로기판
US10/231,052 US6902660B2 (en) 2002-08-21 2002-08-30 Method of manufacturing printed circuit board and multi-layered PCB

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020049550A KR20040017478A (ko) 2002-08-21 2002-08-21 인쇄회로기판의 제조방법 및 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20040017478A true KR20040017478A (ko) 2004-02-27

Family

ID=31884945

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020049550A KR20040017478A (ko) 2002-08-21 2002-08-21 인쇄회로기판의 제조방법 및 다층 인쇄회로기판

Country Status (2)

Country Link
US (1) US6902660B2 (ko)
KR (1) KR20040017478A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101550A (ko) * 2014-02-27 2015-09-04 한국기계연구원 회로기판 및 이의 제조방법

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896826B2 (en) * 1997-01-09 2005-05-24 Advanced Technology Materials, Inc. Aqueous cleaning composition containing copper-specific corrosion inhibitor for cleaning inorganic residues on semiconductor substrate
US8404376B2 (en) 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8021778B2 (en) 2002-08-09 2011-09-20 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8535396B2 (en) 2002-08-09 2013-09-17 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8728285B2 (en) 2003-05-23 2014-05-20 Demaray, Llc Transparent conductive oxides
TWI227502B (en) * 2003-09-02 2005-02-01 Ind Tech Res Inst Precise multi-pole magnetic components and manufacturing method thereof
US7959769B2 (en) 2004-12-08 2011-06-14 Infinite Power Solutions, Inc. Deposition of LiCoO2
WO2006063308A2 (en) 2004-12-08 2006-06-15 Symmorphix, Inc. DEPOSITION OF LICoO2
CN101146407A (zh) * 2006-09-15 2008-03-19 李东明 印刷电路板载板电路图形转移成型工艺
KR20090069323A (ko) 2006-09-29 2009-06-30 인피니트 파워 솔루션스, 인크. 가요성 기판의 마스킹 및 가요성 기판에 배터리 층을 증착하기 위한 재료의 구속
US8197781B2 (en) 2006-11-07 2012-06-12 Infinite Power Solutions, Inc. Sputtering target of Li3PO4 and method for producing same
CN101903560B (zh) 2007-12-21 2014-08-06 无穷动力解决方案股份有限公司 用于电解质膜的溅射靶的方法
US8268488B2 (en) 2007-12-21 2012-09-18 Infinite Power Solutions, Inc. Thin film electrolyte for thin film batteries
EP2229706B1 (en) 2008-01-11 2014-12-24 Infinite Power Solutions, Inc. Thin film encapsulation for thin film batteries and other devices
JP5595377B2 (ja) 2008-04-02 2014-09-24 インフィニット パワー ソリューションズ, インコーポレイテッド エネルギー取入れに関連したエネルギー貯蔵デバイスに対する受動的過不足電圧の制御および保護
JP2012500610A (ja) 2008-08-11 2012-01-05 インフィニット パワー ソリューションズ, インコーポレイテッド 電磁エネルギー獲得ための統合コレクタ表面を有するエネルギーデバイスおよびその方法
KR101613671B1 (ko) 2008-09-12 2016-04-19 사푸라스트 리써치 엘엘씨 전자기 에너지에 의해 데이터 통신을 하는 통합 도전성 표면을 가진 에너지 장치 및 그 통신 방법
US8508193B2 (en) * 2008-10-08 2013-08-13 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
KR101792287B1 (ko) 2009-09-01 2017-10-31 사푸라스트 리써치 엘엘씨 집적된 박막 배터리를 갖는 인쇄 회로 보드
EP2309831A1 (de) * 2009-10-08 2011-04-13 ZYRUS Beteiligungsgesellschaft mbH & Co. Patente I KG Verfahren zur Herstellung einer Leiterplatte, insbesondere Mehrlagenleiterplatte
CN102947976B (zh) 2010-06-07 2018-03-16 萨普拉斯特研究有限责任公司 可充电、高密度的电化学设备
US8499445B1 (en) 2011-07-18 2013-08-06 Endicott Interconnect Technologies, Inc. Method of forming an electrically conductive printed line
CN103298275B (zh) * 2013-05-20 2015-08-26 江苏长电科技股份有限公司 金属框多层线路基板先镀后蚀金属线路减法工艺方法
CN103874347B (zh) * 2014-03-28 2016-09-07 江阴芯智联电子科技有限公司 高密度多层基板表面对称结构及制作方法
CN105101661B (zh) * 2014-05-21 2018-11-09 深圳崇达多层线路板有限公司 印制线路板油墨塞孔的制作方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
CN112218430A (zh) * 2020-09-23 2021-01-12 惠州中京电子科技有限公司 一种新能源汽车埋铜块电路板的制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563340A (ja) * 1991-08-30 1993-03-12 Hitachi Chem Co Ltd 機能素子を有する配線板の製造法
JPH06314578A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp 多列コンタクトピンおよびその製造方法
JPH07307564A (ja) * 1994-05-10 1995-11-21 Hitachi Chem Co Ltd 配線板の製造法
JPH07320543A (ja) * 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
KR20030090383A (ko) * 2002-05-23 2003-11-28 한국과학기술원 인쇄회로기판의 제조방법 및 동 방법에 의해 제조한인쇄회로기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912020A (en) * 1986-10-21 1990-03-27 Westinghouse Electric Corp. Printed circuit boards and method for manufacturing printed circuit boards
JPH0757540B2 (ja) 1989-02-17 1995-06-21 チッソ株式会社 フレキシブルプリント基板の製造法
US5046238A (en) * 1990-03-15 1991-09-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6296949B1 (en) 1999-09-16 2001-10-02 Ga-Tek Inc. Copper coated polyimide with metallic protective layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563340A (ja) * 1991-08-30 1993-03-12 Hitachi Chem Co Ltd 機能素子を有する配線板の製造法
JPH06314578A (ja) * 1993-04-30 1994-11-08 Fresh Quest Corp 多列コンタクトピンおよびその製造方法
JPH07320543A (ja) * 1994-04-01 1995-12-08 Whitaker Corp:The 異方導電性接着構造物及びその製造方法
JPH07307564A (ja) * 1994-05-10 1995-11-21 Hitachi Chem Co Ltd 配線板の製造法
KR20030090383A (ko) * 2002-05-23 2003-11-28 한국과학기술원 인쇄회로기판의 제조방법 및 동 방법에 의해 제조한인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150101550A (ko) * 2014-02-27 2015-09-04 한국기계연구원 회로기판 및 이의 제조방법

Also Published As

Publication number Publication date
US6902660B2 (en) 2005-06-07
US20040035711A1 (en) 2004-02-26

Similar Documents

Publication Publication Date Title
KR20040017478A (ko) 인쇄회로기판의 제조방법 및 다층 인쇄회로기판
US7681310B2 (en) Method for fabricating double-sided wiring board
US6889433B1 (en) Method of manufacturing printed-circuit board
KR100427794B1 (ko) 다층 배선 기판의 제조 방법
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
WO1982002138A1 (en) Multilayer wiring substrate
JP2000165050A (ja) 高密度相互接続を有する多層ラミネ―ト基板とその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
US11453823B2 (en) Method for manufacturing transfer film including seed layer, method for manufacturing circuit board by selectively etching seed layer, and etching solution composite
JP2008103548A (ja) 多層プリント配線板及びその製造方法
JP2008124398A (ja) 半導体パッケージおよびその製造方法
JP2008016817A (ja) 埋立パターン基板及びその製造方法
KR100857165B1 (ko) 회로기판 제조방법
JP3568830B2 (ja) 印刷配線板の製造方法
JP2009021545A (ja) 印刷回路基板の製造方法
JP2013070043A (ja) 片面プリント配線板およびその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP3431532B2 (ja) 転写媒体の製造方法およびその転写媒体を用いた配線基板の製造方法
JP5299206B2 (ja) 回路基板の製造方法
JP2008181914A (ja) 多層プリント配線板及びその製造方法
JP5765633B2 (ja) プリント配線板及びその製造方法
JPS63280496A (ja) 多層回路板の製造方法
JP2004296481A (ja) 多層配線回路基板
JP2004259731A (ja) 回路基板製作方法及び回路基板製作用治具
JPS648478B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application