DE69734426T2 - Filmkapazität und Halbleiterpackung oder Anordnung damit - Google Patents

Filmkapazität und Halbleiterpackung oder Anordnung damit Download PDF

Info

Publication number
DE69734426T2
DE69734426T2 DE69734426T DE69734426T DE69734426T2 DE 69734426 T2 DE69734426 T2 DE 69734426T2 DE 69734426 T DE69734426 T DE 69734426T DE 69734426 T DE69734426 T DE 69734426T DE 69734426 T2 DE69734426 T2 DE 69734426T2
Authority
DE
Germany
Prior art keywords
layer
semiconductor chip
connection point
semiconductor
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69734426T
Other languages
English (en)
Other versions
DE69734426D1 (de
Inventor
Akira Nagano-shi Fujisawa
Tsuyoshi Nagano-shi Shibamoto
Tsuyoshi Nagano-shi Kobayashi
Shoji Nagano-shi Watanabe
Yoshihiro Nagano-shi Ihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8296436A external-priority patent/JPH09199374A/ja
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Publication of DE69734426D1 publication Critical patent/DE69734426D1/de
Application granted granted Critical
Publication of DE69734426T2 publication Critical patent/DE69734426T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/10—Metal-oxide dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547—Zirconium (Zr) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Schichtkondensator und ein Halbleiterbauelement und ein Gehäuse, das dieses trägt.
  • Eine Maßnahme gegen Rauschen ist wichtig geworden, da ein Halbleiter-Chip mit hoher Geschwindigkeit arbeitet und hoch integriert ist. Insbesondere ist es erforderlich, einen Kondensator zwischen der Stromquelle und der Masse vorzusehen, um ein von einer elektrischen Stromzufuhrquelle hervorgerufenes Rauschen reduzieren zu können. Im allgemeinen befindet sich beim Stand der Technik der Kondensator außerhalb des Halbleiterbauelements und weit entfernt vom Halbleiter-Chip und daher reicht die Maßnahme gegen Rauschen nicht aus.
  • Um dieses Problem zu lösen, kann ein Chip-Kondensator beispielsweise an einem vorderen Ende eines Anschlusses eines Anschlussrahmens angeordnet sein.
  • Ist der Chip-Kondensator am vorderen Ende des Anschlussrahmens angeordnet, verkürzt sich der Abstand zum Halbleiter-Chip, so dass das Rauschen reduziert wird.
  • Es ist allerdings mühsam, den Chip-Kondensator am vorderen Ende eines dünnen Anschlussrahmens zu anordnen, was daher zu einer Erhöhung der Herstellungskosten führt.
  • In der DE-A-3724703 ist ein mehrschichtiger Keramikkondensator offenbart, der eine Vielzahl von Keramikschichten aufweist und bei dem sowohl auf einer unteren als auch einer oberen Schicht eine Metallelektrode aufgedruckt ist. Die inneren Keramikschichten weisen jeweils Öffnungen für eine Durchkontaktierung entweder zur oberen oder zur unteren Elektrodenschicht auf. Der Kondensator ist auf eine Leiterplatte unterhalb eines Halbleitergehäuses angeordnet. Das Gehäuse ist mit der Leiterplatte verbunden.
  • In der EP-A-0397391 ist ein Halbleiter-Chipgehäuse offenbart, das Einrichtungen zum Anordnen eines Kondensators auf eine Oberfläche einer Abdeckung aufweist und den Kondensator mit einem Chip unter der Abdeckung elektrisch leitend verbindet.
  • Somit soll die vorliegende Erfindung derartige Probleme des Standes der Technik lösen und es ist eine Aufgabe der Erfindung, ein Halbleiterbauelement zu schaffen, das einen Schichtkondensator umfasst, der leicht zu bedienen und anzuordnen ist und ein von einer elektrischen Stromzufuhrquelle hervorgerufenes Rauschen wirksam reduzieren kann.
  • Erfindungsgemäß ist ein Halbleiterbauelement geschaffen worden, mit:
    einem Halbleiter-Gehäuse; einem auf dem Gehäuse angeordneten Halbleiter-Chip; und einem Dünnschichtkondensator, der ein Substrat mit ersten und zweiten Flächen, eine plattierte Schicht, die auf der ersten Fläche des Substrats ausgebildet ist, um diese zu glätten, wobei die besagte plattierte Schicht entweder eine mit Nickel plattierte Schicht oder eine auf einer mit Chrom plattierten Schicht ausgebildete mit Nickel plattierte Schicht umfasst, eine erste Elektrodenschicht, die aus Palladium oder Platin besteht und direkt auf die plattierte Schicht durch Sputtern aufgebracht wird, eine auf der ersten Elektrodenschicht gebildete hoch dielektrische Schicht, eine auf der hoch dielektrischen Schicht gebildete zweite Elektrodenschicht und wenigstens einen externen Anschluss-punkt, der auf der zweiten Fläche des Substrats gegenüber der ersten Fläche, auf der die erste Elektrodenschicht gebildet ist, so ausgebildet ist, dass der besagte externe Anschlusspunkt mit der ersten Elektrodenschicht elektrisch leitend verbunden ist, umfasst, wobei der Halbleiter-Chip wenigstens eine Stromzufuhrkontaktfläche und eine Massekontaktfläche aufweist und der Dünnschichtkondensator auf dem Gehäuse so angeordnet ist, dass der externe Anschluss-punkt des Dünnschichtkondensators mit einer der Stromzufuhr- und Massekontaktflächen des Halbleiter-Chips elektrisch leitend verbunden ist.
  • Durch Bereitstellen der plattierten Schicht auf der Fläche des Substrats, um diese zu glätten, und Ausbilden der ersten Elektrodenschicht darauf ist es möglich, Poren in der ersten Elektrodenschicht zu beseitigen und deren Durchschlagsspannung zu erhöhen.
  • Der externe Anschlusspunkt kann eine kugelförmige Ausbuchtung sein. Durch den Einsatz externer Anschlusspunkte wie z.B. kugelförmige Ausbuchtungen kann der Schichtkondensator leicht auf einer Stromzufuhrleitung und Masseleitung des Anschlussrahmens angeordnet werden, während er mit den Stromzufuhr- und Massekontaktflächen verbunden ist.
  • Das Substrat kann aus wenigstens einem der Folgenden bestehen: einer Eisenlegierung, Kupfer bzw. Kupferlegierung, und die plattierte Schicht umfasst die mit Nickel plattierte Schicht nur als eine Nickelschicht. Andernfalls besteht das Substrat aus Polyimid und die plattierte Schicht umfasst die mit Nickel plattierte Schicht auf der mit Chrom plattierten Schicht.
  • Das Halbleiterbauelement kann ferner einen zweiten externen Anschlusspunkt aufweisen, der auf der zweiten Fläche des Substrats gegenüber der ersten Fläche, auf der die erste Elektrodenschicht gebildet ist, so gebildet ist, dass der zweite externe Anschlusspunkt mit der zweiten Elektrodenschicht elektrisch leitend verbunden ist.
  • Wenn der Halbleiter-Chip über eine Flip-Chip-Verbindung auf dem Gehäuse angeordnet ist, so dass der Schichtkondensator in einem Spalt zwischen dem Halbleiter-Chip und dem Gehäuse angeordnet ist, ist die Raumausnutzung erhöht.
  • Die vorliegende Erfindung wird nachfolgend mit Bezug auf die bevorzugten Ausführungsformen, die in den beigefügten Zeichnungen dargestellt sind, näher erläutert; wobei:
  • 1 eine seitliche Schnittansicht einer ersten Ausführungsform eines Schichtkondensators ist;
  • 2 eine erläuternde Darstellung eines Nachteils einer Sputter-Schicht ist;
  • 3 eine erläuternde Darstellung dafür ist, wenn eine Schicht auf einer Substratoberfläche plattiert ist;
  • 4 und 5 jeweils einen Zustand darstellen, in dem ein Schichtkondensator an einem vorderen Ende eines Anschlussrahmens angeordnet ist;
  • 6, 7 und 8 jeweils seitliche Schnittansichten einer zweiten, dritten und vierten Ausführungsform des Schichtkondensators sind;
  • 9 und 10 jeweils eine Draufsicht und eine Frontansicht auf den am Anschlussrahmen angeordneten Schichtkondensator sind;
  • 11, 12 und 13 jeweils erläuternde Darstellungen eines Zustands sind, bei dem der Schichtkondensator auf einem Gehäuseteil angeordnet ist;
  • 14 eine Draufsicht auf den auf den Halbleiter-Chip angeordneten Schichtkondensator ist;
  • 15 eine erläuternde Darstellung eines Zustands ist, bei dem der Schichtkondensator an einer frontseitigen Oberfläche des Halbleiter-Chips angeordnet und der Halbleiter-Chip über einen Flip verbunden ist;
  • 16 eine erläuternde Darstellung eines Zustands ist, bei dem der Schichtkondensator zwischen dem Halbleiter-Chip und dem Gehäuseteil angeordnet ist; und
  • 17 eine erläuternde Darstellung eines Zustands ist, bei dem der Schichtkondensator an einer rückseitigen Oberfläche des Halbleiter-Chips angeordnet ist.
  • 1 zeigt eine erste Ausführungsform eines Schichtkondensators 10.
  • Bezugsziffer 12 bezeichnet eine Polyimidschicht von ca. 10 μm Dicke, die als Substrat verwendet wird. Hier kann das Substrat außer der Polyimidschicht eine Epoxidschicht, eine Polyesterschicht oder eine andere Schicht sein.
  • Eine mit Chrom plattierte Schicht 14 mit mehreren μm Dicke ist auf der Polyimidschicht 12 ausgebildet, und eine mit Nickel plattierte Schicht 16 mit mehreren μm Dicke ist auf der mit Chrom plattierten Schicht 14 ausgebildet.
  • Eine erste Elektrodenschicht 18 aus Palladium oder Platin von ca. 5000 Å Dicke ist durch ein Sputter-Verfahren auf der mit Nickel plattierten Schicht 16 ausgebildet.
  • Eine hoch dielektrische Schicht 20 aus Strontiumtitanat oder Bariumtitanat von ca. 1 μm Dicke ist durch ein Sputter-Verfahren auf der ersten Elektrodenschicht 18 ausgebildet.
  • Eine zweite Elektrodenschicht 22 aus Palladium oder Platin von ca. 5000 Å Dicke ist durch ein Sputter-Verfahren auf der hoch dielektrischen Schicht 20 ausgebildet. Eine mit Kupfer plattierte Schicht 24 von ca. 3 μm Dicke ist auf der zweiten Elektrodenschicht 22 für die Verbindung mit Drähten ausgebildet. Die zweite Elektrodenschicht kann durch ein Epitaxialverfahren ausgebildet sein.
  • Eine Durchgangsöffnung 26 wird in einem geeigneten Bereich der Polyimidschicht 12 durch einen Laserstrahl bereitgestellt, um die mit Chrom plattierte Schicht 14 zu belichten, auf der eine kugelförmige Ausbuchtung 28 gebildet ist, die eine Art externen Anschlusspunkt darstellt und den Schichtkondensator 10 vervollständigt. Die kugelförmige Ausbuchtung 28 wird gebildet, indem die Durchgangsöffnung mit Lot oder Nickel gefüllt und der ausgebauchte Bereich mit Gold plattiert wird.
  • Theoretisch könnte die erste Elektrodenschicht 18 durch direktes Sputtern auf die Polyimidschicht 12 gebildet werden.
  • Weist jedoch die Oberfläche der Polyimidschicht eine kleine Unregelmäßigkeit auf, zum Beispiel eine unterschnittene Ausnehmung wie in 2 gezeigt, ist festgestellt worden, dass eine die Innenseite der Ausnehmung erreichende Schicht nicht durch das Sputtern gebildet wird und eine erforderte widerstandsfähige Spannung (oder Durchschlagsspannung) erzielt werden kann.
  • Um diesen Nachteil beseitigen zu können, wird erfindungsgemäß eine plattierte Schicht auf der Polyimidschicht 12 ausgebildet, wodurch es möglich ist, die erste E-lektrodenschicht 10, die keine Poren aufweist, auszubilden, indem das Sputter-Verfahren auf die plattierte Schicht 14, 16 ausgeführt wird (siehe 3).
  • Es folgt ein Beispiel zur Herstellung des Schichtkondensators 10:
    Die mit Chrom plattierte Schicht 14, die mit Nickel plattierte Schicht 16, die erste Elektrodenschicht 18, die hoch dielektrische Schicht 20, die zweite Elektrodenschicht 22 und die mit Kupfer plattierte Schicht werden nacheinander auf der Polyimidschicht 12 wie vorstehend beschrieben in einer gewünschten Größe gebildet. Die Durchgangsöffnungen 26 werden in einem vorbestimmten Muster in die Polyimidschicht 12 gebohrt. Nachdem die kugelförmigen Ausbuchtungen 28 in den jeweiligen Durchgangsöffnungen gebildet worden sind, wird die Polyimidschicht aufgeteilt, beispielsweise in ein Gittermuster, um gleichzeitig eine (nicht dargestellte) Anzahl von Schichtkondensatoren 10 zu erhalten.
  • Ein im Folgenden beschriebener Schichtkondensator ist dem vorstehenden ähnlich.
  • Da die kugelförmige Ausbuchtung 28 bei dem vorstehend genannten Schichtkondensator 10 von der Polyimidschicht 12 wegragt, kann der Schichtkondensator leicht an einem vorderen Ende eines dünnen Anschlusses eines Anschlussrahmens 38 durch eine Selbstausrichtfunktion der kugelförmigen Ausbuchtung 28 angeordnet werden, wenn diese am vorderen Ende des Anschlusses angeordnet und erhitzt wird, wie in den 4 und 5 dargestellt.
  • Um den Schichtkondensator 10 mit dem Anschluss sicher bonden zu können, kann eine Vielzahl von kugelförmigen Ausbuchtungen 28 vorgesehen sein, wie in 4 dargestellt. Während der Schichtkondensator 10 auf den Anschlussrahmen 38 angeordnet ist, der bei dieser Ausführungsform ein Beispiel für ein Gehäuse eines Halbleiterbauelements ist, kann er ohne weiteres auf ein Schaltungsmuster anderer (nicht dargestellter) Gehäuse wie z.B. einem Keramikgehäuse, einem Kunststoff-PGA oder BGA auf eine Weise angeordnet werden, die der vorstehend beschriebenen ähnelt.
  • Der Schichtkondensator 10 wird auf einer Stromzufuhrleitung oder einer Masseleitung des Anschlussrahmens 38 angeordnet, während er damit über die kugelförmige Ausbuchtung 28 leitend verbunden ist und ist über einen Draht mit einer Massekontaktfläche oder einer Stromzufuhrkontaktfläche eines auf dem Anschlussrahmen 38 getragenen Halbleiter-Chips 40 verbunden. Der Halbleiter-Chip 40 ist mittels Harz abgedichtet, und somit ist ein Halbleiterbauelement einer mittels Harz abgedichteten Art vervollständigt.
  • Wird ein Keramikgehäuse, ein Kunstoff-PGA oder BGA-Gehäuse verwendet, kann das Gehäuse des Halbleiterbauelements mit einem (nicht dargestellten) Schichtkondensator selbstverständlich durch Anordnen des Schichtkondensators auf der Stromzufuhrleitung oder der Masseleitung auf die gleiche Weise wie vorstehend beschrieben erzielt werden. Ferner wird, nachdem ein Halbleiter-Chip auf einem derartigen Gehäuse eines Halbleiterbauelements angeordnet und wie erwünscht leitend verbunden worden ist, der Halbleiter-Chip mittels eines Harzes abgedichtet, um ein (nicht dargestelltes) Halbleiterbauelement zu vervollständigen.
  • 6 zeigt eine zweite Ausführungsform eines Schichtkondensators 10, wobei gleiche Bezugsziffern für die Bezeichnung der gleichen Teile wie bei der vorhergehenden Ausführungsform verwendet werden und von einer Beschreibung derselben daher Abstand genommen wird.
  • Bei dieser Ausführungsform ist eine Schicht durch Sputtern oder Plattieren der Oberfläche der Polyimidschicht 12 und der Durchgangsöffnung 26 in der Polyimidschicht 12 ausgebildet. Die Schicht ist geätzt, so dass ein Schaltungsmuster 27 gegeben ist, auf dem eine kugelförmige Ausbuchtung 28 ausgebildet ist.
  • Es ergeben sich aus der vorstehend beschriebenen Ausführungsform der gleiche Vorgang und die gleiche Wirkung, und das Gehäuse des Halbleiterbauelements und das (nicht dargestellte) Halbleiterbauelement können wie vorstehend beschrieben erzielt werden.
  • Da hier die kugelförmige Ausbuchtung 28 an einer geeigneten Stelle im Schaltungsmuster 27 ausgebildet sein kann, erhöht sich ein Freiheitsgrad für die Bereitstellung der kugelförmigen Ausbuchtung 28.
  • 7 zeigt eine dritte Ausführungsform eines Schichtkondensators 10, wobei gleiche Bezugsziffern für die Bezeichnung der gleichen Teile wie bei der vorhergehenden Ausführungsform verwendet werden und von einer Beschreibung derselben daher Abstand genommen wird.
  • Bei dieser Ausführungsform werden als Substrat 29 Eisenlegierungen wie Legierung Nr. 42 (Eisen-/Nickellegierung), Kupfer oder Kupferlegierungen anstelle der Polyimidschicht 29 verwendet.
  • Da die Ungleichmäßigkeit auch auf einer Oberfläche aus einem derartigen Metallsubstrat 29 besteht, ist eine mit Nickel plattierte Schicht 16 darauf ausgebildet, und eine erste Elektrodenschicht 18 wird darauf durch ein Sputter-Verfahren ausgebildet.
  • Eine Lötabdecklackschicht 30 ist auf der Unterfläche des Substrats 29 ausgebildet, in der an einer geeigneten Stelle mittels Lithographie eine Durchgangsöffnung geschaffen worden ist. Eine kugelförmige Ausbuchtung 28 ist in der Durchgangsöffnung ausgebildet, um einen externen Anschlusspunkt zu schaffen.
  • Es ergeben sich aus der vorstehend beschriebenen Ausführungsform der gleiche Vorgang und die gleiche Wirkung, und ein Gehäuse des Halbleiterbauelements und ein (nicht dargestelltes) Halbleiterbauelement können daraus ebenfalls gebildet werden.
  • 8 zeigt eine vierte Ausführungsform eines Schichtkondensators 10, wobei gleiche Bezugsziffern für die Bezeichnung der gleichen Teile wie bei der vorhergehenden Ausführungsform verwendet werden und von einer Beschreibung derselben daher Abstand genommen wird.
  • Bei dieser Ausführungsform ist eine kugelförmige Ausbuchtung 32 an der Unterfläche der Polyimidschicht 12 der ersten Ausführungsform für die leitende Verbindung mit einer zweiten Elektrodenschicht 22 in gleicher Weise wie bei der ersten Ausführungsform vorgesehen.
  • Die kugelförmige Ausbuchtung 32 wird geschaffen, nachdem die mit Chrom plattierte Schicht 14 und die mit Nickel plattierte Schicht 16 auf der Polyimidschicht 12 gebildet worden sind, indem eine Durchgangsöffnung 34 durch die Polyimidschicht 12, die mit Chrom plattierte Schicht 14 und die mit Nickel plattierte Schicht 16 mittels eines Laserstrahls gebildet wird, und eine erste Elektrodenschicht 18 wird auf der mit Nickel plattierten Schicht 16 durch Sputtern ausgebildet, während die Durchgangsöffnung 34 abgedeckt wird. Danach wird eine hoch dielektrische Schicht 20, die zur Innenwand der Durchgangsöffnung 34 verläuft, mittels Sputtern geschaffen und dient als Isolierschicht. Da hier die Dicke der Polyimidschicht 12, der mit Chrom plattierten Schicht 14 und der mit Nickel plattierten Schicht 16 tatsächlich extrem dünn ist, wie vorstehend beschrieben, und die Tiefe der Durchgangsöffnung 34 ebenfalls gering ist, wird die Schicht selbst an der Innenwand der Durchgangsöffnung 34 durch dieses Sputtern gebildet.
  • Als nächstes wird eine zweite Elektrodenschicht 22 auf der hoch dielektrischen Schicht 20 vorgesehen und eine mit Kupfer plattierte Schicht 24 wird darauf ausgebildet.
  • Die kugelförmige Ausbuchtung 32 wird im Inneren der Durchgangsöffnung 34 gebildet und ragt aus der Unterfläche der Polyimidschicht 12 heraus. Die kugelförmige Ausbuchtung 28 wird auf gleiche Weise wie vorstehend beschrieben gebildet.
  • Ein Schichtkondensator 10 gemäß dieser Ausführungsform wird ohne weiteres in ein Gehäuse eines Halbleiterbauelements wie in den 9 und 10 gezeigt eingefügt, indem er über die kugelförmigen Ausbuchtungen 28 und 32 an eine Stromzufuhrleitung 38a und eine Masseleitung 38b angeordnet wird.
  • Da ein Abstand zwischen benachbarten Anschlüssen zu einem vorderen Ende wie dargestellt gewöhnlich enger wird, ist es möglich, den Schichtkondensator an einer geeigneten Stelle anzuordnen, bei der ein Abstand zwischen den kugelförmigen Ausbuchtungen 28 und 32 mit dem zwischen den Anschlüssen übereinstimmt, die dann erhitzt und an den Anschlussrahmen gebondet werden. Somit kann der Schichtkondensator ohne weiteres auf jeden der Anschlussrahmen angeordnet werden.
  • Auf diese Weise wird der Halbleiter-Chip mittels Harz abgedichtet, um ein Halbleitergehäuse zu vervollständigen.
  • Die 11 und 12 zeigen ein Gehäuse, das gebildet wird, indem ein Schichtkondensator 10 auf einer Stromzufuhrleitung 39a und einer Masseleitung 39b eines Gehäuseteils 39 aus Keramik oder Kunststoff angeordnet wird. Wird ein Chip 40 auf diesem Gehäuse angeordnet und mit einem Schaltungsmuster über Drähte oder dergleichen leitend verbunden und mit einer Kappe 41 abgedichtet, ist ein Halbleiterbauelement vollständig. 13 zeigt ein Beispiel, bei dem der Schichtkondensator 10 auf einer Stromzufuhrleitung 43a und einer Masseleitung 43b eines Teils 43 eines PBGA-Gehäuses angeordnet ist, um ein Gehäuse für ein Halbleiterbauelement zu bilden. Wenn ein Halbleiter-Chip 40 darauf angeordnet, wie erwünscht leitend verbunden und mittels eines Harzes 44 abgedichtet wird, ist das Halbleiterbauelement vollständig.
  • 14 zeigt einen Halbleiter-Chip 40, der einen Schichtkondensator 10 trägt.
  • Kontaktflächen 42 sind in einem vorbestimmten Muster auf dem Halbleiter-Chip 40 angeordnet. Davon sind eine Stromzufuhrkontaktfläche 42a und eine Massekontaktfläche 42b so angeordnet, dass der Abstand zwischen ihnen der gleiche ist, wie derjenige zwischen den beiden kugelförmigen Ausbuchtungen 28 und 32.
  • Somit ist es möglich, den Schichtkondensator 10 über die kugelförmigen Ausbuchtungen 28 und 32 an der Stromzufuhrkontaktfläche 42a und der Massekontaktfläche 42b anzuordnen und leitend damit zu verbinden.
  • Gemäß dieser Ausführungsform ist es möglich, da der Schichtkondensator 10 direkt auf dem Halbleiter-Chip 40 angeordnet ist, ein von der Stromzufuhr herrührendes Rauschen effektiv zu mindern. Die Anordnung des Schichtkondensators 10 auf dem Halbleiter-Chip 40 ist ebenfalls erleichtert worden.
  • Es können unterschiedliche Halbleiterbauelemente erzielt werden, indem Halbleiter-Chips 40, die diese Schichtkondensatoren 10 tragen, zu gewünschten Gehäusen in abgedichteter Weise angeordnet werden. Selbstverständlich kann die vorliegende Erfindung nicht nur auf mittels Harz abgedichtete Halbleiterbauelemente angewendet werden, sondern auch auf jene, die ein Keramikgehäuse oder andere verwenden.
  • 15 zeigt einen Fall, bei dem ein Halbleiter-Chip 40 mit einem Schichtkondensator 10 wie vorstehend beschrieben mittels einer Flip-Chip-Verbindung mit einem Gehäu seteil 43 verbunden ist. Gemäß dieser Ausführungsform wird ein Zwischenraum effektiv genutzt, da der Schichtkondensator 10 in einem Spalt zwischen dem Halbleiter-Chip 40 und dem Gehäuseteil 43 untergebracht ist.
  • 16 zeigt ein ähnliches Halbleiterbauelement, wobei der Halbleiter-Chip 40 über eine Flip-Chip-Verbindung mit dem Gehäuseteil 43 verbunden ist. Bei dieser Ausführungsform ist der Schichtkondensator 10 jedoch in einem Zwischenraum zwischen dem Halbleiter-Chip 40 und dem Gehäuseteil 43 angeordnet, während er sich über die Stromzufuhrleitung und die Masseleitung des Gehäuseteils 43 erstreckt. Auch bei dieser Ausführungsform kann ein Zwischenraum effektiv genutzt werden. In diesem Fall kann der auf dem Gehäuseteil 43 anzuordnende Schichtkondensator 10 jeder der in der ersten bis dritten Ausführungsform gezeigten sein. Die zweite (nicht dargestellte) Elektrodenschicht ist mit einer Stromzufuhrkontaktfläche oder einer Massekontaktfläche, die im Halbleiter-Chip 40 vorgesehen sind, verbunden.
  • Bei den vorstehenden Ausführungsformen, bei denen der Schichtkondensator 10 direkt auf dem Halbleiter-Chip 40 angeordnet ist, wird der Schichtkondensator 10 auf der frontseitigen Oberfläche des Halbleiter-Chips 40 getragen.
  • 17 zeigt einen Halbleiter-Chip 40, der an einer rückseitigen Oberfläche einen Schichtkondensator 10 trägt. In diesem Fall werden eine Stromzufuhrkontaktfläche und eine Massekontaktfläche auf die rückseitige Oberfläche des Halbleiter-Chips 40 herausgeführt, und der Schichtkondensator 10 ist so angeordnet, dass er sich über die Stromzufuhrkontaktfläche und die Massekontaktfläche erstreckt und leitend damit über externe Anschlusspunkte davon verbunden ist. Vorzugsweise wird ein aus der Stromzufuhrleitung herausgeführtes Schaltungsmuster 45 mit einer Stromzufuhrleitung eines Gehäuseteils 43 verbunden. Bei dieser Ausführungsform ist es ebenfalls möglich, das von der Stromzufuhr herrührende Rauschen zu reduzieren, da der Schichtkondensator 10 direkt auf dem Halbleiter-Chip 40 angeordnet ist. Da die rückseitige Oberfläche des Halbleiter-Chips 40 effektiv genutzt ist, können die Schal tungsmuster auf der vorderen Fläche des Halbleiter-Chips 40 in hoher Dichte vorgesehen sein.
  • Es könnte ein Halbleiter-Chip mit einem (nicht dargestellten) Schichtkondensator gebildet werden, indem irgend einer der mit Bezug auf die erste bis vierte Ausführungsform vorstehend beschriebenen Schichtkondensatoren auf einer Massekontaktfläche oder einer Stromzufuhrkontaktfläche angeordnet wird, die zur rückseitigen Oberfläche des Halbleiter-Chips 40 geführt werden. In diesem Fall wird eine zweite Elektrode des Schichtkondensators 10 mit der Stromzufuhrleitung oder der Masseleitung des Gehäuseteils 43 über Drähte leitend verbunden. Bei dieser Ausführungsform kann das von der Stromquelle herrührende Rauschen ebenfalls gemindert werden und die Schaltungsmuster können an der frontseitigen Oberfläche des Halbleiter-Chips 40 in hoher Dichte vorgesehen sein.
  • Gemäß dem erfindungsgemäßen Schichtkondensator ist, da externe Anschlusspunkte für die leitende Verbindung mit einer ersten Elektrodenschicht auf einer Oberfläche eines Substrats ausgebildet sind, das dem gegenüber liegt, auf dem die erste Elektrodenschicht ausgebildet ist, dessen Anordnung auf einem Schaltungsmuster eines Gehäuses eines Halbleiterbauelements, wie z.B. ein vorderes Ende eines Anschlusses eines Anschlussrahmens, erleichtert worden. Es ist auch ein Halbleiterbauelement geschaffen worden, welches das von einer Stromquelle herrührende Rauschen mindert.
  • Da ferner externe Anschlusspunkte an einer Oberfläche des Substrats gegenüber dem, auf dem die erste Elektrodenschicht ausgebildet ist, zur leitenden Verbindung jeweils mit der ersten Elektrodenschicht und einer zweiten Elektrodenschicht vorgesehen sind, kann der Schichtkondensator ohne weiteres auf einer Stromzufuhrleitung oder einer Masseleitung eines Gehäuses, wie z.B. ein Anschlussrahmen, ein Halbleiterbauelement oder eine Stromzufuhrkontaktfläche oder eine Massekontaktfläche eines Halbleiter-Chips angeordnet sein. Ebenso ist ein Halbleiterbauelement geschaffen worden, welches das von einer Stromquelle herrührende Rauschen mindert.

Claims (10)

  1. Halbleiterbauelement, mit: einem Halbleiter-Gehäuse (43); einem auf dem Gehäuse (43) montierten Halbleiter-Chip (40); und einem Dünnschichtkondensator (10), der ein Substrat (12) mit ersten und zweiten Flächen, eine plattierte Schicht, die auf der ersten Fläche des Substrats (12) ausgebildet ist, um diese zu glätten, wobei die besagte plattierte Schicht entweder eine mit Nickel plattierte Schicht (16) oder eine auf einer mit Chrom plattierten Schicht (14) ausgebildete mit Nickel plattierte Schicht (16) umfasst, eine erste Elektrodenschicht (18), die aus Palladium oder Platin besteht und direkt auf die plattierte Schicht (16; 14, 16) durch Sputtern aufgebracht wird, eine auf der ersten Elektrodenschicht (18) gebildete hoch dielektrische Schicht (20), eine auf der hoch dielektrischen Schicht (20) gebildete zweite Elektrodenschicht (22) und wenigstens einen externen Anschlusspunkt (28), der auf der zweiten Fläche des Substrats (12) gegenüber der ersten Fläche, auf der die erste Elektrodenschicht (18) gebildet ist, so ausgebildet ist, dass der besagte externe Anschlusspunkt (28) mit der ersten Elektrodenschicht (18) elektrisch leitend verbunden ist, umfasst, wobei der Halbleiter-Chip (40) wenigstens eine Stromzufuhrkontaktfläche (42a) und eine Massekontaktfläche (42b) aufweist und der Dünnschichtkondensator (10) auf dem Gehäuse (43) so montiert ist, dass der externe Anschlusspunkt (28) des Dünnschichtkondensators (10) mit einer der Stromzufuhr- und Massekontaktflächen (42a, 42b) des Halbleiter-Chips (40) elektrisch leitend verbunden ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei der externe Anschlusspunkt (28) eine kugelförmige Ausbuchtung ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Substrat (12) aus wenigstens einem der Folgenden besteht: einer Eisenlegierung, Kupfer bzw. Kupferlegierung und die plattierte Schicht die mit Nickel plattierte Schicht (16) nur als Nickelschicht umfasst.
  4. Halbleiterbauelement nach Anspruch 1 oder 2, wobei das Substrat (12) aus Polyimid besteht und die plattierte Schicht die mit Nickel plattierte Schicht (16) auf der mit Chrom plattierten Schicht (14) umfasst.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei der Dünnschichtkondensator (10) ferner einen zweiten externen Anschlusspunkt (32) aufweist, der auf der zweiten Fläche des Substrats (12) so ausgebildet ist, dass der zweite externe Anschlusspunkt (32) mit der zweiten Elektrodenschicht (22) elektrisch leitend verbunden ist.
  6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Halbleiter-Chip (40) über eine Flip-Chip-Verbindung auf dem Gehäuse (43) montiert ist und der Dünnschichtkondensator (10) so auf dem Gehäuse (43) montiert ist, dass der Dünnschichtkondensator (10) in einem Spalt zwischen dem Gehäuse (43) und dem Halbleiter-Chip (40) angeordnet ist.
  7. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei der Halbleiter-Chip (40) über eine Flip-Chip-Verbindung auf dem Gehäuse (43) montiert ist und der Dünnschichtkondensator (10) so auf dem Halbleiter-Chip (40) montiert ist, dass der Dünnschichtkondensator (10) in einem Spalt zwischen dem Gehäuse (43) und dem Halbleiter-Chip (40) angeordnet ist.
  8. Halbleiterbauelement nach Anspruch 5, wobei der Halbleiter-Chip (40) auf dem Gehäuse (43) und der Dünnschichtkondensator (10) auf dem Halbleiter-Chip (40) an einer Seite des Halbleiter-Chips (40), die dem Gehäuse (43) gegenüber liegt, montiert ist, wobei die Stromzufuhrkontaktfläche (42a) und die Massekontaktfläche (42b) auf der besagten Seite des Halbleiter-Chips (40) so ausgebildet sind, dass der Dünnschichtkondensator (10) die Stromzufuhr- und Massekontaktflächen (42a, 42b) überdeckt und mit ihnen über deren ersten und zweiten externen Anschlusspunkt (28, 32) elektrisch leitend verbunden ist.
  9. Halbleiterbauelement nach Anspruch 5, wenn abhängig von Anspruch 2, wobei Kontaktflächen (42) an vorab bestimmten Positionen am Halbleiter-Chip (40) angeordnet sind und der zweite externe Anschlusspunkt (32) eine kugelförmige Ausbuchtung ist, so dass die Stromzufuhrkontaktfläche (42a) und die Massekontaktfläche (42b) aus den Kontaktflächen (42) ausgewählt werden, wobei ein Abstand zwischen der ausgewählten Stromzufuhrkontaktfläche (42a) und der Massekontaktfläche (42b) dem Abstand zwischen dem kugelförmig ausgebuchteten externen Anschlusspunkt (28) und dem zweiten kugelförmig ausgebuchteten Anschlusspunkt (32) gleich ist.
  10. Halbleiterbauelement nach Anspruch 5, wenn abhängig von Anspruch 2, wobei der zweite externe Anschlusspunkt (32) eine kugelförmige Ausbuchtung ist, wobei der Schichtkondensator (10) über den kugelförmig ausgebuchteten externen Anschlusspunkt (28) und den zweiten kugelförmig ausgebuchteten Anschlusspunkt (32) mit einer Stromzufuhrleitung (38a) und einer Masseleitung (38b) eines Anschlussrahmens (38) jeweils elektrisch leitend verbunden ist, wobei der Anschlussrahmen (38) im Halbleiter-Gehäuse eingebaut und zur Vervollständigung des Halbleiterbauelements mittels Harz abgedichtet ist.
DE69734426T 1996-11-08 1997-11-05 Filmkapazität und Halbleiterpackung oder Anordnung damit Expired - Fee Related DE69734426T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29643696 1996-11-08
JP8296436A JPH09199374A (ja) 1995-11-13 1996-11-08 薄膜コンデンサ、これを搭載した半導体装置用パッケージおよび半導体装置

Publications (2)

Publication Number Publication Date
DE69734426D1 DE69734426D1 (de) 2005-12-01
DE69734426T2 true DE69734426T2 (de) 2006-04-27

Family

ID=17833521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69734426T Expired - Fee Related DE69734426T2 (de) 1996-11-08 1997-11-05 Filmkapazität und Halbleiterpackung oder Anordnung damit

Country Status (4)

Country Link
US (1) US6184567B1 (de)
EP (1) EP0841699B1 (de)
KR (1) KR100277314B1 (de)
DE (1) DE69734426T2 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502564B2 (ja) * 1999-12-24 2010-07-14 富士通株式会社 フリップチップ実装された半導体ベアチップを有する半導体装置、及びフリップチップ実装された半導体ベアチップ用の薄膜構造コンデンサ付き基板部材
US6452250B1 (en) * 2000-01-20 2002-09-17 Advanced Micro Devices, Inc. Stacked integrated circuit and capacitor structure containing via structures
US7064412B2 (en) * 2000-01-25 2006-06-20 3M Innovative Properties Company Electronic package with integrated capacitor
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
US6512301B1 (en) * 2001-07-12 2003-01-28 Intel Corporation Making interconnections to a non-flat surface
US6806568B2 (en) * 2001-07-20 2004-10-19 The Board Of Trustees Of The University Of Arkansas Decoupling capacitor for integrated circuit package and electrical components using the decoupling capacitor and associated methods
US7355420B2 (en) * 2001-08-21 2008-04-08 Cascade Microtech, Inc. Membrane probing system
JP4077261B2 (ja) * 2002-07-18 2008-04-16 富士通株式会社 半導体装置
US7229875B2 (en) * 2002-10-17 2007-06-12 Samsung Electronics Co., Ltd. Integrated circuit capacitor structure
KR100480641B1 (ko) * 2002-10-17 2005-03-31 삼성전자주식회사 고 커패시턴스를 지니는 금속-절연체-금속 커패시터, 이를구비하는 집적회로 칩 및 이의 제조 방법
JP4674606B2 (ja) * 2005-10-18 2011-04-20 株式会社村田製作所 薄膜キャパシタ
US10217810B2 (en) * 2015-12-07 2019-02-26 Microchip Technology Incorporated Capacitor formed on heavily doped substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4494169A (en) * 1983-11-14 1985-01-15 Rogers Corporation Decoupling capacitor and method of manufacture thereof
US4667267A (en) * 1985-01-22 1987-05-19 Rogers Corporation Decoupling capacitor for pin grid array package
GB2176654B (en) * 1985-06-11 1988-08-10 Avx Corp Method for optimising the decoupling of integrated circuit devices
JPS631340A (ja) 1986-06-20 1988-01-06 Nippon Seiko Kk 非接触支持モ−タ装置
JPH0828558B2 (ja) 1988-03-30 1996-03-21 株式会社日立製作所 セラミツク基板及びその製造方法
US5043533A (en) * 1989-05-08 1991-08-27 Honeywell Inc. Chip package capacitor cover
JP3033972B2 (ja) * 1989-06-15 2000-04-17 日本特殊陶業株式会社 アルミナ多層配線基板及びその製造方法
US5144526A (en) * 1991-08-05 1992-09-01 Hughes Aircraft Company Low temperature co-fired ceramic structure containing buried capacitors
US5767564A (en) * 1993-10-19 1998-06-16 Kyocera Corporation Semiconductor device with a decoupling capacitor mounted thereon having a thermal expansion coefficient matched to the device
US5590017A (en) * 1995-04-03 1996-12-31 Aluminum Company Of America Alumina multilayer wiring substrate provided with high dielectric material layer

Also Published As

Publication number Publication date
EP0841699A2 (de) 1998-05-13
DE69734426D1 (de) 2005-12-01
KR100277314B1 (ko) 2001-01-15
EP0841699A3 (de) 1999-03-10
EP0841699B1 (de) 2005-10-26
US6184567B1 (en) 2001-02-06
KR19980041895A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
DE3786861T2 (de) Halbleiteranordnung mit Gehäuse mit Kühlungsmitteln.
DE19520700B4 (de) Halbleiterbausteinanordnung
DE60002879T2 (de) Schaltungsanordnung mit integrierten passiven bauteilen und verfahren zu deren herstellung
DE69207520T2 (de) Elektrische Leiterplattenbaugruppe und Herstellungsverfahren für eine elektrische Leiterplattenbaugruppe
DE69013254T2 (de) Halbleiter-IC-Bauelement mit verbesserter Interkonnektionsstruktur.
DE69727373T2 (de) Halbleitervorrichtung
DE4301915A1 (de) Mehrfachchip-Halbleitervorrichtung
DE19928788A1 (de) Elektronische Keramikkomponente
DE69734426T2 (de) Filmkapazität und Halbleiterpackung oder Anordnung damit
EP1716595A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE4325668A1 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
EP0351581A1 (de) Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung
DE19651122C2 (de) Halbleiterbauelement mit einem Halbleiterchip und einer Leiterplatte
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102007059128A1 (de) Mikrominiatur-Leistungswandler
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
EP0338447A2 (de) Vorrichtung zur Wärmeabfuhr von Bauelementen auf einer Leiterplatte
DE60029011T2 (de) Leiterplattenanordnung mit verbesserter überbrückungsentkopplung für bga-packungen
DE102017210589A1 (de) Halbleitervorrichtung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10252831A1 (de) Festkörper-Bildaufnahmevorrichtung
DE4132947C2 (de) Elektronische Schaltungsanordnung
EP0219627B1 (de) Mehrschichtige gedruckte Schaltungsplatte
DE69207507T2 (de) Leiterplatte

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee