JP4312734B2 - 半導体チップのための回路担体および構造素子 - Google Patents

半導体チップのための回路担体および構造素子 Download PDF

Info

Publication number
JP4312734B2
JP4312734B2 JP2005108963A JP2005108963A JP4312734B2 JP 4312734 B2 JP4312734 B2 JP 4312734B2 JP 2005108963 A JP2005108963 A JP 2005108963A JP 2005108963 A JP2005108963 A JP 2005108963A JP 4312734 B2 JP4312734 B2 JP 4312734B2
Authority
JP
Japan
Prior art keywords
edge
chip
circuit carrier
edge structure
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005108963A
Other languages
English (en)
Other versions
JP2005303296A (ja
Inventor
ゴールケ ジルヴィア
ミュンヒ トーマス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2005303296A publication Critical patent/JP2005303296A/ja
Application granted granted Critical
Publication of JP4312734B2 publication Critical patent/JP4312734B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Description

本発明は、絶縁材料からなる基板を備え、この基板上にチップ収容範囲およびこのチップ収容範囲を包囲する多数の結合パッドが配置されている、半導体チップのための回路担体に関する。更に、本発明は、回路担体および半導体チップを有する構造素子に関する。
チップ収容範囲は、半導体チップ（チップ）を収容し、保持するために使用される。この場合、チップ収容範囲の寸法は、一般に半導体チップの寸法に適合している。これは、半導体チップが最大でチップ収容範囲の寸法を有することを意味する。半導体チップおよびチップ収容範囲の外側縁部は、互いに覆い中にもたらされるかまたはほぼ平行に延びている（チップがチップ収容範囲よりも小さい場合）。基板から離れた、半導体チップの主要面上のチップ接続個所とそれぞれの結合パッドとの電気的結合は、結合線により行なわれ、この場合この結合は、半導体チップをチップ収容範囲上にもたらしかつ固定することによって行なわれる。
半導体チップをチップ収容範囲上に固定するために、過去にしばしば使用されてきたロウの代わりに、常にしばしば導電性の付着剤、例えば接着剤が使用される。この接着剤は、充填剤の含量が多い少なくとも１つの樹脂成分を有する。適合された温度プロフィールを使用しながら付着剤を硬化させる場合には、充填剤の含量が多い樹脂系は、脱混合される。この方法の場合、付着剤は、希薄液状になり、流動性の性質を展開することを開始する。
端子領域面上での半導体チップの確実な固定を保証するために、付着剤は、半導体チップの少なくとも３個の側方縁部から僅かに突き出すことが必要である。この判断基準は、製造方法の範囲で目視的に制御しながら試験される。半導体チップの側方縁部とチップ収容範囲の縁部曲線（Randverlauf）とは、ほぼ一致しているので、硬化過程中に高い温度が負荷された付着剤は、基板上に流れうる。この場合には、付着剤がチップ収容範囲に対して距離をおいて配置された結合パッド上に”ぴちゃっとこぼれる”可能性がある望ましくない状況が生じうる。しかし、このように不純物が含まれるかまたは”汚染される”結合パッドは、付加的に費用のかかる清浄化工程なしの許容される接着剤結合（Bondverbindung）の実施をもはや不可能なものにする。
前記の問題は、結合パッドと接着剤が負荷されたチップ収容範囲との十分に大きな距離によって減少させることができるが、しかし、完全に回避させることはできない。更に、回路担体上での面積需要は、不所望にも高まるという欠点が明らかになる。
結合パッドの汚染を回避させるために、時々、製造中にスクリーンまたはステンシルを使用しながら接着剤を施こすことも試みられている。
しばしば印刷工程によってチップ収容範囲上にもたらされる接着剤の量を減少させることは、場合によっては臨界的な最少量をもたらすことができ、それによって半導体チップとチップ収容範囲との間に層間化合物およびキャビティが形成される可能性があり、それによって動作中の構造素子の許容性は、全体的に不利な影響を及ぼされる。
付着剤での結合パッドの汚染を回避させるために、特開平０６−３４２８１７号公報には、チップ収容範囲と結合パッドとの間にチップ収容範囲を包囲するフレームを配置することが提案されており、この場合このフレーム上には結合線が延在している。
米国特許第６２０４５５５号明細書Ｂ１には、チップを基板の凹所中に埋めることが提案されており、したがってチップ上の結合パッドと基板上の結合パッドとは、１つの平面内にある。チップを基板で固定することは、凹所内で行なわれ、それによって基板の表面上、ひいては結合パッド上に付着剤が達することがないことが保証されている。
特開平０３−０６４０５６号公報には、結合パッドより深く配置されている切欠でチップ収容範囲を包囲することが提案されている。それによって、チップ収容範囲の縁部上を歩む付着剤は、切欠中に流入し、そこで停止する。同様の配置は、特開平１０−１６３４０７号公報に記載されており、この場合収容範囲は、異形成形された表面によって包囲されており、この異形成形された表面は、付着剤の流れに停止をもたらす。
公知技術水準から公知の前記の全ての方法は、半導体チップのために回路担体の製造を変更しなければならないという欠点を有する。
特開平０６−３４２８１７号公報 米国特許第６２０４５５５号明細書Ｂ１ 特開平０３−０６４０５６号公報 特開平１０−１６３４０７号公報
従って、本発明の課題は、公知技術水準から公知の欠点を有しないかまたは少なくとも著しく減少された程度に有する、半導体チップのための上記種類の回路担体ならびに半導体チップおよび回路担体を有する構造素子を記載することである。
この課題は、独立請求項の特徴部の記載によって解決される。好ましい実施態様は、従属請求項の記載から明らかである。
本発明による回路担体の場合には、チップ収容範囲の中心範囲内で半導体チップをもたらすことができ、この場合チップ収容範囲は、中心範囲を包囲する縁部範囲を有し、この縁部範囲は、チップ収容範囲の縁部曲線を定義し、この縁部曲線は、取り付けるべきチップの側方縁部の長さと比較して付着力の形成を可能にするような長さを有し、この付着力は、結合パッドの方向でのチップ収容範囲の縁部上への付着剤の流れを阻止する。
換言すれば、これは、これまで幾何学的に極めて線形に維持された、チップ収容範囲の外側輪郭が、外側輪郭の長さが数倍拡大され、ひいては付着力の形成に利用されることができるように変化されることを意味する。それによって、硬化過程で接着剤の成分の流れ前面を停止させるために、接着剤の流動性の材料とチップ収容範囲の材料との付着力が利用される。使用することができる、チップ収容範囲の縁部曲線の有効長さを増やすために、接着剤の流動性成分の前面での伸びは、減少させることができ、この場合には、この伸びは、側方への付着力の作用によって抑制される。
この目的のために、本発明の思想によれば、チップ収容範囲の縁部には、幾何学的形状の縁部構造素子が設けられている。この場合、縁部構造素子は、チップ収容範囲の一部分であり、即ち好ましくは、一片でこのチップ収容範囲と結合されており、このチップ収容範囲と一緒に製造されており、さらに有利には、チップ収容範囲の中心範囲と同じ材料からなる。この場合、縁部構造素子の形状は、この形状が取り付けるチップの側方縁部の長さおよびこの長さによって定義されかつ発生される、接着剤の流動前面と比較して極めて大きな長さを有する縁部曲線をもたらす限り、原理的には副次的に重要である。
好ましくは、チップ収容範囲の中心範囲は、この中心範囲がチップの寸法、即ちチップの側方縁部の曲線にほぼ適合していることによって定義されており、この場合この縁部構造素子は、少なくとも１つの縁部に沿って配置されている。従って、中心範囲の形状および寸法は、チップ収容範囲のこれまで公知の形状に相当し、このチップ収容範囲は、今や縁部範囲内に設けられた縁部構造素子によって変化されているかまたは拡大されている。
更に、縁部曲線を拡大するために、さらに中心範囲の角に縁部構造角部素子（Randstruktureckelemente）が配置されていることは、好ましい。
好ましくは、縁部構造素子および／または縁部構造角部素子は、多角形または”Ｔ字形”の形状を有するかまたは湾曲した形で形成されている。
本発明のもう１つの実施態様によれば、縁部構造素子および／または縁部構造角部素子は、少なくとも１つの破断部を有する。これは、有利に、縁部曲線が結合パッドの方向に向いた側方縁部上で拡大されているだけでなく、縁部曲線がチップ収容範囲の”内部中で”も形成されているという結果を生じる。この場合、接着剤の成分が破断部中に侵入して基板上に延在することは、無害である。それというのも、この成分は、結合パッドの方向に流れることができず、この結合パッドを汚染しえないからである。
更に、本発明の実施態様によれば、２個の縁部構造素子および／または１個の縁部構造素子と１個の縁部構造角部素子とが距離をおいて互いに配置されている。選択的に、２個の縁部構造素子および／または１個の縁部構造素子と１個の縁部構造角部素子とは互いに境界で接するように互いに配置されていることが設けられていてよい。前記の実施態様のどれが有利であるかは、使用される付着剤および硬化段階中のこの付着剤の流動特性に依存していてよい。この場合、実施態様は、縁部曲線の全体で達成すべき長さに関連して最適化されることができる。
１つの好ましい実施態様によれば、縁部構造素子は、結合パッドの１つと向かい合って配置されている。選択的に、結合パッドは、互いに距離をおいて基板上に取り付けられており、したがってそれぞれ２個の隣接した結合パッドの間には、中間空間が形成されており、縁部構造素子が中間素子の１つと向かい合って配置されている。この場合も、選択は、如何なる接着剤が使用され、チップ収容範囲が如何なる材料から完成されているかに依存する。それというのも、接着剤の流動特性は、硬化の際に本質的に前記の２つのファクターに依存しているからである。
これは、縁部構造素子が結合パッドの方向で中心範囲の縁部からの距離に対して２５〜５０％の最大の伸びを有する、他の好ましい実施態様にも当てはまる。
本発明による構造素子は、半導体チップを有し、この半導体チップは、上記種類の回路担体上に取り付けられている。回路担体に関連して記載されているのと同じ利点は、本発明による構造素子と関連している。
半導体チップをチップ収容範囲上に固定するための付着剤としては、少なくとも１つの樹脂成分および少なくとも１つの充填剤を有する接着剤が設けられており、この場合この接着剤の接着特性は、硬化工程後に達成される。
更に、本発明の利点および実施態様は、以下に図につき詳説される。
図１１は、公知技術水準から公知の回路担体２０および前記の問題点を示す。非導電性材料、例えばセラミックからなる基板１上に、チップ収容範囲２およびこのチップ収容範囲から距離１６をおいて結合パッド５が配置されている。チップ収容範囲２上には、付着剤１１により半導体チップ６が取り付けられており、固定されている。チップ６は、基板１から離れた主要面上にチップ接続面７を有し、このチップ接続面は、結合線（図示されていない）を介して結合パッド５と結合されている。
チップ収容範囲２上へのチップ６の取り付けおよび固定は、例えば付着剤１１をチップ収容範囲上に印刷することによって行なわれ、この場合付着剤１１は、第１にこの付着剤の縁部９と距離をおいている。チップ６を付着剤１１上に取り付ける場合には、この付着剤は、縁部９の方向に押圧される。目視的制御の場合には、半導体チップ６の少なくとも３つの側方縁部に付着剤を確認することができるかどうか、試験される。それというのも、ただ単にこのような構造素子は、申し分ないと見なされるからである。引続き、付着剤１１は、硬化され、例えばこの付着剤は、少なくとも１つの樹脂成分および充填剤を有する接着剤の形で形成されている。
付着剤に対して適合された温度プロフィールの容認と関連している硬化工程の場合、充填剤および樹脂成分の脱混合が生じ、この場合には、この樹脂成分は、流動性になり、縁部９を介して基板１の表面上に流れることができ、不利な場合には、結合パッド５上に流れることができる。このように不純物が含まれたかまたは汚染された結合パッド５は、もはや確実な接着剤結合が可能でなく、したがってこのような構造素子は、欠陥商品として選び出されるかまたは後加工されなければならない。縁部９を介しての付着剤１１の流動は、付着剤の高すぎる計量供給量によって引き起こされることができ、したがって硬化中、付着剤を縁部９で維持するためには、付着力は不十分である。
従って、本発明には、チップ収容範囲２の縁部曲線を、この縁部曲線が公知技術水準と比較して数倍の大きさになるように形成させることが設けられている。これは、図１〜９からよりいっそう明らかになる。
図１は、本発明による回路担体２０の１つの区間を平面図で示し、図１０は、線Ｘ−Ｘに沿っての前記回路担体の断面を示す。チップ収容範囲２は、中心範囲１４と縁部範囲１５とからなり、この縁部範囲には、多数の縁部構造素子３および縁部構造角部素子４が設けられている。この場合、中心範囲１４は、寸法および拡がりから、所定の面積のチップのための公知技術水準から公知のチップ収容範囲に相当する。この中心範囲の寸法は、参照符号９で示された点線で表わされている。付着剤１１は、付着剤境界線１２までの中心範囲１４で施こされ、この場合この付着剤境界線は、同様に点線で表わされている。
縁部曲線の拡大は、専ら縁部範囲１５中に配置された縁部構造素子３または縁部構造角部素子４によって実現される。この場合、チップ収容範囲２の縁部範囲１５は、結合パッド５と中心範囲１４との間に形成された距離１６中に延在し、幅１９を有する。この場合、好ましくは、幅１９と距離１６との比は、１対４〜１対２の範囲内であり、即ち幅１９は、距離１６の２５％〜５０％である。この場合、適当な値の選択は、本質的にチップ収容範囲の材料および付着剤の材料に依存し、これらの材料は、硬化の際に流動特性に影響を及ぼす。
図１の線Ｘ−Ｘに沿っての断面の表示から、公知技術水準との差異は、特に明らかになる。結合パッド５と中心範囲１４（これは、縁部９によって定義されている）との間に形成された距離１６に縁部範囲１５が延在している。硬化の際に接着剤の流れを結合パッドの方向に阻止するために、縁部曲線の前記延長で十分である。それというのも、今やチップ収容範囲の縁部に沿っての付着力は、この種の流動を阻止しうるからである。それによって、チップ接続面７と結合パッド５との許容される電気的結合は、結合線８により実現しうることが保証される。
これとは異なり、線形の縁部曲線を有する縁部範囲でのチップ収容範囲のむき出しの"拡大"は、流動前面を停止させることができる。それというのも、付着力は、十分な大きさではないであろうからである。むしろ、液状の付着剤は、チップ収容範囲の材料に応じて、拡大部でなお加速されることができ、したがって結合パッドとチップ収容範囲との減少された距離のために、結合パッドの少なくとも部分的な汚染が結果として生じるであろう。
図１の実施例においては、縁部構造素子３が三角の形状を有する配置が示されている。この場合、この三角の尖端は、中間空間１３の方向を向き、この場合この中間空間は、それぞれ２個の隣接した結合パッドの間に形成されている。
これとは異なり、図２は、同様に三角に形成された縁部構造素子３の尖端が結合パッド５に向かい合うように配置されている図を示す。２つの配置のどちらを選ぶかは、本質的に半導体チップ６の固定に使用される接着剤ならびにチップ収容範囲２の材料に依存する。それというのも、これらの２つの成分は、硬化の際に接着剤の流動特性を定めるからである。
図３〜９は、それぞれ基板上に設けることができる、種々のチップ収容範囲の１つの区間の平面を示す。
図３において、縁部構造素子３は、直接互いに境界を接するように湾曲した形で形成されている。図４は、同様に湾曲した形で形成された縁部構造素子３を示し、この縁部構造素子は、互いに距離をおいて配置されている。付加的に、縁部構造角部素子４は、中心範囲１４の角で形成されている。図５は、矩形の縁部構造角部素子４を有する、矩形の互いに距離をおいた縁部構造素子３を示す。図６において、縁部構造素子３は、同様に互いに距離をおいて台形の形で形成されており、この場合には、再び本質的に矩形の縁部構造角部素子４が設けられている。図７の実施例において、縁部構造素子３および縁部構造角部素子４は、"Ｔ字形"の形で形成されている。図８は、台形の形に形成された縁部構造素子３を示し、この縁部構造素子は、短い側方縁部で中心範囲１４に対向している。図９は、最後にそれぞれ破断部１８を有し、ひいては湾曲した形状を生じる縁部構造素子を示す。破断部１８は、チップ収容範囲２の縁部曲線を延長させるだけでなく、硬化の際に縁部９を溢流して流れる接着剤のための溜めを表わす。
図３〜９に示された実施例は、結合パッドを選択的に向かい合うように配置させることもできるし、２つの結合パッドの間に形成された中間空間を向かい合うように配置させることができる。全ての実施例は、図に示された表現とは無関係に、選択的に縁部構造素子４を備えていてもよいし、備えていなくともよい。縁部構造素子の形状は、原理的に任意の性質であることができる。この形状は、示された矩形の形とともに、フラクタルな縁部構造の幾何学的寸法を有することができる。
縁部構造素子が２個の結合パッドの中間空間に対向して配置されている、本発明による回路担体の１つの区間を示す平面図。 縁部構造素子がそれぞれの結合パッドに対向して配置されている、本発明による回路担体の１つの区間を示す平面図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 縁部曲線が取り付けるべき半導体チップの側方縁部の長さと比較して極めて大きい長さを有する、本発明による回路担体のためのチップ収容範囲の１実施例を示す略図。 線Ｘ−Ｘに沿って図１の回路担体を示す断面図。 公知技術水準からの回路担体の１つの区間を示す断面図。
符号の説明
１ 基板、 ２ チップ収容範囲、 ３ 縁部構造素子、 ４ 縁部構造角部素子、 ５ 結合パッド、 ６ 半導体チップ、 ７ チップ接続面、 ８ 結合線、 ９ 付着剤の縁部、 １０ 側方縁部、 １１ 付着剤、 １２ 付着剤境界線、 １３ 中間空間、 １４ 中心範囲、 １５ 縁部範囲、 １６ 距離、 １８ 破断部、 １９ 幅、 ２０ 回路担体、 Ｘ−Ｘ 線

Claims (13)

  1. 絶縁材料からなる基板（１）を備え、
    この基板上にチップ収容範囲（２）およびこのチップ収容範囲を包囲する多数の結合パッド（５）が同一平面上に配置されており、チップ収容範囲（２）の中心範囲（１４）にチップ（６）を取り付けることができる、半導体チップ（６）のための回路担体において、チップ収容範囲（２）が中心範囲（１４）を包囲する縁部範囲（１５）を有し、縁部範囲（１５）がチップ収容範囲（２）の縁部曲線を定義し、この縁部曲線が取り付けるべきチップ（６）の側方縁部（１０）の長さと比較して付着力の形成を可能にするような長さを有し、この付着力が結合パッド（５）の方向でのチップ収容範囲（２）の縁部上への付着剤（１１）の流れを阻止することを特徴とする、半導体チップ（６）のための回路担体。
  2. チップ収容範囲（２）の縁部範囲（１５）に幾何学的形状の縁部構造素子（３）が設けられている、請求項１記載の回路担体。
  3. 中心範囲（１４）が縁部（９）によって定義されており、この縁部がチップ（６）の側方縁部（１０）の曲線にほぼ適合しており、縁部構造素子（３）が少なくとも１つの縁部（９）に沿って配置されている、請求項１または２記載の回路担体。
  4. 中心範囲（１４）の角に縁部構造角部素子（４）が配置されている、請求項１から３までのいずれか１項に記載の回路担体。
  5. 縁部構造素子（３）および／または縁部構造角部素子（４）が多角形または"Ｔ字形"の形状を有するかまたは湾曲した形で形成されている、請求項２から４までのいずれか１項に記載の回路担体。
  6. 縁部構造素子（３）および／または縁部構造角部素子（４）が少なくとも１つの破断部を有する、請求項５記載の回路担体。
  7. ２個の縁部構造素子（３）および／または１個の縁部構造素子（３）と１個の縁部構造角部素子（４）とが距離をおいて互いに配置されている、請求項５記載の回路担体。
  8. ２個の縁部構造素子（３）および／または１個の縁部構造素子（３）と１個の縁部構造角部素子（４）とが互いに境界で接するように互いに配置されている、請求項５記載の回路担体。
  9. 縁部構造素子（３）が結合パッド（５）の１つと向かい合うように配置されている、請求項２記載の回路担体。
  10. 結合パッドが互いに距離をおいて基板上に取り付けられており、したがってそれぞれ２個の隣接した結合パッドの間には、中間空間（１３）が形成されており、縁部構造素子（３）が中間空間（１３）の１つに向かい合って配置されている、請求項２記載の回路担体。
  11. 結合パッド（５）が中心範囲（１４）の縁部（９）と距離（１６）をおいて配置されており、縁部構造素子（３）が結合パッド（５）の方向で縁部（９）からの距離（１６）に対して２５〜５０％の最大の伸びを有する、請求項２記載の回路担体。
  12. 請求項１から１１までのいずれか１項に記載の回路担体（２０）のチップ収容範囲（２）上に取り付けられている半導体チップ（６）を有する構造素子。
  13. 半導体チップ（６）を固定するための付着剤として、少なくとも１つの樹脂成分および少なくとも１つの充填剤を有する接着剤が設けられている、請求項１２記載の構造素子。
JP2005108963A 2004-04-06 2005-04-05 半導体チップのための回路担体および構造素子 Expired - Fee Related JP4312734B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004016940.3A DE102004016940B4 (de) 2004-04-06 2004-04-06 Schaltungsträger für einen Halbleiterchip und ein Bauelement mit einem Halbleiterchip

Publications (2)

Publication Number Publication Date
JP2005303296A JP2005303296A (ja) 2005-10-27
JP4312734B2 true JP4312734B2 (ja) 2009-08-12

Family

ID=35053387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005108963A Expired - Fee Related JP4312734B2 (ja) 2004-04-06 2005-04-05 半導体チップのための回路担体および構造素子

Country Status (3)

Country Link
US (1) US7256504B2 (ja)
JP (1) JP4312734B2 (ja)
DE (1) DE102004016940B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006132130A1 (ja) 2005-06-06 2006-12-14 Rohm Co., Ltd. 半導体装置、基板および半導体装置の製造方法
DE102017215048A1 (de) * 2017-08-29 2019-02-28 Conti Temic Microelectronic Gmbh Schaltungsträger für Leistungselektronik und Leistungselektronikmodul mit einem Schaltungsträger
DE102019104334A1 (de) * 2019-02-20 2020-08-20 Infineon Technologies Ag Halbleiteranordnung und verfahren zum herstellen einer hableiteranordnung
DE102020126376A1 (de) 2020-10-08 2022-04-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrische kontaktanordnung, verfahren für deren herstellung und diese umfassendes optoelektronisches bauteil
CN114039219A (zh) * 2022-01-10 2022-02-11 珠海华萃科技有限公司 一种电子元器件焊锡用防漂移结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364056A (ja) 1989-08-01 1991-03-19 Mitsubishi Electric Corp 半導体装置
JPH0423441A (ja) 1990-05-18 1992-01-27 Fujitsu Ltd セラミックパッケージ半導体装置およびその製造方法
JPH06342817A (ja) 1993-06-02 1994-12-13 Seiko Epson Corp 半導体装置
US6204555B1 (en) 1996-10-10 2001-03-20 Samsung Electronics Co., Ltd. Microwave-frequency hybrid integrated circuit
JPH10163407A (ja) 1996-11-26 1998-06-19 New Japan Radio Co Ltd 半導体装置用リードフレーム及び半導体装置
JP2001351929A (ja) * 2000-06-09 2001-12-21 Hitachi Ltd 半導体装置およびその製造方法
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
JP3913574B2 (ja) * 2002-02-27 2007-05-09 三洋電機株式会社 半導体装置
TWI242274B (en) * 2003-02-27 2005-10-21 Siliconware Precision Industries Co Ltd Ball grid array semiconductor package and method for fabricating the same
US8536688B2 (en) * 2004-05-25 2013-09-17 Stats Chippac Ltd. Integrated circuit leadframe and fabrication method therefor

Also Published As

Publication number Publication date
DE102004016940A1 (de) 2005-10-27
US20050218529A1 (en) 2005-10-06
US7256504B2 (en) 2007-08-14
DE102004016940B4 (de) 2019-08-08
JP2005303296A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
US10825758B2 (en) Semiconductor device
US7000312B2 (en) Circuit board device and mounting method therefor
JP4312734B2 (ja) 半導体チップのための回路担体および構造素子
JP4967277B2 (ja) 半導体装置およびその製造方法
RU2189635C2 (ru) Модуль карточки с интегральными схемами
TW200843070A (en) Flexible substrate and semiconductor device
US8598692B2 (en) Semiconductor device and method for manufacturing same
US6906928B2 (en) Electronic component with a semiconductor chip, and method of producing the electronic component
JP2000012615A (ja) プリント基板
JPH11168276A (ja) 部品実装方法
JP4475825B2 (ja) 電子部品実装モジュール及び電子部品実装モジュールの基板補強方法
JP2006265411A (ja) シート状もしくはペースト状接着剤、電子部品装置の製造方法及び電子部品装置
JP3015273B2 (ja) Ｉｃチップの実装方法
JPH08153747A (ja) 半導体チップおよびそれを用いた半導体装置
JP6346717B1 (ja) 電子装置及び接続体
WO2020121971A1 (ja) 電子部品接合用材料の塗布方法、及び電子部品が実装された回路基板
JP2004214255A (ja) 電子部品の接続構造
JPH1154894A (ja) 電子部品の実装方法及び電子部品の実装構造並びに電子部品の構造
JP4383324B2 (ja) 半導体装置
CN112768428B (zh) 半导体装置
JP2008277594A (ja) 半導体装置、およびその製造方法、並びにその製造方法に用いるリードフレーム
JP2008091758A (ja) 半導体装置およびその製造方法
JP3801591B2 (ja) 電子デバイスおよびその製造方法
JP3339808B2 (ja) 半導体装置の製造方法及び半導体装置製造用マスク
JP4017955B2 (ja) 半導体素子の実装方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090123

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees