JP2016058466A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2016058466A JP2016058466A JP2014181892A JP2014181892A JP2016058466A JP 2016058466 A JP2016058466 A JP 2016058466A JP 2014181892 A JP2014181892 A JP 2014181892A JP 2014181892 A JP2014181892 A JP 2014181892A JP 2016058466 A JP2016058466 A JP 2016058466A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- insulating film
- region
- contact hole
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
Abstract
【課題】高周波スイッチング用途で用いられる半導体素子の活性領域を減らさずに、内蔵ゲート抵抗に大電流が流れた場合の発熱を抑制する技術を提供する。
【解決手段】本発明は、フィールド絶縁膜6と、内蔵ゲート抵抗8と、層間絶縁膜7と、ゲート配線(20)と、ゲート外部接続電極21とを備える。内蔵ゲート抵抗は、フィールド絶縁膜の上面に形成される。層間絶縁膜は、内蔵ゲート抵抗を覆って形成される。層間絶縁膜の厚さは、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の少なくとも一部が、他の領域よりも薄い。
【選択図】図17
【解決手段】本発明は、フィールド絶縁膜6と、内蔵ゲート抵抗8と、層間絶縁膜7と、ゲート配線(20)と、ゲート外部接続電極21とを備える。内蔵ゲート抵抗は、フィールド絶縁膜の上面に形成される。層間絶縁膜は、内蔵ゲート抵抗を覆って形成される。層間絶縁膜の厚さは、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の少なくとも一部が、他の領域よりも薄い。
【選択図】図17
Description
本発明は炭化珪素半導体装置に関するものである。
インバーターなどのパワーエレクトロニクス機器の省エネ化のため、それに用いるinsulated gate bipolar transistor(IGBT)、metal−oxide−semiconductor field−effect transistor(MOSFET)、PiNダイオード、又は、Schottky barrier diode(SBD)などの電力用半導体素子の低損失化が求められている。そのため、半導体素子材料として、従来の珪素(Si)を用いた半導体素子よりも絶縁破壊が生じる電位が高く、そのために素子厚みを薄くして損失低減を図ることのできる炭化珪素(SiC)を用いた半導体素子の開発が進められている。
IGBT又はMOSFETなどのゲート構造を有する半導体装置の誤作動及び発振防止のために、外付けゲート抵抗が接続されることがある。一方で、部品点数を減らして小型化するために、チップ内部にゲート抵抗が作りこまれる(以下これを内蔵ゲート抵抗と呼ぶ)こともある(例えば、特許文献1及び特許文献2参照)。
しかし、この内蔵ゲート抵抗のチップ内での占有面積が十分でない場合、スイッチング時にゲート容量を介したパルス状の充放電電流によって内蔵ゲート抵抗が発熱し、素子特性又は素子信頼性に悪影響を及ぼす場合があった。
SiC−MOSFETのような、数十kHzを超える高周波用途で用いられるパワーデバイスの場合、スイッチング周波数が高くなるため、ゲート容量を介した充放電の回数が多くなる。よって、内蔵ゲート抵抗の占有面積が十分でない場合の内蔵ゲート抵抗の発熱はより大きくなることが考えられる。内蔵ゲート抵抗の放熱が十分に行われずに蓄熱による温度上昇が発生すれば、内蔵ゲート抵抗値の増加が懸念される。
一般に、SiCデバイスは従来のSiデバイスの動作周波数以上で用いられるため、1回のスイッチングで発生する熱量が多い場合、放熱時間が十分に確保されずに蓄熱の影響が大きくなってしまう可能性が高い。特許文献1に示されるような構造のデバイスである場合、内蔵ゲート抵抗の発熱を抑制するためには、内蔵ゲート抵抗の占有面積を大きくし(すなわち、素子の活性領域の割合を減らして)、内蔵ゲート抵抗に流れる電流密度を十分小さくしなければならない。また、特許文献2に示されるような構造のデバイスである場合、ゲートパッドと内蔵ゲート抵抗とが重なって配置されるため、素子の活性領域を減らさずに内蔵ゲート抵抗の発熱を抑制する効果は得られるものの、内蔵ゲート抵抗の占有面積がゲートパッドの面積以下であるため、内蔵ゲート抵抗の占有面積を大きくするためには、活性領域を犠牲にしてゲートパッド領域を確保する必要がある。また、内蔵ゲート抵抗に流れる電流密度が大きい場合には、ゲート外周配線とゲート外部接続電極との間のアルミニウム電極がない領域において、局所的に大きな発熱ピークが発生してしまうといった課題もあった。
本発明は、上記のような問題を解決するためになされたものであり、高周波スイッチング用途で用いられる半導体素子の活性領域を減らさずに、内蔵ゲート抵抗に大電流が流れた場合の発熱を抑制する技術を提供することを目的とする。
本発明の一態様に関する炭化珪素半導体装置は、半導体基板の上面に形成される、第1導電型のドリフト層と、前記ドリフト層の表層に形成される、第2導電型のウェル領域と、前記ドリフト層の上面に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上面に形成されるゲート電極と、セル領域における前記ウェル領域の表層に部分的に形成される、第1導電型のソース領域と、前記セル領域を平面視で囲む終端領域において、前記ウェル領域の上面に形成されるフィールド絶縁膜と、前記フィールド絶縁膜の上面に形成される内蔵ゲート抵抗と、前記内蔵ゲート抵抗を覆って形成される層間絶縁膜と、前記セル領域側において、前記内蔵ゲート抵抗の上面における前記層間絶縁膜を部分的に覆い、かつ、前記層間絶縁膜に設けられる第1ゲートコンタクトホールを介して前記内蔵ゲート抵抗と電気的に接続されるゲート配線と、前記終端領域側において、前記内蔵ゲート抵抗の上面における前記層間絶縁膜を部分的に覆い、かつ、前記層間絶縁膜に設けられる第2ゲートコンタクトホールを介して前記内蔵ゲート抵抗と電気的に接続されるゲート外部接続電極とを備え、前記ゲート配線と前記ゲート外部接続電極とは、互いに離間して設けられ、前記層間絶縁膜の厚さは、前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域の少なくとも一部が、他の領域よりも薄い。
本発明の上記態様によれば、層間絶縁膜の厚さが、第1ゲートコンタクトホールと第2ゲートコンタクトホールとの間の領域の少なくとも一部で他の領域よりも薄いため、当該厚さの薄い領域を介する、内蔵ゲート抵抗からゲート配線及びゲート外部接続電極への放熱が促進される。よって、高周波スイッチング用途で用いられる半導体素子の活性領域を減らさずに、内蔵ゲート抵抗に大電流が流れた場合の発熱を抑制することができる。
本発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
以下、添付の図面を参照しながら実施形態について説明する。なお、図面は模式的に示されるものであり、異なる図面にそれぞれ示されている画像のサイズ及び位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得る。また、以下の説明では、同様の構成要素には同じ符号を付して図示し、それらの名称及び機能も同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下の説明では、「上」、「下」、「側」、「底」、「表」又は「裏」などの特定の位置及び方向を意味する用語が用いられる場合があるが、これらの用語は、実施形態の内容を理解することを容易にするため便宜上用いられているものであり、実際に実施される際の方向とは関係しない。
<第1実施形態>
<構成>
図1は、本実施形態に関する半導体装置としての炭化珪素MOSFETの構造を示す上面図である。
<構成>
図1は、本実施形態に関する半導体装置としての炭化珪素MOSFETの構造を示す上面図である。
図1に示されるように、半導体チップ24の上面には、内蔵ゲート抵抗8、ソース電極17、ソースパッド18、ゲート外周配線20、ゲート外部接続電極21及びゲートパッド22が形成される。また、これらを平面視で囲んで、耐圧終端領域25が形成される。
絶縁保護膜が開口し、ソース電極17が露出している部分がソースパッド18であり、絶縁保護膜が開口し、ゲート外部接続電極21が露出している部分がゲートパッド22である。ゲートパッド22は、半導体チップ24の一辺の中央近傍に配置される。
ゲート外周配線20は、ソース電極17の周りを囲んで配置される。ソースパッド18の下には、MOSFETの複数のユニットセルが並列配置される。
図2は、図1に示される炭化珪素MOSFETの、A−A’間の断面で見た場合の内蔵ゲート抵抗周辺部分の断面模式図である。図2に示されるように、当該MOSFETは、第1導電型(n型)の炭化珪素半導体基板1の上面に、エピタキシャル成長されたドリフト層2が形成される。炭化珪素半導体基板1の上面の反対側の面である下面側には、ドレイン電極5が形成される。
ドリフト層2の表層において、第2導電型(p型)のウェル領域3a及び第2導電型(p型)の3bがそれぞれ選択的に形成される。
MOSFETの各ユニットセルに形成されるウェル領域3bの表層には、第2導電型の高濃度ウェル領域14と、高濃度ウェル領域14を平面視において囲む第1導電型のソース領域15とが、それぞれ選択的に形成される。
第1導電型のソース領域15の上面の一部及び第2導電型の高濃度ウェル領域14の上面に、オーミック接触を形成するようにソースオーミック電極11が形成される。そして、層間絶縁膜7を開口して形成されたソースコンタクトホール16を介して、ソース電極17と接続される。
ゲート電極13は、ドリフト層2上において、ウェル領域3a上及びソース領域15上にわたって、ゲート絶縁膜12を介して形成される。ゲート電極13の上には、層間絶縁膜7が形成される。
ソース領域15が形成されないウェル領域3a(終端領域側のウェル領域)の上面には、ユニットセル側のゲート絶縁膜12と終端領域側のフィールド絶縁膜6とが形成される。これらのゲート絶縁膜12及びフィールド絶縁膜6を部分的に覆って、内蔵ゲート抵抗8が形成される。内蔵ゲート抵抗8は、ゲート電極13と電気的に接続される。
内蔵ゲート抵抗8の一部、ゲート電極13及び終端領域側のフィールド絶縁膜6を覆って層間絶縁膜7が形成される。内蔵ゲート抵抗8を覆う領域の一部には、絶縁熱伝導層10が形成される。絶縁熱伝導層10は、層間絶縁膜7よりも熱伝導度が高い。絶縁熱伝導層10は、層間絶縁膜7を内蔵ゲート抵抗8が露出するまで除去することによってゲートコンタクトホール19aとゲートコンタクトホール19bとの間に形成される溝領域9に設けられる。
ここで、絶縁熱伝導層10は、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域以外の層間絶縁膜7よりも厚さの薄い層間絶縁膜であり、かつ、熱伝導度が、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域以外の層間絶縁膜7よりも高い層間絶縁膜であると捉えることもできる。
内蔵ゲート抵抗8の上面における層間絶縁膜を部分的に覆い、かつ、内蔵ゲート抵抗8とゲートコンタクトホール19aを介して電気的に接続されるゲート外周配線20が形成される。ゲート外周配線20は、溝領域9の端部における層間絶縁膜7及び絶縁熱伝導層10を覆う。
内蔵ゲート抵抗8の上面における層間絶縁膜を部分的に覆い、かつ、内蔵ゲート抵抗8とゲートコンタクトホール19bを介して電気的に接続されるゲート外部接続電極21が形成される。ゲート外部接続電極21は、溝領域9の終端領域側における層間絶縁膜7及び絶縁熱伝導層10を覆う。また、ゲート外部接続電極21を覆う絶縁保護膜23が形成され、絶縁保護膜23に覆われない部分のゲート外部接続電極21はゲートパッド22となる。図2においては、絶縁保護膜23が、ゲート外部接続電極21のうちの、内蔵ゲート抵抗8の上面における層間絶縁膜を覆う領域全体を覆って形成されているため、ゲートパッド22の下方には、内蔵ゲート抵抗8が形成されていない。
ゲート電極13は、内蔵ゲート抵抗8を介してゲート外周配線20と接続される。よって、外部制御回路からゲートパッド22へ印加されたゲート電圧は、内蔵ゲート抵抗8を介して各MOSFETのユニットセルのゲート電極13へ伝達される。
<製造方法>
次に、本実施形態に関する半導体装置である炭化珪素MOSFETの製造方法について、図3から図13を参照しつつ説明する。
次に、本実施形態に関する半導体装置である炭化珪素MOSFETの製造方法について、図3から図13を参照しつつ説明する。
まず、図3に示されるように、面方位が(0001)であり、4Hのポリタイプを有し、不純物濃度が1×1019cm−3程度にドーピングされたn型の炭化珪素半導体基板1を準備する。炭化珪素半導体基板1の厚みは、50μm以上500μm以下の範囲までが用いられる。
次に、化学気相成長(chemical vapor deposition、CVD)法により、耐圧仕様に応じて不純物濃度が5×1014cm−3以上1×1018cm−3以下、厚みが4μm以上150μm以下のドリフト層2をエピタキシャル成長させる。
次に、図4に示されるように、ドリフト層2の表面に写真製版処理によってレジストマスクを形成した後、ドリフト層2の表面側からアルミニウム又はホウ素などのp型の不純物イオンを注入する。これにより、p型のウェル領域3a、ウェル領域3b及び耐圧終端領域25(図示せず)を形成する。イオン注入する不純物濃度は、1×1015cm−3以上1×1019cm−3以下の範囲で、かつ、ドリフト層2のn型の不純物濃度を超えるものとする。また、p型の不純物イオン注入深さは、ドリフト層2の厚さを超えない0.2μm以上3μm以下程度とする。
次に、図5に示されるように、ドリフト層2の表面に写真製版処理によってレジストマスクを形成した後、ドリフト層2の表面側から窒素又はリンなどのn型の不純物イオンを注入する。これにより、p型のウェル領域3b内にn型のソース領域15を形成する。イオン注入する不純物濃度は、1×1018cm−3以上1×1021cm−3以下の範囲で、かつ、p型のウェル領域3bの不純物濃度を超えるものとする。また、n型の不純物濃度のイオン注入深さは、p型のウェル領域3bの厚さよりも浅いものとする。
次に、図6に示されるように、ドリフト層2の表面に写真製版処理によって、レジスト又は二酸化珪素膜マスクを形成した後、ドリフト層2の表面側から、アルミニウム又はホウ素などのウェル領域3a及びウェル領域3bよりも高濃度なp型の不純物イオンを注入する。これにより、p型のウェル領域3bとソース電極17との良好な接続を得るための、高濃度ウェル領域14を形成する。この時のイオン注入温度は150℃以上であることが好ましく、これによりシート抵抗の低い高濃度ウェル領域14を形成することができる。p型の不純物イオン注入深さは、p型のウェル領域3bの厚さを超えないものとする。
次に、イオン注入した不純物を電気的に活性化させるための高温アニールを行う。高温アニールは、例えばアルゴンなどの不活性化雰囲気で1500℃以上2000℃以下の範囲で30秒以上1時間以下の範囲で行う。
次に、図7に示されるように、ドリフト層2の表面を熱酸化することによって二酸化珪素からなる犠牲酸化膜を形成し、さらに、これを除去することによって清浄な面を得る。その後、CVD法などにより、ドリフト層2上に二酸化珪素膜を形成する。二酸化珪素膜上に、写真製版処理及びエッチングによりパターニングした後開口することによって、フィールド絶縁膜6を形成する。フィールド絶縁膜6の厚みは、0.5μm以上3μm以下程度とする。
次に、図8に示されるように、熱酸化又はCVD法などによって、二酸化珪素からなるゲート絶縁膜12を形成する。ゲート絶縁膜12の厚さは100nm以下とする。二酸化珪素膜を形成した後で、窒化酸化ガス(NO、N2O)雰囲気、アンモニア又はアルゴンなどの不活性化雰囲気中で熱処理を行ってもよい。その後で、多結晶珪素膜をCVD法によって形成し、写真製版処理及びエッチングによりパターニングすることにより、内蔵ゲート抵抗8とゲート電極13とを形成する。
次に、図9に示されるように、ドリフト層2上に、CVD法などによって層間絶縁膜7を形成する。その後で、内蔵ゲート抵抗8の一部の領域上の層間絶縁膜7を、写真製版処理及びエッチングにより内蔵ゲート抵抗8が露出するまで開口した、溝領域9を形成する。
次に、図10に示されるように、CVD法、ALD、スパッタ又はリフトオフ法による蒸着などにより、溝領域9上に、窒化アルミニウム又は酸化アルミナなどの絶縁熱伝導層10を形成する。絶縁熱伝導層10の厚みは、内蔵ゲート抵抗8とゲート外周配線20との間、及び、内蔵ゲート抵抗8とゲート外部接続電極21との間の絶縁を確保できる程度の厚みであればよい。また、絶縁熱伝導層10の厚みによる放熱特性の差は、例えば20nm以上2μm以下程度の厚み範囲ではほぼ変わらないため、プロセスに応じてこの範囲から選択すればよい。
絶縁熱伝導層10は、先に絶縁熱伝導層10を形成した後に層間絶縁膜7を形成し、その後で、写真製版処理及びエッチングによるパターニングを行うことにより形成してもよい。
次に、図11に示されるように、層間絶縁膜7上に写真製版処理及びエッチングによりパターニングし、開口してソースコンタクトホール16を形成する。その後、ソースコンタクトホール16底部にソースオーミック電極11を形成する。ソースオーミック電極11は、Niなどの金属膜を成膜し、600℃以上1100℃以下の熱処理によりニッケルシリサイド膜を形成した後、層間絶縁膜上の未反応金属膜をエッチングにより除去することにより形成する。炭化珪素半導体基板1の裏面にも同様の方法で裏面オーミック電極4を形成する。
次に、図12に示されるように、溝領域9を挟む位置にゲートコンタクトホール19a及びゲートコンタクトホール19bを形成する。内蔵ゲート抵抗8上に開口される各ゲートコンタクトホールは、溝領域9に近い方の側壁と溝領域9の端部(絶縁熱伝導層10と層間絶縁膜7との境界)との間の間隔L2が0μm以上10μ以下、望ましくは4μm以上10μm以下となる位置に設けられる。間隔L2が4μmである場合には、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域は、ゲートコンタクトホール19aからの距離L2、及び、ゲートコンタクトホール19bからの距離L2が4μm以上である範囲で、他の領域よりも薄い。また、間隔L2が10μmである場合には、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域は、ゲートコンタクトホール19aからの距離L2、及び、ゲートコンタクトホール19bからの距離L2が10μm以上である範囲で、他の領域よりも薄い。
溝領域9を形成するための写真製版処理時にハーフトーンマスクを使用し、溝領域9に形成されるレジストマスクの厚さが、ソースコンタクトホール16のパターニング位置又は各ゲートコンタクトホールのパターニング位置よりも厚く形成された場合には、前工程である溝領域9及びソースコンタクトホール16の形成、又は、溝領域9及び各ゲートコンタクトホールの形成を同時に行うことができる。これにより、製造工程を削減することができる。
次に、図13に示されるように、スパッタ又は蒸着によりアルミニウムなどの金属膜を形成した後、写真製版処理及びエッチングによりパターニングすることにより、層間絶縁膜7上に、ソース電極17と、ゲート外周配線20と、ゲート外部接続電極21とを形成した後、絶縁保護膜23を写真製版処理及びエッチングによりパターニングして形成し、ソースパッド18とゲートパッド22部分とを形成する。
最後に、裏面オーミック電極4上に、チタン、ニッケル、銀、金又はアルミニウムなどの金属膜をスパッタ又は蒸着を行い、ドレイン電極5を形成することによって、図2に示される構成のMOSFETが完成する。
<比較例>
図14は、溝領域9と絶縁熱伝導層10とが備えられていない、内蔵ゲート抵抗8を有する炭化珪素MOSFETの断面模式図である。図14に示される炭化珪素MOSFETでは、図2に示される炭化珪素MOSFETとは異なり、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の層間絶縁膜が、それ以外の領域の層間絶縁膜7と同じ厚さで形成されている。
図14は、溝領域9と絶縁熱伝導層10とが備えられていない、内蔵ゲート抵抗8を有する炭化珪素MOSFETの断面模式図である。図14に示される炭化珪素MOSFETでは、図2に示される炭化珪素MOSFETとは異なり、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の層間絶縁膜が、それ以外の領域の層間絶縁膜7と同じ厚さで形成されている。
図15は、図14に示された構成の場合の、内蔵ゲート抵抗中の発熱分布のシミュレーション結果を示す図である。図16は、本実施形態に関する構成の場合の、内蔵ゲート抵抗中の発熱分布のシミュレーション結果を示す図である。図15及び図16において、縦軸は温度[K]、横軸は、図2及び図14におけるB地点を基準とする、内蔵ゲート抵抗の横方向の長さ[μm]をそれぞれ示す。
図15及び図16におけるシミュレーション結果は、ゲート容量からの放電電流が0.25A流れた時の、図2のB−B’間、及び、図14のB−B’間の、内蔵ゲート抵抗8部分の横方向の発熱時間変化を示す。時間経過としては、5×10−7秒後(細い実線)、1×10−6秒後(太い実線)、2×10−6秒後(短い点線)、3×10−6秒後(一点鎖線)、4×10−6秒後(長い点線)及び5×10−6秒後(二点鎖線)についてそれぞれ示す。シミュレーション条件は、初期温度300K、内蔵ゲート抵抗の長さ100μm、内蔵ゲート抵抗の幅30μm、図2及び図14のゲート外周配線20とゲート外部接続電極21との間の間隔L1を6μm、図2の各ゲートコンタクトホールの溝領域9に近い方の側壁と溝領域9の端部(絶縁熱伝導層10と層間絶縁膜7との境界)との間の間隔L2を6μmとしている。間隔L1の幅及び間隔L2の幅については、距離が短い方が、例えばアルミニウムからなる電極(ゲート外周配線20及びゲート外部接続電極21)からの発熱分布を均一にすることができるため好ましく、例えば、これらの長さは0μm以上10μm以下、望ましくは4μm以上10μm以下の範囲で選択する。ここで、4μmは、電極をウェットエッチングで形成することができると考えられる下限値である。また、10μmは、生じ得る局所的な発熱ピークの値が許容できる範囲と考えられる上限値である。
L1の幅及びL2の幅を小さくなるように設計することにより、内蔵ゲート抵抗8に流れる電流密度が大きい場合においても、ゲート外周配線20とゲート外部接続電極21との間の電極がない領域において発生する局所的に大きな発熱ピークを抑制することができる。すなわち、熱伝導性の低い領域を減らすことにより局所的に発熱する領域を減らし、発熱ピークが生じにくくなる。
図15では、電流が流れてから5×10−6秒後に350K程度の温度に落ち着くのに対し、図16では、1×10−6秒後に、間隔L1で示されるゲート外周配線20とゲート外部接続電極21との間の領域、及び、間隔L2で示される各ゲートコンタクトホールの溝領域9に近い方の側壁と溝領域9の端部(絶縁熱伝導層10と層間絶縁膜7との境界)との間に対応する位置にピークが少し見えるものの、その温度上昇は100K以上抑制されている。
したがって、図2に示された構成を用いることにより、高周波でスイッチングさせた時の内蔵ゲート抵抗の温度依存性による抵抗変化を抑制し、安定したスイッチング性能と素子信頼性とを実現することができることが分かる。なお、SiC−MOSFETの動作周波数としては、例えば10KHz以上、さらには高速動作の場合で50KHz以上が想定される。ここで、ゲート電圧は数10V程度しか印加されないため、絶縁破壊を懸念する必要はない。そのため、絶縁熱伝導層10の厚みは、内蔵ゲート抵抗8とゲート外周配線20との間、及び、内蔵ゲート抵抗8とゲート外部接続電極21との間の絶縁を確保できる程度の厚みであればよい。また、絶縁熱伝導層10の厚みによる放熱特性の差は、例えば20nm以上2μm以下程度の厚み範囲ではほぼ変わらないため、プロセスに応じてこの範囲から選択すればよい。
<効果>
以下に、本実施形態による効果を例示する。
以下に、本実施形態による効果を例示する。
本実施形態によれば、炭化珪素半導体装置が、ドリフト層2と、ウェル領域3a及びウェル領域3bと、ゲート絶縁膜12と、ゲート電極13と、ソース領域15と、フィールド絶縁膜6と、内蔵ゲート抵抗8と、層間絶縁膜7と、ゲート配線としてのゲート外周配線20と、ゲート外部接続電極21とを備える。
第1導電型(n型)のドリフト層2は、炭化珪素半導体基板1の上面に形成される。第2導電型(p型)のウェル領域3a及びウェル領域3bは、ドリフト層2の表層に互いに離間して形成される。ゲート絶縁膜12は、少なくとも、ウェル領域3a及びウェル領域3bに挟まれるドリフト層2の上面に形成される。ゲート電極13は、ゲート絶縁膜12の上面に形成される。第1導電型のソース領域15は、セル領域におけるウェル領域3bの表層に部分的に形成される。フィールド絶縁膜6は、セル領域を平面視で囲む終端領域において、ウェル領域3aの上面に形成される。内蔵ゲート抵抗8は、フィールド絶縁膜6の上面に形成される。層間絶縁膜7は、内蔵ゲート抵抗8を覆って形成される。
ゲート外周配線20は、セル領域側において、内蔵ゲート抵抗8の上面における層間絶縁膜を部分的に覆い、かつ、層間絶縁膜7に設けられる第1ゲートコンタクトホールとしてのゲートコンタクトホール19aを介して内蔵ゲート抵抗8と電気的に接続される。
ゲート外部接続電極21は、終端領域側において、内蔵ゲート抵抗8の上面における層間絶縁膜を部分的に覆い、かつ、層間絶縁膜7に設けられる第2ゲートコンタクトホールとしてのゲートコンタクトホール19bを介して内蔵ゲート抵抗8と電気的に接続される。
また、ゲート外周配線20とゲート外部接続電極21とは、互いに離間して設けられる。また、層間絶縁膜7の厚さは、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の少なくとも一部が、他の領域よりも薄い。
このような構成によれば、層間絶縁膜7の厚さが、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の少なくとも一部で他の領域よりも薄いため、当該厚さの薄い領域を介する、内蔵ゲート抵抗8からゲート外周配線20及びゲート外部接続電極21への放熱が促進される。よって、内蔵ゲート抵抗8の占有面積を大きくせずに、すなわち、Siデバイスの動作周波数以上の高周波スイッチング用途で用いられる半導体素子の活性領域を減らさずに、内蔵ゲート抵抗8に大電流が流れた場合の発熱を抑制することができる。
これにより、内蔵ゲート抵抗8の温度依存性による抵抗変化を抑制し、安定したスイッチング性能と素子信頼性とを実現することができる。
また、内蔵ゲート抵抗8の占有面積を小さく設計できるため、ゲートパッド領域を大きく確保する必要がなく、ゲートパッド領域を縮小して素子の活性領域を広く確保し、素子特性を向上させることもできる。
また、ゲートコンタクトホール19a及びゲートコンタクトホール19bと、ゲート外周配線20とゲート外部接続電極21との間の電極がない領域との距離が小さくなるように設計されるため、内蔵ゲート抵抗8に流れる電流密度が大きい場合においても、ゲート外周配線20とゲート外部接続電極21との間の電極がない領域において発生する局所的に大きな発熱ピークを抑制することができる。
なお、これらの構成以外の構成については適宜省略することができるが、本明細書に示される任意の構成を適宜追加した場合でも、上記の効果を生じさせることができる。
また、本実施形態によれば、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の層間絶縁膜としての絶縁熱伝導層10は、他の領域よりも熱伝導度が高い。
このような構成によれば、絶縁熱伝導層10を介して、内蔵ゲート抵抗8からゲート外周配線20及びゲート外部接続電極21へ放熱されるため、高周波でスイッチングさせた場合の、ゲート容量を介したパルス状の充放電電流による内蔵ゲート抵抗8の発熱を、内蔵ゲート抵抗8の占有面積を大きくせずに抑制することができる。
また、本実施形態によれば、炭化珪素半導体装置が、内蔵ゲート抵抗8の上面における層間絶縁膜を覆うゲート外部接続電極21全体を覆う絶縁保護膜23を備える。
このような構成によれば、ゲートパッド22の下方には内蔵ゲート抵抗8が形成されないため、ゲートパッド22へのワイヤーボンディング時に、ワイヤーボンドの接合強度により内蔵ゲート抵抗8が破壊される恐れがない。
なお、本実施形態では炭化珪素半導体基板1を第1導電型のn型としたが、第2導電型のp型としてもよい。すなわち、本実施形態では、炭化珪素半導体装置をMOSFETとして説明したが、IGBTにしてもよい。
また、本実施形態では第1導電型をn型として説明したが、p型としてもよいことは言うまでもない。
さらに、本実施形態では、プレーナ型のMOSFETについて説明したが、ドリフト層2の表面にトレンチを形成したトレンチ型MOSFETに適用してもよい。トレンチ型MOSFETの場合、ドリフト層2の表面に溝部(トレンチ)が形成され、当該溝部内のドリフト層2の上面、すなわちトレンチ底面上にゲート絶縁膜12を介してゲート電極13が埋め込まれる。
<第2実施形態>
<構成>
図17は、本実施形態に関する炭化珪素MOSFETの、内蔵ゲート抵抗8周辺部分の断面模式図である。図17に示されるように、炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、溝領域9の形成時に内蔵ゲート抵抗8を露出させずに、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域における層間絶縁膜7aの厚さを、それ以外の領域における層間絶縁膜7の厚さよりも薄くしている点である。当該領域における層間絶縁膜7aの厚さは、20nm以上200nm以下程度とする。層間絶縁膜7aの上面には、絶縁熱伝導層10は形成されない。
<構成>
図17は、本実施形態に関する炭化珪素MOSFETの、内蔵ゲート抵抗8周辺部分の断面模式図である。図17に示されるように、炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、溝領域9の形成時に内蔵ゲート抵抗8を露出させずに、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域における層間絶縁膜7aの厚さを、それ以外の領域における層間絶縁膜7の厚さよりも薄くしている点である。当該領域における層間絶縁膜7aの厚さは、20nm以上200nm以下程度とする。層間絶縁膜7aの上面には、絶縁熱伝導層10は形成されない。
<効果>
以下に、本実施形態による効果を例示する。
以下に、本実施形態による効果を例示する。
本実施形態によれば、第1ゲートコンタクトホールとしてのゲートコンタクトホール19aと第2ゲートコンタクトホールとしてのゲートコンタクトホール19bとの間の領域の層間絶縁膜7aの厚さは、20nm以上200nm以下である。
このような構成によれば、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域において、熱伝導性の低い二酸化珪素からなる層間絶縁膜を薄く形成することで、内蔵ゲート抵抗8の温度低下の速度を高めることができる。よって、内蔵ゲート抵抗8の占有面積を大きくせずに、高周波でスイッチングさせた場合の、ゲート容量を介したパルス状の充放電電流による内蔵ゲート抵抗8の発熱を抑制することができる。
<第3実施形態>
<構成>
図18は、本実施形態に関する炭化珪素MOSFETの、内蔵ゲート抵抗8周辺部分の断面模式図である。図18に示されるように、炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、溝領域9の形成時に内蔵ゲート抵抗8を露出させずに、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域における層間絶縁膜7aの厚さを、それ以外の領域における層間絶縁膜7の厚さよりも薄くし、さらに、層間絶縁膜7aの上面には、層間絶縁膜7よりも熱伝導度が高い層である絶縁熱伝導層10が形成される点である。層間絶縁膜7aの厚さは、20nm以上200nm以下程度とする。なお、積層順序が逆の場合、すなわち、絶縁熱伝導層10の上面に層間絶縁膜7aが形成される場合も想定できる。
<構成>
図18は、本実施形態に関する炭化珪素MOSFETの、内蔵ゲート抵抗8周辺部分の断面模式図である。図18に示されるように、炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、溝領域9の形成時に内蔵ゲート抵抗8を露出させずに、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域における層間絶縁膜7aの厚さを、それ以外の領域における層間絶縁膜7の厚さよりも薄くし、さらに、層間絶縁膜7aの上面には、層間絶縁膜7よりも熱伝導度が高い層である絶縁熱伝導層10が形成される点である。層間絶縁膜7aの厚さは、20nm以上200nm以下程度とする。なお、積層順序が逆の場合、すなわち、絶縁熱伝導層10の上面に層間絶縁膜7aが形成される場合も想定できる。
<効果>
以下に、本実施形態による効果を例示する。
以下に、本実施形態による効果を例示する。
本実施形態によれば、層間絶縁膜の第1ゲートコンタクトホールとしてのゲートコンタクトホール19aと第2ゲートコンタクトホールとしてのゲートコンタクトホール19bとの間の領域は、他の領域よりも熱伝導度が高い層である絶縁熱伝導層10と他の領域と同じ熱伝導度である層間絶縁膜7aとの積層構造である。
このような構成によれば、内蔵ゲート抵抗8の占有面積を大きくせずに、高周波でスイッチングさせた場合の、ゲート容量を介したパルス状の充放電電流による内蔵ゲート抵抗8の発熱を抑制することができる。
また、本実施形態によれば、ゲートコンタクトホール19aとゲートコンタクトホール19bとの間の領域の層間絶縁膜7aの厚さは、20nm以上200nm以下である。
このような構成によれば、熱伝導性の低い二酸化珪素からなる層間絶縁膜7aを薄く形成することで、内蔵ゲート抵抗8の温度低下の速度を高めることができる。
<第4実施形態>
<構成>
図19は、本実施形態に関する炭化珪素MOSFETの上面図である。図19に示される炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、内蔵ゲート抵抗8aの形成位置がゲートパッド22内である点である。
<構成>
図19は、本実施形態に関する炭化珪素MOSFETの上面図である。図19に示される炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、内蔵ゲート抵抗8aの形成位置がゲートパッド22内である点である。
<効果>
以下に、本実施形態による効果を例示する。
以下に、本実施形態による効果を例示する。
本実施形態によれば、炭化珪素半導体装置が、内蔵ゲート抵抗8aの上面における層間絶縁膜を覆うゲート外部接続電極21をさらに部分的に覆う、絶縁保護膜23を備える。すなわち、絶縁保護膜23に覆われないゲート外部接続電極21の下方に内蔵ゲート抵抗8aが形成される。
このような構成によれば、内蔵ゲート抵抗8aの占有面積を大きくすることができるため、内蔵ゲート抵抗8aに流れる電流密度を減少させ、発熱を抑制することができる。
<第5実施形態>
<構成>
図20は、本実施形態に関する炭化珪素MOSFETの上面図である。図20に示される炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、絶縁保護膜23及びゲート外部接続電極21の全体を覆うようにワイヤーボンドの塊26が形成される点である。ワイヤーボンドの材料としては、例えばアルミニウムなどが用いられる。また、図20に示される構造においては、ソースパッド18と接合されるワイヤーボンド27も備えられる。
<構成>
図20は、本実施形態に関する炭化珪素MOSFETの上面図である。図20に示される炭化珪素MOSFETが図2に示される炭化珪素MOSFETと相違する点は、絶縁保護膜23及びゲート外部接続電極21の全体を覆うようにワイヤーボンドの塊26が形成される点である。ワイヤーボンドの材料としては、例えばアルミニウムなどが用いられる。また、図20に示される構造においては、ソースパッド18と接合されるワイヤーボンド27も備えられる。
これにより、熱容量の大きなワイヤーボンドの塊26をゲート外部接続電極21上に形成することで放熱が促進され、内蔵ゲート抵抗の発熱を抑制することができる。
なお、図19に示される炭化珪素MOSFETと図20に示される炭化珪素MOSFETとを組み合わせることも可能である。すなわち、内蔵ゲート抵抗8の形成位置がゲートパッド22内に形成され、かつ、ゲート外部接続電極21の全体を覆うようにワイヤーボンドの塊26が形成される構造である。
これにより、内蔵ゲート抵抗8の占有面積を大きくすることができるため、内蔵ゲート抵抗8に流れる電流密度を減少させることができる。また、熱容量の大きなワイヤーボンドの塊26をゲート外部接続電極21上に形成することにより放熱が促進され、内蔵ゲート抵抗の発熱を抑制することができる。
<効果>
以下に、本実施形態による効果を例示する。
以下に、本実施形態による効果を例示する。
本実施形態によれば、炭化珪素半導体装置が、絶縁保護膜23及び露出したゲート外部接続電極21を覆う放熱部材としてのワイヤーボンドの塊26を備える。
このような構成によれば、熱容量の大きなワイヤーボンドの塊26がゲート外部接続電極21を覆って形成されることで、放熱が促進される。
<変形例>
上記各実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係又は実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合、追加する場合又は省略する場合、さらには、少なくとも1つの実施形態における少なくとも1つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
上記各実施形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係又は実施の条件などについても記載している場合があるが、これらはすべての局面において例示であって、本発明が記載されたものに限られることはない。よって、例示されていない無数の変形例が、本発明の範囲内において想定される。例えば、任意の構成要素を変形する場合、追加する場合又は省略する場合、さらには、少なくとも1つの実施形態における少なくとも1つの構成要素を抽出し、他の実施形態の構成要素と組み合わせる場合が含まれる。
また、矛盾が生じない限り、上記各実施形態において「1つ」備えられるものとして記載された構成要素は、「1つ以上」備えられていてもよい。さらに、発明を構成する構成要素は概念的な単位であって、1つの構成要素が複数の構造物から成る場合、及び1つの構成要素がある構造物の一部に対応する場合を含む。また、本発明の各構成要素には、同一の機能を発揮する限り、他の構造又は形状を有する構造物が含まれる。
また、本明細書における説明は、本発明のすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
1 炭化珪素半導体基板、2 ドリフト層、3a,3b ウェル領域、4 裏面オーミック電極、5 ドレイン電極、6 フィールド絶縁膜、7,7a 層間絶縁膜、8,8a 内蔵ゲート抵抗、9 溝領域、10 絶縁熱伝導層、11 ソースオーミック電極、12 ゲート絶縁膜、13 ゲート電極、14 高濃度ウェル領域、15 ソース領域、16 ソースコンタクトホール、17 ソース電極、18 ソースパッド、19a,19b ゲートコンタクトホール、20 ゲート外周配線、21 ゲート外部接続電極、22 ゲートパッド、23 絶縁保護膜、24 半導体チップ、25 耐圧終端領域、26 ワイヤーボンドの塊、27 ワイヤーボンド。
Claims (9)
- 半導体基板の上面に形成される、第1導電型のドリフト層と、
前記ドリフト層の表層に形成される、第2導電型のウェル領域と、
前記ドリフト層の上面に形成されるゲート絶縁膜と、
前記ゲート絶縁膜の上面に形成されるゲート電極と、
セル領域における前記ウェル領域の表層に部分的に形成される、第1導電型のソース領域と、
前記セル領域を平面視で囲む終端領域において、前記ウェル領域の上面に形成されるフィールド絶縁膜と、
前記フィールド絶縁膜の上面に形成される内蔵ゲート抵抗と、
前記内蔵ゲート抵抗を覆って形成される層間絶縁膜と、
前記セル領域側において、前記内蔵ゲート抵抗の上面における前記層間絶縁膜を部分的に覆い、かつ、前記層間絶縁膜に設けられる第1ゲートコンタクトホールを介して前記内蔵ゲート抵抗と電気的に接続されるゲート配線と、
前記終端領域側において、前記内蔵ゲート抵抗の上面における前記層間絶縁膜を部分的に覆い、かつ、前記層間絶縁膜に設けられる第2ゲートコンタクトホールを介して前記内蔵ゲート抵抗と電気的に接続されるゲート外部接続電極とを備え、
前記ゲート配線と前記ゲート外部接続電極とは、互いに離間して設けられ、
前記層間絶縁膜の厚さは、前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域の少なくとも一部が、他の領域よりも薄い、
炭化珪素半導体装置。 - 前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域の前記層間絶縁膜の厚さは、20nm以上200nm以下である、
請求項1に記載の炭化珪素半導体装置。 - 前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域の前記層間絶縁膜は、他の領域よりも熱伝導度が高い、
請求項1に記載の炭化珪素半導体装置。 - 前記層間絶縁膜の前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域は、他の領域よりも熱伝導度が高い層と他の領域と同じ熱伝導度である層との積層構造である、
請求項1に記載の炭化珪素半導体装置。 - 前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域の前記層間絶縁膜のうち、他の領域と同じ熱伝導度である層の厚さは、20nm以上200nm以下である、
請求項4に記載の炭化珪素半導体装置。 - 前記内蔵ゲート抵抗の上面における前記層間絶縁膜を覆う前記ゲート外部接続電極を部分的に覆う絶縁保護膜をさらに備える、
請求項1から5のうちのいずれか1項に記載の炭化珪素半導体装置。 - 前記内蔵ゲート抵抗の上面における前記層間絶縁膜を覆う前記ゲート外部接続電極全体を覆う絶縁保護膜をさらに備える、
請求項1から5のうちのいずれか1項に記載の炭化珪素半導体装置。 - 前記絶縁保護膜及び露出した前記ゲート外部接続電極を覆う放熱部材をさらに備える、
請求項6又は7に記載の炭化珪素半導体装置。 - 前記第1ゲートコンタクトホールと前記第2ゲートコンタクトホールとの間の領域は、前記第1ゲートコンタクトホールからの距離、及び、前記第2ゲートコンタクトホールからの距離が少なくとも10μm以上である範囲で、他の領域よりも薄い、
請求項1から8のうちのいずれか1項に記載の炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181892A JP2016058466A (ja) | 2014-09-08 | 2014-09-08 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014181892A JP2016058466A (ja) | 2014-09-08 | 2014-09-08 | 炭化珪素半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016058466A true JP2016058466A (ja) | 2016-04-21 |
Family
ID=55758755
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014181892A Pending JP2016058466A (ja) | 2014-09-08 | 2014-09-08 | 炭化珪素半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016058466A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018008068A1 (ja) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2018111484A1 (en) * | 2016-12-12 | 2018-06-21 | General Electric Company | Electronics package with embedded through-connect structure and method of manufacturing thereof |
WO2019187509A1 (ja) * | 2018-03-28 | 2019-10-03 | 三菱電機株式会社 | 半導体装置 |
JP2020077756A (ja) * | 2018-11-07 | 2020-05-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN111295764A (zh) * | 2017-11-13 | 2020-06-16 | 新电元工业株式会社 | 宽带隙半导体装置 |
JP2021122076A (ja) * | 2017-01-17 | 2021-08-26 | 富士電機株式会社 | 半導体装置 |
CN116779663A (zh) * | 2023-08-22 | 2023-09-19 | 合肥阿基米德电子科技有限公司 | 一种新型集成栅极电阻的igbt结构 |
CN117038660A (zh) * | 2023-07-20 | 2023-11-10 | 广东芯聚能半导体有限公司 | 栅极电阻驱动结构、其制造方法及功率半导体模块 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208767A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | 半導体装置 |
JPH01196157A (ja) * | 1988-01-30 | 1989-08-07 | Fujitsu Ltd | 半導体装置 |
JPH05160279A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置 |
JP2003197914A (ja) * | 2001-12-28 | 2003-07-11 | Fuji Electric Co Ltd | 半導体装置 |
US6849921B2 (en) * | 2000-12-12 | 2005-02-01 | Renesas Technology Corp. | Semiconductor device |
JP2012119577A (ja) * | 2010-12-02 | 2012-06-21 | Renesas Electronics Corp | 半導体チップ、半導体装置、及び半導体チップの製造方法 |
-
2014
- 2014-09-08 JP JP2014181892A patent/JP2016058466A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59208767A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | 半導体装置 |
JPH01196157A (ja) * | 1988-01-30 | 1989-08-07 | Fujitsu Ltd | 半導体装置 |
JPH05160279A (ja) * | 1991-12-09 | 1993-06-25 | Toshiba Corp | 半導体装置 |
US6849921B2 (en) * | 2000-12-12 | 2005-02-01 | Renesas Technology Corp. | Semiconductor device |
JP2003197914A (ja) * | 2001-12-28 | 2003-07-11 | Fuji Electric Co Ltd | 半導体装置 |
JP2012119577A (ja) * | 2010-12-02 | 2012-06-21 | Renesas Electronics Corp | 半導体チップ、半導体装置、及び半導体チップの製造方法 |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018008068A1 (ja) * | 2016-07-04 | 2018-11-29 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN109417019A (zh) * | 2016-07-04 | 2019-03-01 | 三菱电机株式会社 | 半导体装置的制造方法 |
WO2018008068A1 (ja) * | 2016-07-04 | 2018-01-11 | 三菱電機株式会社 | 半導体装置の製造方法 |
CN109417019B (zh) * | 2016-07-04 | 2023-12-05 | 三菱电机株式会社 | 半导体装置的制造方法 |
WO2018111484A1 (en) * | 2016-12-12 | 2018-06-21 | General Electric Company | Electronics package with embedded through-connect structure and method of manufacturing thereof |
JP2021122076A (ja) * | 2017-01-17 | 2021-08-26 | 富士電機株式会社 | 半導体装置 |
JP7295162B2 (ja) | 2017-01-17 | 2023-06-20 | 富士電機株式会社 | 半導体装置 |
CN111295764B (zh) * | 2017-11-13 | 2024-03-01 | 新电元工业株式会社 | 宽带隙半导体装置 |
CN111295764A (zh) * | 2017-11-13 | 2020-06-16 | 新电元工业株式会社 | 宽带隙半导体装置 |
WO2019187509A1 (ja) * | 2018-03-28 | 2019-10-03 | 三菱電機株式会社 | 半導体装置 |
US11373998B2 (en) | 2018-03-28 | 2022-06-28 | Mitsubishi Electric Corporation | Semiconductor device with differences in crystallinity between components |
JPWO2019187509A1 (ja) * | 2018-03-28 | 2020-12-03 | 三菱電機株式会社 | 半導体装置 |
CN111954931B (zh) * | 2018-03-28 | 2023-11-10 | 三菱电机株式会社 | 半导体装置 |
CN111954931A (zh) * | 2018-03-28 | 2020-11-17 | 三菱电机株式会社 | 半导体装置 |
JP7167639B2 (ja) | 2018-11-07 | 2022-11-09 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2020077756A (ja) * | 2018-11-07 | 2020-05-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN117038660A (zh) * | 2023-07-20 | 2023-11-10 | 广东芯聚能半导体有限公司 | 栅极电阻驱动结构、其制造方法及功率半导体模块 |
CN116779663A (zh) * | 2023-08-22 | 2023-09-19 | 合肥阿基米德电子科技有限公司 | 一种新型集成栅极电阻的igbt结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016058466A (ja) | 炭化珪素半導体装置 | |
JP5370480B2 (ja) | 半導体装置及びその製造方法 | |
JP6052481B2 (ja) | 半導体装置 | |
JP4291875B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7029710B2 (ja) | 半導体装置 | |
JP7087280B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP5994604B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2018182235A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2019069580A1 (ja) | 半導体装置 | |
JP2013232564A (ja) | 半導体装置および半導体装置の製造方法 | |
JP7176239B2 (ja) | 半導体装置 | |
JP2011066184A (ja) | 半導体装置、及びその製造方法 | |
JP2012160587A (ja) | ノーマリオフ型パワーjfetの製造方法 | |
JP2018182234A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2006085448A1 (ja) | 半導体素子 | |
JP2015115373A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5985105B2 (ja) | 半導体装置 | |
JP5547022B2 (ja) | 半導体装置 | |
JP2017152732A (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2017208735A1 (ja) | 半導体装置 | |
US9240455B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
JP2017112193A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6862782B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7243173B2 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161028 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170829 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180313 |