CN111954931A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111954931A
CN111954931A CN201980018090.8A CN201980018090A CN111954931A CN 111954931 A CN111954931 A CN 111954931A CN 201980018090 A CN201980018090 A CN 201980018090A CN 111954931 A CN111954931 A CN 111954931A
Authority
CN
China
Prior art keywords
layer
gate
resistance
gate electrode
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980018090.8A
Other languages
English (en)
Other versions
CN111954931B (zh
Inventor
奥田聪志
绵引达郎
斋藤尚史
村冈宏记
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111954931A publication Critical patent/CN111954931A/zh
Application granted granted Critical
Publication of CN111954931B publication Critical patent/CN111954931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提高高温动作时的栅极电阻元件的可靠性。半导体装置具备漂移层(1)、基底层(5)、发射极层(9)、栅极绝缘膜(7)、栅极电极(6A)、栅极焊盘电极(13)、第一电阻层(200)以及第一氮化物层(300)，第一电阻层的电阻具有负的温度系数，第一电阻层由掺杂有氢的非晶硅形成，第一氮化物层由氮化硅层或氮化铝层形成。

Description

半导体装置
技术领域
本申请说明书中公开的技术涉及半导体装置。
背景技术
在产业设备、汽车或电力铁道等身边的各种场所中使用的逆变器是由搭载金属-氧化膜-半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor、即MOSFET)或绝缘栅极型双极晶体管(insulated gate bipolar transistor、即IGBT)等半导体开关元件的功率模块等来进行控制的。在这样的逆变器的节能化中，负责电力控制的半导体元件中的电力损耗的降低是必不可少的。
在IGBT或功率MOSFET等MOS型功率半导体装置中，寻求兼顾高温动作和电力损耗的降低。作为用于实现该目的的方法，已知一种对插入于MOS型功率半导体装置的栅极电极与驱动电路之间的栅极电阻的温度特性进行控制的方法。
作为控制栅极电阻的温度特性的方法，例如已知一种将具有负的温度特性的电阻元件与具有正的温度特性的电阻元件进行组合来降低栅极电阻的温度变化的方法(例如参照专利文献1和专利文献2)。
在此，作为具有负的温度特性的电阻元件，例如已知将氢作为杂质添加的非晶硅或微晶硅(例如参照非专利文献1)。
专利文献1：国际公开第2017/029748号
专利文献2：日本专利第4791700号公报
非专利文献1：Chen Qingdong et al.，Optik 127(2016)7312-7318.“Activationenergy study of intrinsic microcrystalline silicon thin film prepared by VHF-PECVD”
发明内容
发明要解决的问题
在将内置栅极电阻的MOS型功率半导体装置在高温下使用的情况下，如果作为具有负的温度特性的栅极电阻使用将氢作为杂质添加的非晶硅，则存在如下情况：在高温动作时氢从非晶硅脱离而栅极电阻的温度特性发生变动或者电阻值发生变动，从而栅极电阻的可靠性下降。
本申请说明书中公开的技术是为了解决如以上记载的问题而完成的，目的在于提供一种提高高温动作时的栅极电阻的可靠性的技术。
用于解决问题的方案
本申请说明书中公开的技术的第一方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；栅极绝缘膜，形成为与被所述漂移层和所述发射极层夹住的所述基底层接触；栅极电极，形成为与所述栅极绝缘膜接触；栅极焊盘电极，形成为与所述栅极电极分离；第一电阻层，将所述栅极电极与所述栅极焊盘电极进行电连接；以及第一氮化物层，形成为覆盖所述第一电阻层的上表面，其中，所述第一电阻层的电阻具有负的温度系数，所述第一电阻层由掺杂有氢的非晶硅形成，所述第一氮化物层由氮化硅层或氮化铝层形成。
本申请说明书中公开的技术的第二方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；沟槽，形成为从所述漂移层的上表面起贯通所述发射极层和所述基底层而到达所述漂移层内；栅极绝缘膜，沿着所述沟槽的底面和侧面形成；第一栅极电极，形成于被所述栅极绝缘膜包围的所述沟槽内；以及第一氮化物层，形成为覆盖所述第一栅极电极的至少上表面，其中，所述第一栅极电极的电阻具有负的温度系数，所述第一栅极电极由掺杂有氢的非晶硅形成，所述第一栅极电极的至少一部分按原子组成比含有1％以上的氢，所述第一氮化物层由氮化硅层或氮化铝层形成。
本申请说明书中公开的技术的第三方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；第一沟槽和多个第二沟槽，形成为从所述漂移层的上表面起贯通所述基底层而到达所述漂移层内；第三沟槽，形成为从所述漂移层的上表面起贯通所述发射极层和所述基底层而到达所述漂移层内；栅极绝缘膜，沿着所述第一沟槽、第二沟槽以及第三沟槽的底面和侧面形成；第一栅极电极，形成于被所述栅极绝缘膜包围的所述第一沟槽内；第二栅极电极，形成于被所述栅极绝缘膜包围的所述第二沟槽内以及被所述栅极绝缘膜包围的所述第三沟槽内；以及氮化物层，形成为覆盖所述第一栅极电极的至少上表面，其中，所述第三沟槽内的所述第二栅极电极和所述第二沟槽内的所述第一栅极电极连接于栅极端子，所述第一栅极电极的电阻具有负的温度系数，所述第一栅极电极由掺杂有氢的非晶硅形成，所述第一栅极电极的至少一部分按原子组成比含有1％以上的氢，所述氮化物层由氮化硅或氮化铝形成。
发明的效果
本申请说明书中公开的技术的第一方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；栅极绝缘膜，形成为与被所述漂移层和所述发射极层夹住的所述基底层接触；栅极电极，形成为与所述栅极绝缘膜接触；栅极焊盘电极，形成为与所述栅极电极分离；第一电阻层，将所述栅极电极与所述栅极焊盘电极进行电连接；以及第一氮化物层，形成为覆盖所述第一电阻层的上表面，其中，所述第一电阻层的电阻具有负的温度系数，所述第一电阻层由掺杂有氢的非晶硅形成，所述第一氮化物层由氮化硅层或氮化铝层形成。根据这样的结构，在作为添加有氢的非晶硅的第一电阻层的上表面形成有第一氮化物层，因此在高温动作时也降低氢从作为非晶硅的第一电阻层脱离。因此，栅极电阻元件的温度特性和电阻值的变动得以抑制，能够提高栅极电阻元件的可靠性。
本申请说明书中公开的技术的第二方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；沟槽，形成为从所述漂移层的上表面起贯通所述发射极层和所述基底层而到达所述漂移层内；栅极绝缘膜，沿着所述沟槽的底面和侧面形成；第一栅极电极，形成于被所述栅极绝缘膜包围的所述沟槽内；以及第一氮化物层，形成为覆盖所述第一栅极电极的至少上表面，其中，所述第一栅极电极的电阻具有负的温度系数，所述第一栅极电极由掺杂有氢的非晶硅形成，所述第一栅极电极的至少一部分按原子组成比含有1％以上的氢，所述第一氮化物层由氮化硅层或氮化铝层形成。根据这样的结构，具有负的温度系数的第一栅极电极形成于沟槽内，由此能够使栅极电阻相对于元件的温度变化敏感地变化。因而，能够抑制电流集中，并且能够使元件的温度上升缓和。因此，能够实现栅极电阻的可靠性的提高和电力损耗的降低这双方。另外，通过在第一栅极电极的上表面形成第一氮化物层，能够降低氢从第一栅极电极脱离。由此，能够提高栅极电阻的长期可靠性。
本申请说明书中公开的技术的第三方式具备：第一导电类型的漂移层；第二导电类型的基底层，形成于所述漂移层的表层；第一导电类型的发射极层，选择性地形成于所述基底层的表层；第一沟槽和多个第二沟槽，形成为从所述漂移层的上表面起贯通所述基底层而到达所述漂移层内；第三沟槽，形成为从所述漂移层的上表面起贯通所述发射极层和所述基底层而到达所述漂移层内；栅极绝缘膜，沿着所述第一沟槽、第二沟槽以及第三沟槽的底面和侧面形成；第一栅极电极，形成于被所述栅极绝缘膜包围的所述第一沟槽内；第二栅极电极，形成于被所述栅极绝缘膜包围的所述第二沟槽内以及被所述栅极绝缘膜包围的所述第三沟槽内；以及氮化物层，形成为覆盖所述第一栅极电极的至少上表面，其中，所述第三沟槽内的所述第二栅极电极和所述第二沟槽内的所述第一栅极电极连接于栅极端子，所述第一栅极电极的电阻具有负的温度系数，所述第一栅极电极由掺杂有氢的非晶硅形成，所述第一栅极电极的至少一部分按原子组成比含有1％以上的氢，所述氮化物层由氮化硅或氮化铝形成。根据这样的结构，能够提高高温动作时的栅极电阻的可靠性。
与本申请说明书中公开的技术有关的目的、特征、方面以及优点通过以下示出的详细的说明和附图而变得更清楚。
附图说明
图1是表示与实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
图2是表示内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图3是表示内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图4是表示与实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图5是表示与实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图6是表示与实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图7是表示与实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
图8是表示与实施方式有关的半导体装置的有源区域的结构的变形例的截面示意图。
图9是表示与实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
图10是表示与实施方式有关的半导体装置的有源区域的结构的变形例的截面示意图。
图11是表示栅极电阻区域的周边结构的例子的平面示意图。
图12是表示与实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
图13是表示与实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
(附图标记说明)
1：漂移层；2：缓冲层；3：集电极层；4：集电极电极；5：基底层；6，6A，6B，6C，6D，6I：栅极电极；7：栅极绝缘膜；8：层间绝缘膜；9：发射极层；10：接触层；11：发射极电极；12：阱层；13：栅极焊盘电极；14：接触孔；15：栅极端子；16：发射极端子；20：沟槽；21：有源栅极；22：虚设栅极；23：有源虚设栅极；30，30A，30B，30C，30D，30I：内置栅极电阻；100，100A，100B，100C，100D，100E，100F，100G，100H，100I，100J：半导体装置；200，200B，200C，200D，200E，200F，200G，200H，200I，200J，200K，201，201D，201G，201H，202，202D，202G，202H：半导体层；300，300B，300C，300D，300E，300F，300G，300H，300I，300J，301，400I：氮化物层。
具体实施方式
以下，参照附图来说明实施方式。
此外，图是概略性地示出的，为了便于说明而适当进行了结构的省略或结构的简略化。另外，不同的图中分别示出的结构等的大小和位置的相互关系未必是准确记载的，可以适当变更。另外，在不是截面图的平面图等图中，也为了使实施方式的内容容易理解而有时附加阴影。
另外，在以下示出的说明中，对同样的结构要素附加相同的符号来进行图示，设关于它们的名称和功能也同样。因而，为了避免重复而有时省略关于它们的详细的说明。
另外，在以下记载的说明中，即使在使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”或“背”等意味着特定的位置和方向的用语的情况下，这些用语也是为了便于使实施方式的内容容易理解而使用的，与实际实施时的方向无关。
另外，在以下记载的说明中，即使在使用“第一”或“第二”等序数的情况下，这些用语也是为了便于使实施方式的内容容易理解而使用的，不限定于由这些序数有可能产生的顺序等。
另外，在以下的说明中，n和p分别表示半导体的导电类型。另外，n--表示是杂质浓度低于n-的浓度，n-表示是杂质浓度低于n的浓度，n+表示是杂质浓度高于n的浓度。同样地，p-表示是杂质浓度低于p的浓度，p+表示是杂质浓度高于p的浓度。
另外，在以下的说明中，将作为后述的半导体层的层叠的正向的第一方向设为上方向，将作为正向的反方向的第二方向设为下方向。而且，将朝向上方向的表面记载为上表面，将朝向下方向的表面记载为下表面。
此外，在以下的说明中，设第一导电类型为n、n-、n--或n+、且设第二导电类型为p、p-或p+来进行说明，但是它们也可以互为相反。
<第一实施方式>
以下，说明与本实施方式有关的半导体装置。在本实施方式中，说明作为半导体装置的一例的IGBT。
<关于半导体装置的结构>
图1是表示与本实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
如图1中示出的例子那样，半导体装置100将n-型的硅基板用作n-型的漂移层1。而且，在n-型的漂移层1的表层形成有p型的基底层5。
并且，在p型的基底层5的表层，选择性地形成有n+型的发射极层9和p+型的接触层10。
另外，沟槽20形成为从n-型的漂移层1的上表面起贯通n+型的发射极层9和p型的基底层5并到达至n-型的漂移层1内。沿着沟槽20的底面和侧面形成有栅极绝缘膜7，在被栅极绝缘膜7包围的沟槽20内形成有栅极电极6。在栅极电极6中，例如使用低电阻的多晶硅。
沟槽20在图1的进深方向上被引绕，与栅极焊盘(gate pad)电极(在此未图示)连接。
并且，形成有覆盖沟槽20的层间绝缘膜8，形成有覆盖层间绝缘膜8和暴露的n+型的发射极层9以及p+型的接触层10的发射极电极11。
另外，在n-型的漂移层1的下表面形成有n型的缓冲层2，在n型的缓冲层2的下表面形成有p+型的集电极层3，在p+型的集电极层3的下表面形成有集电极电极4。
另外，为了调整IGBT的开关速度，使用栅极电阻。以往，对于栅极焊盘电极和半导体芯片外部的栅极驱动电路，分别以外置方式安装有期望的电阻元件。
另一方面，为了削减外置部件的部件件数，有时在半导体芯片中内置电阻元件。图2是表示内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
栅极电极6从在图1中示出例子的有源区域的沟槽20引绕，在半导体芯片的端部被提拉至n-型的漂移层1的上表面。在被提拉的栅极电极6的下表面，隔着栅极绝缘膜7形成有p型的阱层12。另外，在被提拉的栅极电极6的上表面形成有层间绝缘膜8。
而且，栅极电极6与栅极焊盘电极13电连接为止的栅极布线引绕区域成为内置栅极电阻30。通过调整该栅极布线引绕区域的长度，能够控制内置栅极电阻30的电阻值。此外，栅极焊盘电极13形成为与栅极电极6的上表面接触。
图11是表示栅极电阻区域的周边结构的例子的平面示意图。从有源区域延伸的沟槽20经由接触孔14被提拉至n-型的漂移层1的表面。在n-型的漂移层1的上表面形成有内置栅极电阻30。内置栅极电阻30还与栅极焊盘电极13连接。
对于IGBT寻求兼顾高温动作和电力损耗的降低。为了实现该目的，需要控制栅极电阻的温度特性，考虑如下方法：通过在IGBT的栅极焊盘电极与栅极驱动电路之间连接随着温度的上升而电阻下降的具有负的温度系数的构件、例如热敏电阻，来控制栅极电阻的温度特性。
然而，在将部件外置于半导体芯片的情况下，招致模块的部件件数的增加。因此，考虑对内置栅极电阻30的一部分或全部应用随着温度的上升而电阻下降的具有负的温度系数的材料的方法。
据此，能够在低温下维持某一程度的大小的电阻来抑制关断电压的振荡或浪涌电压，而在高温下降低栅极电阻来抑制开关损耗。在该方法中，在半导体芯片中内置具有负的温度系数的材料，因此部件件数也不增加。
关于对半导体开关元件的栅极电极连接具有负的温度系数的电阻元件的搭配，一直以来是在通过与具有正的温度系数的电阻元件进行组合来使相对于温度的栅极电阻值固定的方向上研究的(例如专利文献1或专利文献2)。
然而，未研究栅极电阻整体具有负的温度系数的方法。作为电阻表示负的温度系数的材料，例如，如非专利文献1中示出的例子那样，已知将氢作为杂质添加的非晶硅或微晶硅。
图3是表示将这些材料用作内置栅极电阻的情况下的内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
如图3中示出的例子那样，半导体装置100A具备n-型的漂移层1、形成于n-型的漂移层1的表层的沟槽20、栅极绝缘膜7、栅极电极6A、层间绝缘膜8、半导体层200、氮化物层300、p型的阱层12、发射极电极11、栅极焊盘电极13、n型的缓冲层2、p+型的集电极层3以及集电极电极4。
栅极绝缘膜7从沟槽20的底面被提拉，还形成于n-型的漂移层1的上表面。栅极电极6A隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分和沟槽20内。在栅极电极6A中例如使用低电阻的多晶硅。
层间绝缘膜8形成于栅极电极6A的上表面。半导体层200隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分。
氮化物层300形成为覆盖层间绝缘膜8的上表面的一部分、栅极电极6A的上表面的一部分以及半导体层200的上表面的一部分。
p型的阱层12形成在形成于n-型的漂移层1的上表面的栅极绝缘膜7的下表面。发射极电极11形成于层间绝缘膜8的上表面的一部分。栅极焊盘电极13形成为覆盖半导体层200的上表面的一部分。
另外，在n-型的漂移层1的下表面形成有n型的缓冲层2，在n型的缓冲层2的下表面形成有p+型的集电极层3，在p+型的集电极层3的下表面形成有集电极电极4。
半导体层200是具有负的温度系数的、掺杂有氢的非晶硅或微晶硅。另外，半导体层200的至少一部分按原子组成比含有1％以上的氢。
不含氢的非晶硅含有大量的未结合键(悬挂键)，因此形成大量的缺陷能级。因此，通过添加氢来使该悬挂键终止，能够赋予半导体性质。在该情况下，关于氢添加量，设按原子组成比至少为1％以上，特别是更优选为10％以上。
该半导体层200形成于栅极焊盘电极13与栅极电极6A之间，构成内置栅极电阻30A的一部分或全部。该半导体层200将栅极焊盘电极13与栅极电极6A进行电连接。内置栅极电阻30A的电阻值是根据引绕内置栅极电阻30A的长度或半导体层200的比电阻值来决定的。
关于半导体层200的比电阻，通过将半导体层200中的氢、或磷、硼或砷等杂质以任意的浓度进行添加来进行调整。通过该结构，能够以任意的电阻值形成具有负的温度系数的内置栅极电阻。
另外，半导体层200的结晶率越高则活化能越增加，因此电阻的温度依赖性变缓。因此，能够基于半导体层200的结晶率来设计电阻的温度依赖性。
关于这样的非晶硅或微晶硅，例如通过使用硅烷(SiH4)与磷化氢(PH3)的混合气体的等离子体化学气相沉积(chemical vapor deposition、即CVD)法来制作，能够根据气体的流量比调整氢或磷的掺杂浓度。
另外，在本实施方式中，如图3中示出的例子那样，由掺杂多晶硅等构成的栅极电极6A与半导体层200直接连接。
根据这样的结构，在栅极电极6A中不会追加杂散电容，因此能够不增大栅极电极6A的充放电所需的电荷量而形成具有负的温度系数的内置栅极电阻。
该半导体层200中的氢当在制造工艺的中途或半导体装置的使用中暴露于高温时从半导体层200脱离并释放到大气中。在该情况下，半导体层200的电阻发生变动，因此产生IGBT元件的长期可靠性下降这样的问题。近年，IGBT的动作保证温度提高，因此强烈寻求高温动作下的长期可靠性。
因此，为了抑制氢从半导体层200脱离，形成覆盖半导体层200的氮化物层300。在氮化物层300中使用氮化硅(SiN)或氮化铝(AlN)。设氮化物层300的厚度为10nm以上，特别优选为50nm以上。
根据这样的结构，能够使内置栅极电阻30A具有负的温度系数，并且能够抑制氢从半导体层200脱离。由此，能够产生因半导体装置的、具有负的温度系数的栅极电阻引起的开关损耗的降低效果，并且能够提高栅极电阻的长期可靠性。
<第二实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图4是表示与本实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
如图4中示出的例子那样，半导体装置100B与第一实施方式中的情况同样地，内置栅极电阻30B的一部分或全部由半导体层200B形成。半导体层200B是具有负的温度系数的掺杂有氢的非晶硅或微晶硅。另外，在半导体层200B中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
在半导体层200B的上表面形成有氮化物层300B。氮化物层300B由氮化硅(SiN)或氮化铝(AlN)形成。氮化物层300B形成为覆盖层间绝缘膜8的上表面的一部分、栅极电极6B的上表面的一部分以及半导体层200B的上表面的一部分。栅极电极6B隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分和沟槽20内。
另外，在本实施方式中，在半导体层200B的下表面形成有氮化物层301。氮化物层301隔着栅极绝缘膜7形成于p型的阱层12的上表面。
根据这样的结构，能够抑制氢从半导体层200B向栅极绝缘膜7脱离。由此，能够提高内置栅极电阻30B的长期可靠性。另外，能够抑制因氢原子进入栅极绝缘膜7所引起的半导体装置的性能劣化。由此，抑制内置栅极电阻30B的电阻值的大小发生变动，并且提高栅极绝缘膜7的可靠性，从而能够提供长期可靠性高的半导体装置。
<第三实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图5是表示与本实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
在本实施方式中的半导体装置100C中，构成内置栅极电阻30C的半导体层200C在垂直方向上分离成2层来层叠于半导体基板。
如图5中示出的例子那样，半导体层200C隔着栅极绝缘膜7形成于p型的阱层12的上表面。另外，半导体层200C具备形成为与栅极绝缘膜7接触的半导体层201以及形成于半导体层201的上表面的半导体层202。
半导体层201由掺杂有氢的非晶硅形成。另一方面，半导体层202由结晶率比半导体层201高的非晶硅或微晶硅形成。另外，半导体层201和半导体层202的至少一部分按原子组成比含有1％以上的氢。
另外，在半导体层201和半导体层202中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
并且，氮化物层300C形成为覆盖半导体层202。在氮化物层300C中使用氮化硅(SiN)或氮化铝(AlN)。氮化物层300C形成为覆盖层间绝缘膜8的上表面的一部分、栅极电极6C的上表面的一部分以及半导体层202的上表面的一部分。栅极电极6C隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分和沟槽20内。
根据这样的结构，能够利用半导体层202和氮化物层300C抑制氢从半导体层201脱离。因此，能够抑制内置栅极电阻30C的大小随时间而变化，能够提供长期可靠性高的半导体装置。
<第四实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图6是表示与本实施方式有关的、内置于半导体芯片的栅极电阻区域的周边结构的例子的截面示意图。
在本实施方式中的半导体装置100D中，半导体层201D被半导体层202D覆盖。
如图6中示出的例子那样，半导体层200D具备半导体层201D以及形成于半导体层201D的上表面、侧面以及下表面的半导体层202D。
半导体层201D由掺杂有氢的非晶硅形成。另一方面，半导体层202D由结晶率比半导体层201D高的非晶硅或微晶硅形成。半导体层201D和半导体层202D的至少一部分按原子组成比含有1％以上的氢。
另外，在半导体层201D和半导体层202D中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
并且，氮化物层300D形成为覆盖半导体层202D。在氮化物层300D中使用氮化硅(SiN)或氮化铝(AlN)。氮化物层300D形成为覆盖层间绝缘膜8的上表面的一部分、栅极电极6D的上表面的一部分以及半导体层202D的上表面的一部分。栅极电极6D隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分和沟槽20内。
在制造图6中示出例子的构造的情况下，首先，将半导体层202D形成于成为内置栅极电阻30D的区域。然后，使用照相制版的方法，仅在半导体层202D的上表面的一部分区域形成半导体层201D。之后，再次在成为内置栅极电阻30D的区域整体形成半导体层202D。
根据这样的结构，能够进一步抑制氢从半导体层201D脱离。另外，能够抑制内置栅极电阻30D的大小随时间而变化。因而，能够提供长期可靠性高的半导体装置。
此外，作为与本实施方式有关的结构的变形例，也可以仅在半导体层201D的上部和半导体层201D的下部形成半导体层202D。在这样的情况下，也能够获得抑制氢从半导体层201D脱离的效果。
<第一至第四实施方式的变形例>
在以上记载的实施方式中，作为开关元件示出了沟槽栅极型的IGBT的例子，但是即使是平面型的IGBT或MOSFET也能够应用上述的实施方式。
<第五实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图7是表示与本实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
在与本实施方式有关的半导体装置100E中，埋入沟槽20的内部的栅极电极6的一部分或全部被置换为半导体层200E。
此外，与本实施方式有关的半导体装置的栅极电阻区域的周边结构也可以是第一实施方式、第二实施方式、第三实施方式以及第四实施方式中的任意结构。即，也可以是图2、图3、图4、图5以及图6中示出例子的任意结构。
半导体层200E是具有负的温度系数的掺杂有氢的非晶硅或微晶硅。另外，在半导体层200E中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
半导体层200E形成于被栅极绝缘膜7包围的沟槽20内。另外，半导体层200E的至少一部分按原子组成比含有1％以上的氢。
并且，在沟槽20内的半导体层200E的上表面形成有氮化物层300E。在氮化物层300E中使用氮化硅(SiN)或氮化铝(AlN)。
该氮化物层300E抑制氢从半导体层200E脱离，抑制栅极电阻的大小长期变动。
另外，在IGBT的开关动作时，电流集中于开关元件的表面侧，容易产生发热。通过在这样的产生发热的部位的附近设置具有负的温度系数的半导体层200E，能够使栅极电阻相对于半导体装置的发热敏感地变化。
另外，在该构造中，在半导体基板的面内产生电流偏差而电流集中于特定的部位的情况下，该部位的发热变大。随之，半导体层200E的电阻变小，因此该单元区域的开关速度增加，通电时间变短。
因而，抑制了电流集中，因此能够抑制因元件的过度的发热或电流集中所引起的元件破坏。另外，抑制开关元件的温度上升，因此能够降低实际动作时的开关损耗或导通损耗。
如以上，根据本实施方式中的结构，能够将半导体装置100E的长期可靠性的提高和电力损耗的降低一起实现。
另外，图8是表示与本实施方式有关的半导体装置的有源区域的结构的变形例的截面示意图。
在半导体装置100F中，埋入沟槽20的内部的栅极电极6的一部分或全部被置换为半导体层200F。
半导体层200F是具有负的温度系数的掺杂有氢的非晶硅或微晶硅。另外，在半导体层200F中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
并且，在沟槽20内的半导体层200F的上表面、侧面以及底面形成有氮化物层300F。在氮化物层300F中使用氮化硅(SiN)或氮化铝(AlN)。
根据这样的结构，能够抑制氢从半导体层200F脱离，因此能够提高栅极电阻的长期可靠性。
<第六实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图9是表示与本实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
在与本实施方式有关的半导体装置100G中，埋入沟槽20的内部的栅极电极6的一部分或全部被置换为半导体层200G。
如图9中示出的例子那样，半导体层200G具备半导体层201G以及形成于半导体层201G的上表面的半导体层202G。
半导体层201G由掺杂有氢的非晶硅形成。另一方面，半导体层202G由结晶率比半导体层201G高的非晶硅或微晶硅形成。另外，半导体层201G和半导体层202G的至少一部分按原子组成比含有1％以上的氢。
另外，在半导体层201G和半导体层202G中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
并且，在沟槽20内的半导体层202G的上表面形成有氮化物层300G。在氮化物层300G中使用氮化硅(SiN)或氮化铝(AlN)。
该氮化物层300G抑制氢从半导体层200G脱离，抑制栅极电阻的大小长期变动。
根据这样的结构，由形成于半导体层201G的上表面的半导体层202G抑制氢从该半导体层201G脱离，因此提高内置栅极电阻的可靠性。
另外，图10是表示与本实施方式有关的半导体装置的有源区域的结构的变形例的截面示意图。
在半导体装置100H中，埋入沟槽20的内部的栅极电极6的一部分或全部被置换为半导体层200H。
如图10中示出的例子那样，半导体层200H具备半导体层201H以及形成于半导体层201H的上表面的半导体层202H。
半导体层201H由掺杂有氢的非晶硅形成。另一方面，半导体层202H由结晶率比半导体层201H高的非晶硅或微晶硅形成。另外，半导体层201H和半导体层202H的至少一部分按原子组成比含有1％以上的氢。
另外，在半导体层201H和半导体层202H中，也可以将磷、硼或砷等杂质以任意的浓度进行掺杂。
并且，在沟槽20内的半导体层200H的上表面、侧面以及底面形成有氮化物层300H。即，氮化物层300H形成为覆盖半导体层202H的上表面及侧面、半导体层201H的侧面及底面。在氮化物层300H中使用氮化硅(SiN)或氮化铝(AlN)。
根据这样的构造，能够抑制氢从半导体层200H脱离，因此能够提高栅极电阻的长期可靠性。
<第七实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图12是表示与本实施方式有关的、内置于半导体芯片的栅极电阻区域周边结构的例子的截面示意图。
如图12中示出的例子那样，在半导体装置100I中，在具有负的温度系数且构成内置栅极电阻30I的半导体层200I(第一电阻层)的正下方的区域的一部分或全部中，作为栅极绝缘膜7的SiO2膜被去除，形成有包括氮化硅或氮化铝膜的氮化物层400I(第二氮化物层)。
如图12中示出的例子那样，半导体层200I隔着氮化物层400I形成于p型的阱层12的上表面。即，氮化物层400I形成为与p型的阱层12的上表面直接接触。
半导体层200I是具有负的温度系数的、掺杂有氢的非晶硅或微晶硅。另外，在半导体层200I中，也可以将磷、硼或砷等以任意的浓度进行掺杂。
并且，氮化物层300I形成为覆盖半导体层200I。在氮化物层300I中使用氮化硅(SiN)或氮化铝(AlN)。氮化物层300I形成为覆盖层间绝缘膜8的上表面的一部分、栅极电极6I的上表面的一部分以及半导体层200I的上表面的一部分。栅极电极6I隔着栅极绝缘膜7形成于n-型的漂移层1的上表面的一部分和沟槽20内。
氮化物具有与SiO2相比高一个数量级左右至两个数量级左右的热导率。因此，在有源区域中产生的热经由氮化物层400I高效地到达半导体层200I，由此能够减轻有源区域与电阻层(半导体层200I)的温度差。
由此，能够提高电阻层(半导体层200I)的电阻变化相对于温度变化的追踪性。另外，氮化物层400I能够抑制氢从电阻层(半导体层200I)脱离，因此还能够提高栅极电阻的长期可靠性。
<第八实施方式>
说明与本实施方式有关的半导体装置。在以下的说明中，对与在以上记载的实施方式中说明的结构要素同样的结构要素附加相同的符号来进行图示，适当省略其详细的说明。
<关于半导体装置的结构>
图13是表示与本实施方式有关的半导体装置的有源区域的结构的例子的截面示意图。
如图13中示出的例子那样，作为沟槽栅极型半导体装置的半导体装置100J将n-型的硅基板用作n-型的漂移层1。而且，在n-型的漂移层1的表层形成有p型的基底层5。
在此，沟槽栅极型半导体装置中的沟槽栅极分为三种。第一种是在单侧或两侧的侧壁形成沟道的有源栅极21(第三沟槽)。在图13中，有源栅极21与栅极端子15连接。第二种是不与栅极电极连接而与浮动电位或发射极电位连接的虚设栅极22(第二沟槽)。在图13中，虚设栅极22与发射极端子16连接。而且，第三种是与栅极电极连接、但不在侧壁形成沟道的有源虚设栅极23(第一沟槽)。在图13中，有源虚设栅极23与栅极端子15连接。
在本实施方式中，埋入有源虚设栅极23的沟槽内部的栅极电极被置换为半导体层200J(第一栅极电极)和半导体层200的上表面的氮化物层300J。
半导体层200J是具有负的温度系数的掺杂有氢的非晶硅或微晶硅。另外，在半导体层200J中，也可以将磷、硼或砷等以任意的浓度进行掺杂。另外，半导体层200J的至少一部分按原子组成比含有1％以上的氢。
另外，氮化物层300J由氮化硅或氮化铝形成。
另一方面，在有源栅极21的内部和虚设栅极22的内部，埋入有相对于温度的电阻变化微小的半导体层200K(第二栅极电极)。半导体层200K例如是以高浓度掺杂有硼或磷的多晶硅。
根据这样的结构，随着温度的上升而有源虚设栅极23的内部的电阻变小。因此，元件整体的开关速度增加。由此，能够降低高温下的开关损耗。
另一方面，有源栅极21的内部的电阻不会根据温度而变化，因此沟道接通或截止的时机不依赖于温度。如果对有源栅极21的内部电极应用具有负的温度系数的半导体层200J，则在局部地产生热的情况下，由于该区域的沟道优先接通而电流集中，有可能元件破损。
另一方面，根据本实施方式，有源栅极21的开关速度不依赖于温度而固定。由此，即使在高温下，也能够使电流在有源区域中均匀地流动，因此能够提高半导体装置的可靠性。
<第一至第八实施方式的变形例>
在以上记载的实施方式中，作为n-型的漂移层1的材料设想了n-型的硅基板，但是n-型的漂移层1的材料不限于硅，例如也可以是氮化镓、碳化硅、氮化铝、金刚石或氧化镓等宽带隙半导体。
在此，宽隙半导体一般是指具有大约2eV以上的禁带宽度的半导体，已知氮化镓(GaN)等III族氮化物、氧化锌(ZnO)等II族氧化物、硒化锌(ZnSe)等II族硫属化物、金刚石以及碳化硅等。
另外，在以上记载的实施方式中，作为开关元件示出了沟槽栅极型的IGBT的例子，但是即使是纵型的MOS晶体管或逆导型IGBT(RC-IGBT)等也能够应用上述的实施方式。
<关于通过以上记载的实施方式产生的效果>
接着，示出通过以上记载的实施方式产生的效果的例子。此外，在以下的说明中，基于在以上记载的实施方式中示出例子的具体的结构记载该效果，但是也可以在产生同样的效果的范围与在本申请说明书中示出例子的其它具体的结构进行置换。
另外，该置换也可以跨多个实施方式地进行。即，也可以是将在不同的实施方式中示出例子的各个结构进行组合来产生同样的效果的情况。
根据以上记载的实施方式，半导体装置具备n-型的漂移层1、p型的基底层5、n+型的发射极层9、栅极绝缘膜7、栅极电极6A、栅极焊盘电极13、第一电阻层以及第一氮化物层。在此，第一电阻层例如对应于半导体层200、半导体层200B、半导体层201以及半导体层201D中的至少一个。另外，第一氮化物层例如对应于氮化物层300、氮化物层300B、氮化物层300C以及氮化物层300D中的至少一个。p型的基底层5形成于n-型的漂移层1的表层。n+型的发射极层9选择性地形成于p型的基底层5的表层。栅极绝缘膜7形成为与被n-型的漂移层1和n+型的发射极层9夹住的p型的基底层5接触。栅极电极6A形成为与栅极绝缘膜7接触。栅极焊盘电极13形成为与栅极电极6A分离。半导体层200将栅极电极6A与栅极焊盘电极13进行电连接。氮化物层300形成为覆盖半导体层200的上表面。而且，半导体层200的电阻具有负的温度系数。另外，半导体层200由掺杂有氢的非晶硅形成。另外，氮化物层300由氮化硅层或氮化铝层形成。
根据这样的结构，在作为添加有氢的非晶硅的半导体层200的上表面形成有氮化物层300，因此在高温动作时也降低氢从作为非晶硅的半导体层200脱离。因此，栅极电阻的温度特性和电阻值的变动得以抑制，能够提高栅极电阻的可靠性。
此外，能够适当省略这些结构以外的在本申请说明书中示出例子的其它结构。即，只要至少具备这些结构，就能够产生以上记载的效果。
然而，即使在将本申请说明书中示出例子的其它结构中的至少一个适当追加到以上记载的结构的情况下，即在适当追加了没有作为以上记载的结构提及的在本申请说明书中示出例子的其它结构的情况下，也能够产生同样的效果。
另外，根据以上记载的实施方式，半导体装置具备沟槽20，该沟槽20形成为从n-型的漂移层1的上表面起贯通n+型的发射极层9和p型的基底层5而到达n-型的漂移层1内。栅极绝缘膜7沿着沟槽20的底面和侧面形成。另外，栅极电极6A形成于被栅极绝缘膜7包围的沟槽20内。根据这样的结构，在高温动作时也降低氢从作为非晶硅的半导体层200脱离。因此，栅极电阻的温度特性和电阻值的变动得以抑制，能够提高栅极电阻的可靠性。
另外，根据以上记载的实施方式，半导体层200的至少一部分按原子组成比含有1％以上的氢。根据这样的结构，在作为添加有氢的非晶硅的半导体层200的上表面形成有氮化物层300，因此在高温动作时也降低氢从作为非晶硅的半导体层200脱离。
另外，根据以上记载的实施方式，栅极电极6A由多晶硅形成。根据这样的结构，在作为添加有氢的非晶硅的半导体层200的上表面形成有氮化物层300，因此在高温动作时也降低氢从作为非晶硅的半导体层200脱离。
另外，根据以上记载的实施方式，半导体装置具备形成为覆盖半导体层200B的下表面的第二氮化物层。在此，第二氮化物层例如对应于氮化物层301。根据这样的结构，能够抑制氢从半导体层200B向栅极绝缘膜7脱离。由此，能够提高内置栅极电阻30B的长期可靠性。另外，能够抑制因氢原子进入栅极绝缘膜7所引起的半导体装置的性能劣化。
另外，根据以上记载的实施方式，半导体装置具备形成于半导体层201的上表面的第二电阻层。在此，第二电阻层例如对应于半导体层202。另外，氮化物层300C形成为覆盖半导体层202的上表面。另外，半导体层201和半导体层202按原子组成比含有1％以上的氢。另外，半导体层202的结晶率高于半导体层201的结晶率。根据这样的结构，能够利用半导体层202和氮化物层300C抑制氢从半导体层201脱离。因此，能够抑制内置栅极电阻30C的大小随时间而变化，能够提供长期可靠性高的半导体装置。
另外，根据以上记载的实施方式，半导体装置具备形成于半导体层201D的上表面、侧面以及下表面的第二电阻层。在此，第二电阻层例如对应于半导体层202D。另外，氮化物层300D形成为覆盖半导体层202D的上表面。另外，半导体层201D和半导体层202D按原子组成比含有1％以上的氢。另外，半导体层202D的结晶率高于半导体层201D的结晶率。根据这样的结构，能够利用半导体层202D和氮化物层300D抑制氢从半导体层201D脱离。
另外，根据以上记载的实施方式，第一电阻层是按原子组成比含有1％以上的氢的非晶硅。另外，第二电阻层是按原子组成比含有1％以上的氢的微晶硅。根据这样的结构，能够利用第二电阻层和第一氮化物层抑制氢从第一电阻层脱离。
另外，根据以上记载的实施方式，半导体装置具备n-型的漂移层1、p型的基底层5、n+型的发射极层9、沟槽20、栅极绝缘膜7、第一栅极电极以及第一氮化物层。在此，第一栅极电极例如对应于半导体层200E、半导体层200F、半导体层201G以及半导体层201H中的至少一个。另外，第一氮化物层例如对应于氮化物层300E、氮化物层300F、氮化物层300G以及氮化物层300H中的至少一个。p型的基底层5形成于n-型的漂移层1的表层。n+型的发射极层9选择性地形成于p型的基底层5的表层。沟槽20形成为从n-型的漂移层1的上表面起贯通n+型的发射极层9和p型的基底层5而到达n-型的漂移层1内。栅极绝缘膜7沿着沟槽20的底面和侧面形成。半导体层200E形成于被栅极绝缘膜7包围的沟槽20内。氮化物层300E形成为覆盖半导体层200E的至少上表面。而且，半导体层200E的电阻具有负的温度系数。另外，半导体层200E由掺杂有氢的非晶硅形成。另外，半导体层200E的至少一部分按原子组成比含有1％以上的氢。另外，氮化物层300E由氮化硅层或氮化铝层形成。根据这样的结构，具有负的温度系数的半导体层200E作为栅极电极形成于沟槽20内，由此能够使栅极电阻相对于元件的温度变化敏感地变化。因而，能够抑制电流集中，并且能够使元件的温度上升缓和。因此，能够实现栅极电阻的可靠性的提高和电力损耗的降低这双方。另外，通过在半导体层200E的上表面形成氮化物层300E，能够降低氢从半导体层200E脱离。由此，能够提高栅极电阻的长期可靠性。
此外，能够适当省略这些结构以外的在本申请说明书中示出例子的其它结构。即，只要具备至少这些结构，就能够产生以上记载的效果。
然而，即使在将本申请说明书中示出例子的其它结构中的至少一个适当追加到以上记载的结构的情况下，即在适当追加了没有作为以上记载的结构提及的在本申请说明书中示出例子的其它结构的情况下，也能够产生同样的效果。
另外，根据以上记载的实施方式，氮化物层300F形成为覆盖半导体层200F的上表面、侧面以及底面。根据这样的结构，能够抑制氢从半导体层200F脱离，因此能够提高栅极电阻的长期可靠性。
另外，根据以上记载的实施方式，半导体装置具备形成于第一栅极电极的上表面的第二栅极电极。在此，第二栅极电极例如对应于半导体层202G和半导体层202H中的至少一个。氮化物层300G形成为覆盖半导体层202G的至少上表面。另外，半导体层201G和半导体层202G按原子组成比含有1％以上的氢。另外，半导体层202G的结晶率高于半导体层201G的结晶率。根据这样的结构，由形成于半导体层201G的上表面的半导体层202G抑制氢从该半导体层201G脱离，因此提高内置栅极电阻的可靠性。
另外，根据以上记载的实施方式，半导体层201G是按原子组成比含有1％以上的氢的非晶硅。另外，半导体层202G是按原子组成比含有1％以上的氢的微晶硅。根据这样的结构，由形成于半导体层201G的上表面的半导体层202G抑制氢从该半导体层201G脱离，因此提高内置栅极电阻的可靠性。
另外，根据以上记载的实施方式，氮化物层300H形成为覆盖半导体层202H的上表面及侧面、半导体层201H的侧面及底面。根据这样的结构，用氮化物层300H覆盖半导体层201H和半导体层202H的外周，由此能够抑制氢从半导体层200H脱离，因此能够提高栅极电阻的长期可靠性。
另外，根据以上记载的实施方式，半导体装置具备栅极焊盘电极13、电阻层以及第二氮化物层。在此，电阻层例如对应于半导体层200、半导体层200B、半导体层201以及半导体层201D中的至少一个。另外，第二氮化物层例如对应于氮化物层300、氮化物层300B、氮化物层300C以及氮化物层300D中的至少一个。栅极焊盘电极13形成为与半导体层200E分离。半导体层200将半导体层200E与栅极焊盘电极13进行电连接。氮化物层300形成为覆盖半导体层200的上表面。而且，半导体层200的电阻具有负的温度系数。另外，半导体层200由掺杂有氢的非晶硅形成。另外，氮化物层300由氮化硅层或氮化铝层形成。根据这样的结构，在作为添加有氢的非晶硅的半导体层200的上表面形成有氮化物层300，因此在高温动作时也降低氢从作为非晶硅的半导体层200脱离。因此，栅极电阻的温度特性和电阻值的变动得以抑制，能够提高栅极电阻的可靠性。
<关于以上记载的实施方式中的变形例>
在以上记载的实施方式中，有时还记载各个结构要素的材质、材料、尺寸、形状、相对的配置关系或实施的条件等，但是它们在所有方面均是一个例子，不限于在本申请说明书中记载的内容。
因而，在本申请说明书中公开的技术的范围内可设想未示出例子的无数个变形例和均等物。例如，包括将至少一个结构要素进行变形的情况、追加的情况或省略的情况、以及提取至少一个实施方式中的至少一个结构要素来与其它实施方式的结构要素进行组合的情况。
并且，以上记载的实施方式中的各个结构要素是概念性的单位，在本申请说明书中公开的技术的范围内包括一个结构要素由多个构造物构成的情况、一个结构要素对应于某构造物的一部分的情况以及多个结构要素被配备于一个构造物的情况。
另外，在以上记载的实施方式中的各个结构要素中，只要发挥相同的功能，则包括具有其它构造或形状的构造物。
另外，本申请说明书中的说明是为了与本技术有关的所有目的而被参照，均不应认为是以往技术。
另外，在以上记载的实施方式中，在未特别指定而记载了材料名等的情况下，只要不产生矛盾，则在该材料中包含其它添加物，例如包含合金等。

Claims (18)

1.一种半导体装置，具备：
第一导电类型的漂移层(1)；
第二导电类型的基底层(5)，形成于所述漂移层(1)的表层；
第一导电类型的发射极层(9)，选择性地形成于所述基底层(5)的表层；
栅极绝缘膜(7)，形成为与被所述漂移层(1)和所述发射极层(9)夹住的所述基底层(5)接触；
栅极电极(6A、6B、6C、6D)，形成为与所述栅极绝缘膜(7)接触；
栅极焊盘电极(13)，形成为与所述栅极电极(6A、6B、6C、6D)分离；
第一电阻层(200，200B，201，201D、200I)，将所述栅极电极(6A、6B、6C、6D)与所述栅极焊盘电极(13)进行电连接；以及
第一氮化物层(300，300B，300C，300D)，形成为覆盖所述第一电阻层(200，200B，201，201D、200I)的上表面，
其中，所述第一电阻层(200，200B，201，201D、200I)的电阻具有负的温度系数，
所述第一电阻层(200，200B，201，201D、200I)由掺杂有氢的非晶硅形成，
所述第一氮化物层(300，300B，300C，300D)由氮化硅层或氮化铝层形成。
2.根据权利要求1所述的半导体装置，其中，
还具备沟槽(20)，该沟槽(20)形成为从所述漂移层(1)的上表面起贯通所述发射极层(9)和所述基底层(5)而到达所述漂移层(1)内，
所述栅极绝缘膜(7)沿着所述沟槽(20)的底面和侧面形成，
所述栅极电极(6A、6B、6C、6D)形成于被所述栅极绝缘膜(7)包围的所述沟槽(20)内。
3.根据权利要求1或2所述的半导体装置，其中，
所述第一电阻层(200，200B，201，201D、200I)的至少一部分按原子组成比含有1％以上的氢。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
所述栅极电极(6A、6B、6C、6D)由多晶硅形成。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
还具备第二氮化物层(301、400I)，该第二氮化物层(301、400I)形成为覆盖所述第一电阻层(200B、200I)的下表面。
6.根据权利要求5所述的半导体装置，其中，
还具备第二导电类型的阱层(12)，该第二导电类型的阱层(12)形成为与所述第二氮化物层(400I)的下表面的一部分或全部直接接触。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
还具备第二电阻层(202)，该第二电阻层(202)形成于所述第一电阻层(201)的上表面，
所述第一氮化物层(300C)形成为覆盖所述第二电阻层(202)的上表面，
所述第一电阻层(201)和所述第二电阻层(202)按原子组成比含有1％以上的氢，
所述第二电阻层(202)的结晶率高于所述第一电阻层(201)的结晶率。
8.根据权利要求1至6中的任一项所述的半导体装置，其中，
还具备第二电阻层(202D)，该第二电阻层(202D)形成于所述第一电阻层(201D)的上表面、侧面以及下表面，
所述第一氮化物层(300D)形成为覆盖所述第二电阻层(202D)的上表面，
所述第一电阻层(201D)和所述第二电阻层(202D)按原子组成比含有1％以上的氢，
所述第二电阻层(202D)的结晶率高于所述第一电阻层(201D)的结晶率。
9.根据权利要求7或8所述的半导体装置，其中，
所述第一电阻层(201、201D)是按原子组成比含有1％以上的氢的非晶硅，
所述第二电阻层(202、202D)是按原子组成比含有1％以上的氢的微晶硅。
10.根据权利要求1至9中的任一项所述的半导体装置，其中，
所述栅极电极(6A、6B、6C、6D)与所述第一电阻层(200，200B，201，201D、200I)直接接触。
11.一种半导体装置，具备：
第一导电类型的漂移层(1)；
第二导电类型的基底层(5)，形成于所述漂移层(1)的表层；
第一导电类型的发射极层(9)，选择性地形成于所述基底层(5)的表层；
沟槽(20)，形成为从所述漂移层(1)的上表面起贯通所述发射极层(9)和所述基底层(5)而到达所述漂移层(1)内；
栅极绝缘膜(7)，沿着所述沟槽(20)的底面和侧面形成；
第一栅极电极(200E，200F，201G，201H)，形成于被所述栅极绝缘膜(7)包围的所述沟槽(20)内；以及
第一氮化物层(300E，300F，300G，300H)，形成为覆盖所述第一栅极电极(200E，200F，201G，201H)的至少上表面，
其中，所述第一栅极电极(200E，200F，201G，201H)的电阻具有负的温度系数，
所述第一栅极电极(200E，200F，201G，201H)由掺杂有氢的非晶硅形成，
所述第一栅极电极(200E，200F，201G，201H)的至少一部分按原子组成比含有1％以上的氢，
所述第一氮化物层(300E，300F，300G，300H)由氮化硅层或氮化铝层形成。
12.根据权利要求11所述的半导体装置，其中，
所述第一氮化物层(300F)形成为覆盖所述第一栅极电极(200F)的上表面、侧面以及底面。
13.根据权利要求11或12所述的半导体装置，其中，
还具备第二栅极电极(202G、202H)，该第二栅极电极(202G、202H)形成于所述第一栅极电极(201G、201H)的上表面，
所述第一氮化物层(300G，300H)形成为覆盖所述第二栅极电极(202G、202H)的至少上表面，
所述第一栅极电极(201G、201H)和所述第二栅极电极(202G、202H)按原子组成比含有1％以上的氢，
所述第二栅极电极(202G、202H)的结晶率高于所述第一栅极电极(201G、201H)的结晶率。
14.根据权利要求13所述的半导体装置，其中，
所述第一栅极电极(201G、201H)是按原子组成比含有1％以上的氢的非晶硅，
所述第二栅极电极(202G、202H)是按原子组成比含有1％以上的氢的微晶硅。
15.根据权利要求13或14所述的半导体装置，其中，
所述第一氮化物层(300H)形成为覆盖所述第二栅极电极(202H)的上表面及侧面、所述第一栅极电极(201H)的侧面及底面。
16.根据权利要求11至15中的任一项所述的半导体装置，其中，还具备：
栅极焊盘电极(13)，形成为与所述第一栅极电极(200E，200F，201G，201H)分离；
电阻层(200，200B，201，201D)，将所述第一栅极电极(200E，200F，201G，201H)与所述栅极焊盘电极(13)进行电连接；以及
第二氮化物层(300，300B，300C，300D)，形成为覆盖所述电阻层(200，200B，201，201D)的上表面，
其中，所述电阻层(200，200B，201，201D)的电阻具有负的温度系数，
所述电阻层(200，200B，201，201D)由掺杂有氢的非晶硅形成，
所述第二氮化物层(300，300B，300C，300D)由氮化硅层或氮化铝层形成。
17.一种半导体装置，具备：
第一导电类型的漂移层(1)；
第二导电类型的基底层(5)，形成于所述漂移层(1)的表层；
第一导电类型的发射极层(9)，选择性地形成于所述基底层(5)的表层；
第一沟槽(23)和多个第二沟槽(22)，形成为从所述漂移层(1)的上表面起贯通所述基底层(5)而到达所述漂移层(1)内；
第三沟槽(21)，形成为从所述漂移层(1)的上表面起贯通所述发射极层(9)和所述基底层(5)而到达所述漂移层(1)内；
栅极绝缘膜(7)，沿着所述第一沟槽(23)、第二沟槽(22)以及第三沟槽(21)的底面和侧面形成；
第一栅极电极(200J)，形成于被所述栅极绝缘膜(7)包围的所述第一沟槽(23)内；
第二栅极电极(200K)，形成于被所述栅极绝缘膜(7)包围的所述第二沟槽(22)内以及被所述栅极绝缘膜(7)包围的所述第三沟槽(21)内；以及
氮化物层(300J)，形成为覆盖所述第一栅极电极(200J)的至少上表面，
其中，所述第三沟槽(21)内的所述第二栅极电极(200K)和所述第二沟槽(23)内的所述第一栅极电极(200J)连接于栅极端子(15)，
所述第一栅极电极(200J)的电阻具有负的温度系数，
所述第一栅极电极(200J)由掺杂有氢的非晶硅形成，
所述第一栅极电极(200J)的至少一部分按原子组成比含有1％以上的氢，
所述氮化物层(300J)由氮化硅或氮化铝形成。
18.根据权利要求17所述的半导体装置，其中，
形成于所述第二沟槽(22)内和所述第三沟槽(21)内的所述第二栅极电极(200K)由多晶硅形成。
CN201980018090.8A 2018-03-28 2019-01-16 半导体装置 Active CN111954931B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018061132 2018-03-28
JP2018-061132 2018-03-28
PCT/JP2019/001060 WO2019187509A1 (ja) 2018-03-28 2019-01-16 半導体装置

Publications (2)

Publication Number Publication Date
CN111954931A true CN111954931A (zh) 2020-11-17
CN111954931B CN111954931B (zh) 2023-11-10

Family

ID=68058044

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980018090.8A Active CN111954931B (zh) 2018-03-28 2019-01-16 半导体装置

Country Status (5)

Country Link
US (1) US11373998B2 (zh)
JP (1) JP6896154B2 (zh)
CN (1) CN111954931B (zh)
DE (1) DE112019001558T5 (zh)
WO (1) WO2019187509A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115632067A (zh) * 2022-11-10 2023-01-20 上海功成半导体科技有限公司 Igbt器件结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7319601B2 (ja) * 2019-11-01 2023-08-02 株式会社東芝 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103268888A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种具有发射极镇流电阻的igbt器件
CN104364907A (zh) * 2012-05-30 2015-02-18 株式会社电装 半导体装置
US20150364468A1 (en) * 2014-06-16 2015-12-17 Infineon Technologies Ag Discrete Semiconductor Transistor
JP2016058466A (ja) * 2014-09-08 2016-04-21 三菱電機株式会社 炭化珪素半導体装置
WO2016181903A1 (ja) * 2015-05-14 2016-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
CN106233454A (zh) * 2014-05-01 2016-12-14 松下知识产权经营株式会社 半导体装置及半导体模组
WO2017126167A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3100755B2 (ja) * 1992-05-28 2000-10-23 松下電子工業株式会社 縦型ｍｏｓ電界効果トランジスタ
JP4791700B2 (ja) 2004-03-29 2011-10-12 株式会社リコー 半導体装置、半導体装置の調整方法および電子装置
US20120256255A1 (en) * 2011-04-07 2012-10-11 Tieh-Chiang Wu Recessed trench gate structure and method of fabricating the same
JP2013065774A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置およびその製造方法
JP5696713B2 (ja) * 2012-11-06 2015-04-08 株式会社デンソー 半導体装置及びその検査方法
JP6100233B2 (ja) 2014-12-26 2017-03-22 株式会社東芝 半導体装置
JP6500912B2 (ja) * 2015-01-16 2019-04-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6514338B2 (ja) 2015-08-20 2019-05-15 株式会社日立製作所 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104364907A (zh) * 2012-05-30 2015-02-18 株式会社电装 半导体装置
CN103268888A (zh) * 2013-05-13 2013-08-28 电子科技大学 一种具有发射极镇流电阻的igbt器件
CN106233454A (zh) * 2014-05-01 2016-12-14 松下知识产权经营株式会社 半导体装置及半导体模组
US20150364468A1 (en) * 2014-06-16 2015-12-17 Infineon Technologies Ag Discrete Semiconductor Transistor
JP2016058466A (ja) * 2014-09-08 2016-04-21 三菱電機株式会社 炭化珪素半導体装置
WO2016181903A1 (ja) * 2015-05-14 2016-11-17 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
WO2017126167A1 (ja) * 2016-01-19 2017-07-27 三菱電機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115632067A (zh) * 2022-11-10 2023-01-20 上海功成半导体科技有限公司 Igbt器件结构及其制备方法

Also Published As

Publication number Publication date
JP6896154B2 (ja) 2021-06-30
CN111954931B (zh) 2023-11-10
US20210366901A1 (en) 2021-11-25
US11373998B2 (en) 2022-06-28
JPWO2019187509A1 (ja) 2020-12-03
WO2019187509A1 (ja) 2019-10-03
DE112019001558T5 (de) 2020-12-17

Similar Documents

Publication Publication Date Title
CN103413824B (zh) 一种rc-ligbt器件及其制作方法
US9219127B2 (en) SiC field effect transistor
JP6008145B2 (ja) 電力用半導体装置
CN109192779B (zh) 一种碳化硅mosfet器件及其制造方法
JP4028333B2 (ja) 半導体装置
US9245995B2 (en) Semiconductor device having power metal-oxide-semiconductor transistor
CN103794647B (zh) 一种双向igbt器件及其制作方法
WO2020199706A1 (zh) 双向功率器件及其制造方法
US9431394B2 (en) Power semiconductor package with gate and field electrode leads
US20100051963A1 (en) Power transistor
JP6896154B2 (ja) 半導体装置
JP2021145113A (ja) 半導体装置、電源回路、及び、コンピュータ
CN117497601B (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
JP2013021142A (ja) 半導体装置
US20160276474A1 (en) Semiconductor device
CN103545251B (zh) 用于形成半导体器件的方法
JP6271078B2 (ja) 半導体装置および電力変換装置
JP2017017145A (ja) 半導体装置
CN103489785A (zh) 超级结半导体器件的元胞结构和工艺实现方法
CN106098781A (zh) 一种沟槽结构的vdmos
CN114388606A (zh) 碳化硅金属氧化物半导体场效应晶体管及其制造方法
WO2021044624A1 (ja) 炭化珪素半導体装置および電力変換装置
CN108172610B (zh) 一种具有内置镇流电阻的高压igbt器件
CN107359193B (zh) 一种ldmos器件
KR101870826B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant