CN106233454A - 半导体装置及半导体模组 - Google Patents

半导体装置及半导体模组 Download PDF

Info

Publication number
CN106233454A
CN106233454A CN201580021556.1A CN201580021556A CN106233454A CN 106233454 A CN106233454 A CN 106233454A CN 201580021556 A CN201580021556 A CN 201580021556A CN 106233454 A CN106233454 A CN 106233454A
Authority
CN
China
Prior art keywords
mentioned
resistance
terminal
mosfet
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580021556.1A
Other languages
English (en)
Inventor
安田英司
大辻通也
正田笃哉
田口晶英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN106233454A publication Critical patent/CN106233454A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0013—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries acting upon several batteries simultaneously or sequentially
    • H02J7/0014—Circuits for equalisation of charge between batteries
    • H02J7/0016—Circuits for equalisation of charge between batteries using shunting, discharge or bypass circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明以削减搭载在印刷布线板上的零件件数、缩小零件的搭载面积为目的。本发明的MOSFET型半导体装置，是由形成在半导体基板内的多个半导体层形成晶体管并具有源极电极、栅极电极、漏极电极及栅极绝缘膜的MOSFET型半导体装置，其特征在于，具备形成在半导体基板的第一主面上的绝缘膜、形成在绝缘膜上并与漏极电极电连接的电阻膜、和形成在电阻膜上而成为面安装端子的电阻电极。通过该结构，能够削减搭载到印刷布线板上的零件件数而缩小零件的搭载面积，并且能够将在电阻膜中发生的热向印刷布线板侧传递，所以能够防止MOSFET的因热带来的误动作。

Description

半导体装置及半导体模组
技术领域
本发明涉及在将多个电池充电的充电电路的单元平衡电路中使用的MOSFET型的半导体装置及半导体模组。
背景技术
在锂离子电池等二次电池的充放电电路中，在将多个二次电池串联连接的情况下，有在各个二次电池的电池电压中发生偏差的情况。如果在二次电池的电池电压中发生偏差，则某个二次电池成为过放电或过充电，会使该二次电池劣化。
作为抑制这样的二次电池的电池电压的偏差的手段，在非专利文献1中，记载有将MOSFET及电阻器并联地与各个二次电池连接的电路。在该电路中，如果各个二次电池的电池电压成为规定的电压以上，则进行控制以使与该二次电池连接的MOSFET导通。当MOSFET导通，则连接于该MOSFET的二次电池通过电阻器而放电，电池电压下降。由此，能够调整多个二次电池的电池电压的平衡，能够防止二次电池成为过充电或过放电，防止二次电池的劣化。另外，电阻器是由其电阻值决定二次电池的放电电流值的器件。
此外，当MOSFET导通，则连接于该MOSFET的电阻器发热。因此，当使电阻器与MOSFET接近配置，则MOSFET有可能因从电阻器产生的热而误动作。为了防止该情况，在非专利文献1所记载的电路中，将电阻器和MOSFET分别作为单独的零件搭载于印刷布线板。
进而，当将电池或构成电池的电池单元(以下简称作电池)充电时，串联地连接电池，对串联连接的电池施加电压，将各电池升压为规定的电压。在将串联连接的电池充电的情况下，被充电后的各单元的电压与其他单元不同，当在1个电池达到了规定的电压的阶段不将充电停止而继续充电，则该电池成为过充电。为了将全部的电池充电为规定的电压，设置在即便有1个电池达到了规定的电压的情况下也将充电停止、使该单元放电的单元平衡电路。单元平衡电路在多个电池的充电中每当1个电池达到规定的电压就将充电停止，通过单元平衡电路的控制，仅将该电池放电到一定的电压。然后，再次进行充电，反复进行充电和放电，直到全部的电池成为规定的电压。由此，不会使电池成为过充电的状态，而进行充电直到使全部的电池成为规定的电压。
以下，使用图22，对单元平衡电路和使用它的充电电路进行说明。
图22是表示使用单元平衡电路的充电电路的概略结构的图。
如图22所示，充电电路由串联连接的多个电池121、和向多个电池121施加电压并防止过充电的单元平衡电路143构成。单元平衡电路143由连接在各电池121的正极端子、负极端子间而使电池121放电的MOSFET122、控制MOSFET122的动作的控制电路、决定放电电流并将放电电流变换为热的放电电阻123、和防止向MOSFET122施加过电流的芯片电阻125等构成。
这样的结构的单元平衡电路143，当1个电池121被充电到规定的电压则停止充电，通过控制电路的控制使连接于该电池121的MOSFET122成为ON(导通)，使该电池121放电到一定的电压。当放电到一定的电压，则使该MOSFET122成为OFF(截止)而将放电停止，开始向串联连接的电池121的充电。重复该动作，直到全部的电池121充电到规定的电压。由此，一边防止电池121被过充电一边将全部的电池121充电为规定的电压。
现有技术文献
专利文献
专利文献1：特开2007－85847号公报
非专利文献
非专利文献1：晶体管技术2014年1月号，CQ出版，2014年1月1日发行，62页～64页(トランジスタ技術2014年1月号、CQ出版、2014年1月1日発行、62頁～64頁)
发明内容
发明要解决的问题
但是，在非专利文献1所记载的保护电路中，对于一个MOSFET需要一个电阻器，所以具有搭载在印刷布线板上的零件件数变多、在印刷布线板上占用的搭载面积较大的问题。近年来，由于要求半导体零件的小型轻量化，所以解决这样的问题可以说是重要的。特别是，对于向比民用品更要求可靠性的汽车搭载的零件而言，问题在于随着零件间的基于焊料等的连接部位的增加、连接部位的焊料连接不良增加这样的可靠性的下降，虽然要求向半导体装置植入零件，但通过将上述保护电路的电阻器植入元件集成度高的半导体装置，作为热源的电阻器与MOSFET的距离变短，所以发生MOSFET因电阻器的热而误动作的问题。
这里，在近来的电池的充电中，要求充电时间的缩短，作为其一环，要求图22的单元平衡电路143的放电时间的缩短。为了缩短放电时间，需要使放电电阻123的电阻值较小、使放电电流较多。
但是，如果使放电电阻123的电阻值较小则发热量变多。即，发热量与功率成比例，而功率P用以下的式1决定。
P＝IV＝I(IR)＝I2R…式1
这里，I是放电电流的电流值[A]，R是放电电阻的电阻值[Ω]。
即，根据式1，如果放电电流变多则发热量变多。并且，如果发热量变多，则给电池121及周边电路带来热影响，特别是还会有电池121因发热而着火的情况，在安全性的方面成为问题。因此，虽然需要抑制温度的上升，但为了抑制温度上升而需要使放电电阻123的电阻值较大而使放电电流较少。但是，如果由于使放电电阻123的电阻值较大而使放电电流较少，则发生放电效率下降的问题。这样，在单元平衡电路143中，具有在放电效率和发热量间存在权衡的关系的问题。
用于解决问题的手段
本发明是为了解决上述问题而做出的，目的在于，将搭载在印刷布线板上的零件件数削减，将零件的搭载面积缩小，防止MOSFET因热而误动作，以及在低温时使放电电阻的电阻值较小而使放电效率提高，温度越高使电阻值越大来抑制发热量。
一种半导体装置，在半导体基板上集成有在将多个电池充电的充电电路中使用的单元平衡电路的放电开关用的MOSFET，其特征在于，还在半导体基板上集成有放电电阻，在该放电电阻之上集成有电阻电极；放电电阻具有：第一端子面，与MOSFET的漏极端子连接；第二端子面，与电阻电极连接；绝缘面，将第一端子面与第二端子面之间绝缘；第一端子面与MOSFET的漏极端子电连接；第二端子面，在放电电阻的上表面的除了第一端子面和绝缘面以外的全部区域中与电阻电极接触而电连接；半导体装置，在其上表面与搭载有单元平衡电路的安装基板的零件安装面对置而搭载时，电阻电极与安装基板的零件安装面上的端子接合部通过能够电导通的接合件而接合；在多个电池中的1个电池放电时，作为1个电池的两极端子的两个端子分别与电阻电极和MOSFET的源极端子电连接，并且MOSFET的漏极端子与源极端子之间被导通控制。
此外，一种半导体装置，在半导体基板上集成有在将多个电池充电的充电电路中使用的单元平衡电路的放电开关用的MOSFET，其特征在于，还在半导体基板上集成有放电电阻；放电电阻的一方的端子连接于MOSFET的漏极端子；放电电阻的电阻值具有正的温度依存性；在多个电池中的1个电池放电时，作为1个电池的两极端子的两个端子分别与放电电阻的另一方的端子和MOSFET的源极端子电连接，并且MOSFET的漏极端子与源极端子之间被导通控制。
发明效果
根据本发明的MOSFET型半导体装置，由于MOSFET和作为电阻器发挥功能的电阻膜形成在一个半导体装置内，所以与将它们分别作为单独的零件搭载于印刷布线板的情况相比，能够削减零件件数，并且能够缩小零件的搭载面积。
此外，将半导体装置的电阻电极作为面安装端子，将该半导体装置使用接合件倒装搭载于印刷布线板，与放电电阻的电阻电极连接的端子面在除了与漏极端子连接的端子面和绝缘面以外的全部区域中与电阻电极接触而使接触面积扩大从而能够将在电阻膜中发生的热更有效率地热传导，因此，在电阻膜中发生的热经过电阻电极而向印刷布线板侧散热。通过使电阻电极、接合件、印刷布线为热传导性高的金属等，能够进一步提高散热效率。由此，能够防止MOSFET因热而误动作。
进而，通过将半导体模组内的电阻及二极管植入半导体装置，能够削减半导体模组内的零件间的基于焊料等的连接部位，特别是能够降低搭载在比民用品更要求可靠性的汽车中的零件的故障率。
此外，通过使MOSFET和放电电阻1芯片化，使放电电阻具有正的温度依存性，从而温度越提高则放电电阻的电阻值越大，能够抑制放电电阻的发热量而抑制电路的高温化，此外在低温时放电电阻的电阻值变小所以放电电流变多，能够使放电效率提高。
附图说明
图1是表示搭载着本发明的实施方式1的MOSFET型半导体装置的半导体模组的图。
图2是表示本发明的实施方式1的MOSFET型半导体装置和半导体模组的连接部分的图。
图3是表示本发明的实施方式1的另一MOSFET型半导体装置和半导体模组的连接部分的图。
图4是表示本发明的实施方式1的MOSFET型半导体装置的平面图。
图5是图4所示的本发明的实施方式1的MOSFET型半导体装置的II－II剖视图。
图6是本发明的实施方式1的MOSFET型半导体装置的等价电路图。
图7是表示使用本发明的实施方式1的MOSFET型半导体装置的应用例的图。
图8是表示本发明的实施方式1的MOSFET型半导体装置的动作的图。
图9是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。
图10是表示本发明的实施方式1的MOSFET型半导体装置的制造方法的图。
图11是本发明的实施方式1的MOSFET型半导体装置的变形例的平面图。
图12是表示图11所示的本发明的实施方式1的MOSFET型半导体装置的变形例的III－III截面、以及其动作的剖视图。
图13是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。
图14是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。
图15是表示本发明的实施方式2的半导体装置的结构的剖视图。
图16是表示本发明的实施方式2的放电电阻的电阻值的温度依存性的图。
图17是表示本发明的实施方式2的单元平衡电路的结构的图。
图18是表示本发明的实施方式3的半导体装置的结构的剖视图。
图19是表示本发明的实施方式4的半导体装置的结构的剖视图。
图20是表示本发明的实施方式5的P沟道晶体管构成的单元平衡电路的结构的图。
图21是表示具备本发明的实施方式6的附属零件的单元平衡电路的结构的图。
图22是表示使用背景技术的单元平衡电路的充电电路的概略结构的图。
图23是表示本发明的实施方式6的单元平衡电路的结构的图。
图24是本发明的实施方式6的MOSFET型半导体装置的平面图。
图25是图24所示的本发明的实施方式6的MOSFET型半导体装置的III－III剖视图。
图26是表示本发明的实施方式6的MOSFET型半导体装置的动作的图。
图27是图24所示的本发明的实施方式6的MOSFET型半导体装置的III－III剖视图。
图28是表示本发明的实施方式6的MOSFET型半导体装置的动作的图。
具体实施方式
(实施方式1)
以下，使用图1～图3对搭载了本实施方式1的MOSFET型半导体装置的半导体模组的MOSFET型半导体装置与印刷布线板(安装基板)的连接进行说明。半导体模组是在印刷布线板上搭载MOSFET型半导体装置、并做成一体的制品形态。图1是将BGA(Ball grid array)型芯片尺寸封装的半导体装置在印刷布线板上进行了面安装的例子。如图1所示，使半导体装置300上下反转，以使搭载有单元平衡电路的印刷布线板360与半导体装置300的搭载有面安装端子350的面相对置。并且，通过将印刷布线板360上的安装有零件的面(零件安装面)的连接端子的铜布线(端子接合部)352与半导体装置300的面安装端子(电阻电极)350用焊料(接合件)351接合，将半导体装置搭载于印刷布线板。
另外，BGA型芯片尺寸封装也可以是LGA(Land grid array)型芯片尺寸封装。
图2是将图1的连接部分放大的图。对应于后述的图5，半导体装置300的细节部没有图示。半导体装置300上下反转。在半导体基板371下，依次形成有绝缘膜372、电阻膜373、面安装端子350。电阻膜373的俯视的形状并不限于包括椭圆形的圆形，是多边形。
此外，图3与图2同样是将图1的连接部分放大的图，对应于后述的实施例1的图9，电阻膜373的俯视的形状并不限于包括椭圆形的圆形，是多边形的环状。
电阻膜373的周围被绝缘膜374覆盖。电阻膜373的包括中央区域在内的一部分区域从绝缘膜374露出，与面安装端子350接触。对于面安装端子350而言，在半导体装置侧，在电阻膜处通过铝溅射形成有铝层375，在最下层通过镀覆形成有镍层376。
能够将镍层376和印刷布线板360上的连接端子的铜布线352用焊料接合而在印刷布线板360上搭载半导体装置300。
通过上述那样的结构，通过将在单元平衡电路中使用的放电用的电阻作为电阻膜集成到半导体装置中，能够削减搭载于印刷布线板的单元平衡电路的零件件数，缩小零件的搭载面积，并且，由电阻膜373产生的热向面安装端子350、焊料351、印刷布线板360传递而被散热，所以与例如将镍层376和铜布线352进行引线连接的情况相比，能够使放电电阻与印刷布线板的距离变短，通过使散热路径的面积较大，对散热路径的电极、接合件使用金属等热传导率好的材料，从而能够将由放电电阻产生的热通过印刷布线板效率良好地传递。由此，能够防止MOSFET的因热造成的误动作。
另外，焊料351的材料有Sn－Pb类、Pb－Sn－Sb类、Sn－Sb类、Sn－Pb－Bi类、Bi－Sn类、Sn－Cu类、Sn－Pb－Cu类、Sn－In类、Sn－Ag类、Sn－Pb－Ag类、Pb－Ag类，但并不限定于这些。此外，铜布线352是铜、铁、镍、金、铝，并不限定于这些合金等。
以下，使用图4～图6对本实施方式1的MOSFET型半导体装置进行说明。图4是本发明的实施方式1的MOSFET型半导体装置的平面图。图5表示沿着图4的II－II线切取的剖视图。图6是本发明的实施方式1的MOSFET型半导体装置的等价电路图。本实施方式1的MOSFET型半导体装置1如图4及图5所示，具备半导体基板10、源极电极S、栅极电极G、漏极电极D、电阻电极R、栅极绝缘膜20、绝缘膜21、电阻膜(放电电阻)22、保护膜23和金属膜24。此外，P型半导体层11、N型的扩散层12、P型的扩散层13和沟槽14形成在半导体基板10内。此外，由半导体基板10、源极电极S、栅极电极G、漏极电极D和栅极绝缘膜20构成MOSFET。具体而言，是沟槽构造的纵型MOSFET。
这里，在将本实施方式1的MOSFET型半导体装置1搭载于印刷布线板(安装基板)时，如果设半导体基板10的与印刷布线板面对的面为第一主面10a、设第一主面10a的相反侧的面为第二主面10b，则源极电极S、栅极电极G、漏极电极D、绝缘膜21都形成在半导体基板10的第一主面10a上。在绝缘膜21上，形成有作为电阻器发挥功能的电阻膜22，进而在电阻膜22上形成有电阻电极R。图1～图3的半导体装置中，以与印刷布线板面对的第一主面10a为下方而进行了说明，但图5以后的半导体装置以第一主面10a为上方而进行说明。
即，源极电极S、栅极电极G、漏极电极D、电阻电极R都形成在第一主面10a侧，成为向印刷布线板倒装搭载而进行面安装时进行接合的端子。因此，能够不使用引线布线等而通过回流(reflow)等将MOSFET型半导体装置1搭载到印刷布线板。
此外，电阻膜22与漏极电极D直接连接。并且，漏极电极D如图5及图6所示，经由电阻膜22而与电阻电极R电连接。
在半导体基板10中的源极电极S的下层区域，在从第二主面10b侧到第一主面10a侧的方向上，依次形成有P型半导体层11、N型的扩散层12、P型的扩散层13，在漏极电极D及绝缘膜21的下层区域，仅形成有P型半导体层11。在电阻膜22与P型半导体层11之间夹着绝缘膜21，所以将P型半导体层11与电阻膜22电绝缘。
半导体基板10的沟槽14如图5所示，形成为，从第一主面10a穿过P型的扩散层13及N型的扩散层12到达P型半导体层11。此外，沟槽14的俯视的长度如图4所示，形成为，从半导体基板10的形成栅极电极G的区域伸长到源极电极S的下层区域。
在沟槽14的内侧表面形成有栅极绝缘膜20，在栅极绝缘膜20的更内部形成有栅极电极G。即，栅极电极G隔着栅极绝缘膜20而与N型的扩散层12面对。
保护膜23以源极电极S、栅极电极G、漏极电极D、电阻电极R的至少一部分从保护膜23露出的方式开口，将第一主面10a侧的MOSFET型半导体装置的表面覆盖。例如，如图4所示，源极电极S、栅极电极G、漏极电极D、电阻电极R在半导体基板10的第一主面10a侧都从保护膜23以圆形露出。
金属膜24由低电阻的金属部件形成在半导体基板10的第二主面10b，以使从源极电极S流到半导体基板10的第二主面10b侧的电流能效良好地向漏极电极D导通的方式发挥功能。
图7是本实施方式1的MOSFET型半导体装置1的应用例，表示在串联连接着两个二次电池B1、B2的电路上并联连接着本实施方式1的MOSFET型半导体装置1的电路。
例如，当二次电池B1的电池电压成为规定的电压以上，则被控制为，使连接在二次电池B1上的MOSFET型半导体装置1的MOSFET导通。当MOSFET导通，则二次电池B1通过作为电阻器发挥功能的电阻膜22放电，二次电池B1的电池电压下降。另一方面，当另一方的二次电池B2的电池电压小于规定的电压，则连接在二次电池B2上的MOSFET被控制为截止。在MOSFET为截止状态的情况下，二次电池B2不通过电阻膜22放电，在未图示的充电电路中被充电。即，通过控制两个MOSFET的导通截止，能够仅将两个二次电池B1、B2的某一方充电。
由此，能够调整电池电压的平衡，防止二次电池B1、B2成为过充电或过放电，能够防止二次电池的劣化。在将二次电池串联连接两个以上的情况下，只要对应于其数量而将本实施方式1的MOSFET型半导体装置1对各个二次电池并联连接就可以。另外，在连接在二次电池B1上的MOSFET导通的情况下，电流I从二次电池B1的正极端子经过MOSFET及电阻膜22向二次电池B1的负极端子流动。电流I的电流值由电阻膜22的电阻值决定。
在本实施方式1的MOSFET型半导体装置1中，由半导体基板10、源极电极S、栅极电极G、漏极电极D及栅极绝缘膜20构成的MOSFET、和作为电阻器发挥功能的电阻膜22形成在一个半导体装置内。因此，与将它们分别作为单独的零件搭载到印刷布线板上的情况相比，能够削减零件件数，能够缩小零件的搭载面积。
接着，使用图8说明本实施方式1的MOSFET型半导体装置的动作。如图8所示，当对栅极电极G施加电压，则在沟槽14的周边的N型的扩散层12中形成反型层12a。并且，流到源极电极S的电流I经过P型的扩散层13、反型层12a、P型半导体层11、金属膜24、P型半导体层11，向漏极电极D流动。
此外，如上述那样，漏极电极D经由电阻膜22，与电阻电极R电连接。因此，流到漏极电极D的电流I经由电阻膜22向电阻电极R流动。并且，由于电阻电极R是面安装端子，所以在电流I通过电阻膜22时发生的热经过电阻电极R向印刷布线板侧散热，能够防止MOSFET被加热而误动作。
另外，优选如图4及图5所示那样，电阻电极R形成在电阻膜22上的一部分区域(与电阻电极连接的第二端子面)，漏极电极D将该一部分区域的周围区域包含而形成，形成在电阻膜22上的一部分区域的周围区域(与MOSFET的漏极端子连接的第一端子面)上的漏极电极D，在用绝缘膜等与电阻电极R分离的状态(绝缘面)下将电阻电极R的周围包围而形成。即，电阻膜22在俯视中遍及整周从电阻电极R伸出而形成，漏极电极D不仅接触在第一主面10a上而形成，也形成在电阻膜22上的从电阻电极R伸出的部分上，形成在电阻膜22上的从电阻电极R伸出的部分上的漏极电极D，在与电阻电极R分离的状态下将电阻电极R的周围包围而形成。在此情况下，从漏极电极D经由电阻膜22向电阻电极R流动的电流从形成在电阻电极R的周围的漏极电极D全方位地以较宽的电流路径流入，所以能够将在电阻膜22中发生的热从全方位的电阻电极R有效率地散热。作为本发明的半导体装置的一实施方式，可以是，与电阻电极连接的端子面在除了放电电阻的上表面的与MOSFET的漏极端子连接的端子面和绝缘面以外的全部区域中与电阻电极接触而电连接。这里，所谓整周、全方位及全部的区域，不需要一定是连续的，只要以使漏极电极D与电阻电极R之间的电流路径变宽的方式形成漏极电极D就可以。
图9是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。进而，如图9所示，可以是，电阻膜22是环状，与电阻电极R在整周上接触。即，电阻膜22其中央部开口，电阻电极R与电阻膜22的上表面的整周及电阻膜22的开口的内侧的侧面的整周接触。在此情况下，从漏极电极D经由电阻膜22向电阻电极R流动的电流也从形成在电阻电极R的周围的漏极电极D全方位地以较宽的电流路径流入，所以能够将在电阻膜22中发生的热从全方位的电阻电极R有效率地散热，而由于电阻电极R与电阻膜22的开口的内侧的侧面的整周接触，所以能够更有效率地散热。
作为本发明的半导体装置的一个实施方式，可以是，将漏极电极D和电阻电极R分离的绝缘膜不仅将电阻膜22的上表面覆盖，也将侧面的一部分覆盖。
进而，如果使电阻膜22为圆形，则漏极电极D与电阻电极R之间的电流从全方位均等地流入，所以能够更有效率地使热分散，所以是优选的。这里，所谓圆形，在如图5那样电阻膜22不具有开口部的情况下是指圆板形状，在如图9那样电阻膜是具有开口部的环状的情况下是指圆环形状。
作为本发明的半导体装置的一实施方式，电阻膜的俯视的形状并不限于包括椭圆形的圆形，而可以是多边形。
接着，使用图10对本发明的实施方式1的MOSFET型半导体装置的制造方法进行说明。首先，如图10的(a)所示，准备整个区域是P型半导体层11的半导体基板10。在本实施方式1中，使用P++型硅层11a，使其一个面外延成长，得到P－型外延成长层11b。此时，P型半导体层11为P++型硅层11a和P－型外延成长层11b的2层构造。这里，将半导体基板10的P－型外延成长层11b侧的面设为第一主面10a，将相反侧的面设为第二主面10b。
并且，如图10的(b)所示，向半导体基板10的第一主面10a的形成漏极电极的预定部位，进行硼的离子注入，进行推进扩散(drive-in diffusion)而形成P+型扩散层11c。由此，P型半导体层11为P++型硅层11a、P－型外延成长层11b和P+型扩散层11c的3层构造。该P+型扩散层11c是为了将流到第二主面10b侧的电流向第一主面10a侧拉回而设置的，为了使MOSFET的导通电阻降低而要求是低电阻。通过使硼的掺杂浓度提高，能够使P+型扩散层11c的电阻值较低。
接着，如图10的(c)所示，在半导体基板10的第一主面10a的形成源极电极的预定部位形成N型的扩散层12。具体而言，如果在将形成源极电极的预定部位以外的部位用掩模(masking)覆盖的状态下向半导体基板10的第一主面10a进行磷的离子注入，则能够在半导体基板10的第一主面10a的形成源极电极的预定部位形成N型的扩散层12。
然后，如图10的(d)所示，半在导体基板10的第一主面10a的形成栅极电极的预定部位形成沟槽14。具体而言，通过干法刻蚀等形成。这里，将沟槽14形成为，使沟槽14跨N型的扩散层12及P型半导体层11、即沟槽14的底面与P型半导体层11接触。
接着，如图10的(e)所示，在沟槽14的内侧表面形成栅极绝缘膜20。具体而言，通过使沟槽的内侧表面热氧化，形成作为栅极绝缘膜20的氧化膜。
接着，如图10的(f)所示，在半导体基板10的第一主面10a的形成源极电极的预定部位形成P型的扩散层13。具体而言，通过对该部位进行硼的离子注入，已形成的N型的扩散层12反型而成为P型的扩散层13。事先调整硼的离子注入量，以便能够使N型的扩散层12反型。此外，使得P型的扩散层13不到达P型半导体层11的区域。
接着，如图10的(g)所示，在半导体基板10的第一主面10a上，将形成源极电极、栅极电极、漏极电极的部位开口而形成绝缘膜21。具体而言，通过使半导体基板10的第一主面10a的开口的部位热氧化而形成绝缘膜21。并且，在绝缘膜21上形成电阻膜22。具体而言，通过CVD(Chemical Vapor Deposition)形成作为电阻膜22的多晶硅膜。
然后，如图10的(h)所示，将栅极电极G形成在栅极绝缘膜20的内侧，将源极电极S形成在半导体基板10的P型的扩散层13上，将漏极电极D形成在P+型扩散层11c上及电阻膜22上，将电阻电极R形成在电阻膜22上。此时，漏极电极D需要形成为，经由电阻膜22而被电连接。各电极的材料例如是铝，能够通过溅射等形成。
最后，如图10的(i)所示，在半导体基板10的第一主面10a侧的规定部位形成保护膜23，在半导体基板10的作为与第一主面10a相反侧的面的第二主面10b的整个面上形成金属膜24。保护膜23开口而形成，以使源极电极S、栅极电极G、漏极电极D、电阻电极R的至少一部分从保护膜23露出。具体而言，保护膜23能够通过涂敷而形成，金属膜24能够通过蒸镀例如铝等金属而形成。
通过该结构，由于在半导体装置的制造工序中形成作为电阻器发挥功能的电阻膜22，所以不需要另外准备电阻器，与以往的制造方法相比能够使成本降低。进而，由于电阻膜22是在半导体装置的制造工序中形成的，所以与以往的电阻器相比能够精密地控制电阻值。
此外，由于电阻膜22形成在作为面安装端子的漏极电极D与电阻电极R之间，所以如果计测漏极电极D与电阻电极R之间的电阻值，则由于该电阻值成为电阻膜22的电阻值，所以能够容易地计测电阻膜22的电阻值。
根据本实施方式1的MOSFET型半导体装置及其制造方法，由于由半导体基板10、源极电极S、栅极电极G、漏极电极D及栅极绝缘膜20构成的MOSFET、和作为电阻器发挥功能的电阻膜22形成在一个半导体装置内，所以与将它们分别作为单独的零件搭载于印刷布线板的情况相比，能够削减零件件数，能够缩小零件的搭载面积。
进而，由于漏极电极D经由电阻膜22而与电阻电极R电连接，所以流到漏极电极D中的电流经由电阻膜22向电阻电极R流动。并且，由于电阻电极R是面安装端子，所以电流I通过电阻膜22时发生的热经过电阻电极R而向印刷布线板侧散热，能够防止MOSFET被加热而误动作。
另外，在本实施方式1中，叙述了在半导体基板10形成P型半导体层11、N型的扩散层12、P型的扩散层13的情况，但也可以将它们的沟道全部反型。即，也可以代替本实施方式1的P型半导体层11、N型的扩散层12、P型的扩散层13而分别使用N型半导体层、P型的扩散层、N型的扩散层。
此外，图11是本发明的实施方式1的MOSFET型半导体装置的变形例的平面图。在本实施方式1中，叙述了将源极电极S、栅极电极G、漏极电极D、电阻电极R从保护膜23以圆形露出的情况，但并不限于此，例如如图11所示，也可以以四方形露出。
此外，图12是本发明的实施方式1的MOSFET型半导体装置的图11的变形例的III－III剖视图、以及表示其动作的图。在本实施方式1的MOSFET型半导体装置及其制造方法的图10的(i)的工序中，叙述了在半导体基板10的第二主面10b形成金属膜24的情况，但也可以不形成金属膜。在此情况下，当向栅极电极G施加电压，则如图12所示，流到源极电极S中的电流经过P型的扩散层13、反型层12a、P型半导体层11、漏极电极D、电阻膜22向电阻电极R流动。
例如，图13是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。图13所示的MOSFET型半导体装置，在半导体基板10的第一主面10a侧形成有漏极电极D和电阻电极R作为面安装端子，在第二主面10b侧形成有源极电极S和栅极电极G。并且，在半导体基板10的、源极电极S与漏极电极D之间的区域，在从第二主面10b向第一主面10a的方向上，依次形成有P型的扩散层13、N型的扩散层12、P型半导体层11，沟槽14从半导体基板10的第二主面10b形成到P型的扩散层13、N型的扩散层12、P型半导体层11。另外，由于各电极形成在第一主面10a及第二主面10b这两侧，所以保护膜23也形成在两侧。在此情况下，当对栅极电极G施加电压，则在沟槽14的周边的N型的扩散层12中形成反型层，流到源极电极S的电流I经过P型的扩散层13、N型的扩散层12的反型层、P型半导体层11、漏极电极D、电阻膜22向电阻电极R流动。
此外，在本实施方式1中，叙述了使用沟槽构造的纵型MOSFET的情况，但并不限于此，也可以是平面构造，也可以是横型。例如，图14是本发明的实施方式1的MOSFET型半导体装置的变形例的剖视图。在图14所示的MOSFET型半导体装置中，在第一主面10a上形成有源极电极S、漏极电极D、栅极绝缘膜20、绝缘膜21，在栅极绝缘膜20上形成有栅极电极，在绝缘膜21上形成有电阻膜22，在电阻膜22上形成有电阻电极R。并且，在半导体基板10的、源极电极S及漏极电极D的下层区域，在从第二主面10b向第一主面10a的方向上，依次形成有N型的扩散层12、P型半导体层11，在栅极绝缘膜20及绝缘膜21的下层区域，形成有P型半导体层11。但是，也可以使P型半导体层11和N型的扩散层12的沟道反转。另外，没有形成P型的扩散层13及沟槽14。在此情况下，当对栅极电极G施加电压，则在栅极绝缘膜20的正下方的P型半导体层11中形成反型层，流到源极电极S中的电流I经过N型的扩散层12、P型半导体层11的反型层、N型的扩散层12、漏极电极D、电阻膜22向电阻电极R流动。
此外，在本实施方式1中，叙述了源极电极S、栅极电极G、漏极电极D和电阻电极R都是面安装端子的情况，但并不限于此，只要至少电阻电极R是面安装端子就可以。
此外，在本实施方式1中，叙述了将源极电极S、栅极电极G、漏极电极D及电阻电极R分别各形成一个的情况，但并不限于此，也可以根据源极－漏极间的电流值和使其稳定的电阻器的电阻值而分别形成多个。
(实施方式2)
在单元平衡电路中，本发明的半导体装置将MOSFET等开关用的半导体元件和放电电阻集成在1个芯片上而成。并且，特征在于，将放电电阻用多晶硅(多晶硅膜)形成，通过调整向多晶硅注入的杂质离子的剂量，使放电电阻具有正的温度依存性而调整其依存性。在通常的多晶硅中，电阻值仅具有负的温度依存性或微量的温度依存性。通过向多晶硅注入硼等的杂质离子，多晶硅的电阻值呈现正的温度依存性，能够通过注入量来调整其斜率。这样，能够使放电电阻在低温时电阻值较小、在高温时电阻值较大，在低温时因为是低电阻所以放电电流变多而能够提高放电效率，在高温时电阻值变高所以能够抑制发热量而抑制电路的高温化。
另外，放电电阻由于设在半导体元件的漏极侧，所以优选的是与半导体元件的漏极端子邻接而形成。此外，放电电阻并不限于多晶硅，也能够使用杂质浓度被调整了的扩散电阻。
以下，使用附图，以半导体元件是MOSFET的情况为例对本发明的半导体装置及其制造方法进行说明。
首先，使用图15～图17，对实施方式2的半导体装置及其制造方法进行说明。
图15是表示实施方式2的半导体装置的结构的剖视图，图16是表示本发明的放电电阻的电阻值的温度依存性的图，图17是表示实施方式2的单元平衡电路的结构的图。
如图15所示，实施方式2的半导体装置126由放电电阻部101和半导体元件部102构成。半导体元件部102由构成纵型MOSFET的MOSFET部103、和将MOSFET的漏极向形成MOSFET的半导体基板104的表面105引出的漏极引出部106构成。
MOSFET部103具备：形成在N型的半导体基板104的表面105的一部分、作为基体(body)部的P型的扩散层107；形成在P型的扩散层107内的N型的半导体基板104的表面105的一部分、作为源极部的N型的扩散层108；以及从半导体基板104的表面105将N型的扩散层108、P型的扩散层107贯通的栅极沟槽109。N型的扩散层108与形成在半导体基板104的表面105上的源极端子110导通。栅极沟槽109与形成在半导体基板104的表面105上、与源极端子110绝缘而形成的栅极端子(未图示)导通。在半导体基板104的相对于表面105的背面111，形成有高浓度N型的扩散层112。
漏极引出部106形成在N型的半导体基板104的与MOSFET部103邻接的区域。在漏极引出部106中，在N型的半导体基板104的表面105的至少一部分，形成有N型的扩散层113。在漏极引出部106中，在MOSFET部103中从源极端子110经由N型的扩散层108、P型的扩散层107向N型的半导体基板104流动的电子经由高浓度N型的扩散层112，穿过N型的半导体基板104、N型的扩散层113而被向半导体基板104的表面105引出。N型的扩散层113与形成在半导体基板104的表面105上的漏极端子114导通。另外，源极端子110、栅极端子(未图示)、漏极端子114在N型的半导体基板104的表面105上被绝缘膜115相互绝缘，并延伸到绝缘膜115上。
由这样的结构的MOSFET部103及漏极引出部106形成半导体元件部102。
放电电阻部101形成在N型的半导体基板104的与半导体元件部102邻接的区域，优选形成在与漏极引出部106邻接的区域。放电电阻部101在N型的半导体基板104的表面105上的绝缘膜115中形成有由多晶硅构成的电阻区域116。电阻区域116的两端分别与形成在绝缘膜115上的电阻端子117、电阻端子118连接。
本发明的特征是，向电阻区域116进行杂质离子的注入，如图16的表示温度与电阻值的关系的线119所示，使电阻区域116的多晶硅的电阻值具有正的温度依存性。此外，正的温度依存性的斜率a能够通过多晶硅注入的杂质离子的种类、杂质离子的加速能量、杂质离子的注入剂量、在杂质离子的注入后进行的退火的退火温度、以及退火时的气氛中的某个或将它们组合而调整来决定。在通常的多晶硅中，如表示温度与电阻值的关系的线120所示，电阻值几乎不依存于温度而是一定的，或表示出伴随着温度的上升而电阻值下降的负的温度依存性。在本发明中，通过对多晶硅进行杂质离子的注入等，能够使电阻值具有正的温度依存性，使放电电阻在低温时电阻值较小、在高温时电阻值较大。因此，在低温时由于放电电阻成为低电阻所以放电电流能够较多而能够提高放电效率，在高温时由于电阻值变高，所以能够抑制发热量而抑制电路的高温化。
例如，首先，在N型的半导体基板104中，形成P型的扩散层107、N型的扩散层108、栅极沟槽109、高浓度N型的扩散层112、N型的扩散层113后，在表面105上形成绝缘膜115的一部分。然后，在放电电阻部101的绝缘膜115的一部分上形成厚度100nm以上500nm以下的多晶硅的电阻区域116。接着，向电阻区域116注入剂量5×1015/cm2以上5×1016/cm2以下的硼离子。接着，形成绝缘膜115的残留部。最后，在将绝缘膜115有选择地刻蚀后，形成源极端子110、栅极端子(未图示)、漏极端子114、电阻端子117及电阻端子118。此时，使漏极端子114与电阻端子118导通。这样，优选使多晶硅的膜厚尽可能薄、例如为300nm以下，使硼离子的注入为剂量1×1016/cm2。
如以上说明，通过注入硼离子，多晶硅的电阻区域116的电阻值具有正的温度依存性，周边温度为25℃时的电阻R1为25Ω，周边温度为75℃时的电阻R2为50Ω。因此，如果设电池电压V是5V，则周边温度是25℃等的低温时的功率P为P＝IV＝V2/R1＝52/25＝1[W]。此外，如果设电池电压V是5V，则周边温度是75℃等的高温时的功率P为P＝IV＝V2/R2＝52/50＝0.5[W]。因此，在低温时，电阻较低，能够使功率提高，所以能够使放电效率提高。相反，在高温时，电阻较高，能够使功率降低，所以能够抑制发热。
使用图17对以上的半导体装置的单元平衡电路的结构进行说明。
如图17所示，在将串联连接的多个电池121充电的充电电路中，对各电池121并联地配置MOSFET122。此外，在各MOSFET122的漏极侧串联连接放电电阻123。进而，控制电路124的输出被一对一地连接在MOSFET122的栅极上。在栅极与控制电路124之间，也可以还设置将噪声除去、防止瞬时电流的芯片电阻125。控制电路124监视各电池121的电压，即便有1个电池121的电压超过规定的电压也将充电中止，对连接在超过规定的电压的电池121上的MOSFET122输出使能信号，以便仅使超过规定的电压的电池121放电。在这样的充电电路中，由MOSFET122、放电电阻123、控制电路124、且根据需要由芯片电阻125构成单元平衡电路143。
这样的结构的单元平衡电路143，当1个电池121例如被充电到作为规定的电压的5V，则将充电停止，通过控制电路124的控制，使连接在该电池121上的MOSFET122成为ON，使该电池121放电到作为一定的电压的例如4.5V。当使该电池121放电到4.5V，则使其MOSFET122成为OFF而将放电停止，再次开始向串联连接的电池121的充电。重复该动作，直到全部的电池121被充电到5V。由此，能够一边抑制电池121被过充电一边将全部的电池121充电到5V。
这里，如图15所示，实施方式2的半导体装置126是将MOSFET122和放电电阻123集成了的结构，半导体元件部102对应于MOSFET122。这样，通过将MOSFET122和放电电阻123集成化，零件件数被削减，能够减小安装面积，单元平衡电路143的安装变得容易，零件的品质保证也提高。例如，在汽车的马达驱动用电源等搭载许多电池单元的电源的情况下，假设电池单元有100个，则MOSFET122和放电电阻123分别需要100个，需要200个零件。通过将MOSFET122和放电电阻123集成化，能够将零件件数抑制为100个。
此外，如上述那样，通过使放电电阻123的电阻值具有正的温度依存性，在低温时电阻较低，能够提高功率，所以能够提高放电效率，在高温时电阻较高，能够降低功率，所以能够抑制发热。
(实施方式3)
接着，使用图18对实施方式3的半导体装置及其制造方法进行说明。
图18是表示实施方式3的半导体装置的结构的剖视图。
在实施方式2的半导体装置中，作为放电电阻而使用多晶硅，但在实施方式3的半导体装置中，特征是作为放电电阻而使用形成在半导体基板中的扩散层的扩散电阻。
如图18所示，在实施方式3的半导体装置128中，半导体元件部102的结构也与实施方式2的半导体装置中的半导体元件部102是同样的，省略说明。放电电阻部127，在半导体基板104的表面105的至少一部分形成P型的扩散层129，在P型的扩散层129中的半导体基板104的表面105的至少一部分形成N型的扩散层130。并且，是使N型的扩散层130的两端部与电阻端子117、电阻端子118导通的结构。该N型的扩散层130为电阻区域。
在这样的结构的半导体装置中，通过调整作为电阻区域的N型的扩散层130的杂质浓度，能够调整N型的扩散层130的电阻值的正的温度依存性。通过使作为放电电阻的N型的扩散层130的电阻值具有正的温度依存性，在低温时电阻较低，能够提高功率，所以能够提高放电效率，在高温时电阻较高，能够降低功率，所以能够抑制发热。
此外，与实施方式2同样，实施方式3的半导体装置128的半导体元件部102和放电电阻部127分别对应于将图17中的MOSFET122和放电电阻123集成而得的结构。因此，与实施方式1同样，零件件数被削减，能够减小安装面积，单元平衡电路的安装变容易，零件的品质保证也提高。
(实施方式4)
接着，使用图19对实施方式4的半导体装置及其制造方法进行说明。
图19是表示实施方式4的半导体装置的结构的剖视图。
在实施方式2、3中，作为半导体元件部而使用纵型的MOSFET，但在实施方式4中，特征在于，代替实施方式2、3的纵型的MOSFET而使用横型的MOSFET。
如图19所示，实施方式4中的半导体装置131的半导体元件部132，在半导体基板104的表面105的一部分形成P型的扩散层133，在P型的扩散层133中的半导体基板104的表面105的一部分形成相互离开的两个N型的扩散层134。进而，在半导体基板104的表面105上的两个N型的扩散层134的间隔的上部形成氧化绝缘膜135，在氧化绝缘膜135上形成栅极金属膜136。并且，一边用绝缘膜115相互绝缘，一边形成与N型的扩散层134的一方导通的源极端子137、与N型的扩散层134的另一方导通的漏极端子138、与栅极金属膜136导通的栅极端子139。
在图19中，放电电阻部101与图15所示的实施方式2的半导体装置的放电电阻部101同样，说明省略，但与实施方式1同样，电阻端子118与漏极端子138导通。
这样，在实施方式4的半导体装置131中，也通过对放电电阻部101的电阻区域116的多晶硅进行杂质离子的注入，使电阻值具有正的温度依存性，能够使放电电阻在低温时电阻值较小、在高温时电阻值较大。因此，在低温时放电电阻成为低电阻，能够使放电电流较多而能够提高放电效率，在高温时电阻值变高，所以能够抑制发热量而抑制电路的高温化。此外，与实施方式1同样，由于MOSFET与放电电阻被集成，所以零件件数被削减，能够减小安装面积，单元平衡电路的安装变容易，零件的品质保证也提高。
另外，在图19中，表示了作为放电电阻部而设有实施方式1的由多晶硅形成的放电电阻部101的例子，但如实施方式2那样，也能够设置由扩散电阻形成的放电电阻部127。
(实施方式5)
接着，使用图20，作为实施方式5而说明具备本发明的半导体装置的单元平衡电路的结构例。
图20是表示由P沟道晶体管构成的单元平衡电路的结构的图。
在以上的实施方式2～4中，作为半导体元件部中的MOSFET，以N沟道MOSFET为例进行了说明。在图20的半导体装置中，通过使半导体基板及扩散层的导电型相反，使MOSFET成为P沟道MOSFET。在此情况下，作为放电电阻的放电区域也与MOSFET的漏极连接。
在图20所示的充电电路中，与图17所示的实施方式2～4的充电电路不同的点是，MOSFET140是P沟道MOSFET，从控制电路124输出的使能信号不是如图17的情况那样为“高电平”而为“低电平”。并且，本实施方式5的半导体装置中，MOSFET140和放电电阻123被集成，通过与实施方式2～4同样的结构进行调整，以使放电电阻123的电阻值呈现规定的斜率的正的温度依存性。
这样，通过使MOSFET140为P沟道MOSFET，即使在控制电路124故障的情况下，也始终向MOSFET140输入使能信号，使电池121放电，所以至少能够避免使电池121成为过充电的状态，能够确保安全。
此外，在实施方式1的半导体装置中，也与实施方式2～5同样，使电阻膜(放电电阻)的电阻值具有正的温度依存性，能够使放电电阻在低温时电阻值较小、在高温时电阻值较大。因此，在低温时放电电阻为低电阻，所以能够使放电电流较多，能够提高放电效率，在高温时电阻值变高，所以能够抑制发热量而抑制电路的高温化。
(实施方式6)
接着，使用图21，作为实施方式6及实施方式7而说明具备本发明的半导体装置的单元平衡电路的结构例。如图21所示，也可以将控制电路124与MOSFET122之间的芯片电阻125、驱动用二极管141及驱动电阻142单独地集成到半导体装置中、或者组合而与MOSFET122及放电电阻123一起集成到半导体装置中。由此，能够削减模组内的零件间的基于焊料等的连接部位。特别能够降低搭载到比民用品更要求可靠性的汽车中的零件的故障率。
以下，用图24～图25对本实施方式6的MOSFET型半导体装置进行说明。图24是本发明的实施方式6的MOSFET型半导体装置的平面图。图25表示沿着图24的III－III线切取的剖视图。本实施方式6的MOSFET型半导体装置(以下称作半导体装置)300如图24及图25所示，具备N++半导体基板319、源极电极S、栅极电极G、漏极电极D、电阻电极R、栅极绝缘膜320、绝缘膜310、由多晶硅形成的电阻膜311、保护膜314和表面电极315。此外，在N++半导体基板319内形成有N－型外延层302、P型的扩散层303、N型的扩散层304和沟槽306。此外，由N++半导体基板319、源极电极S、栅极电极G、漏极电极D和栅极绝缘膜320构成MOSFET，具体而言，是沟槽构造的纵型N沟道MOSFET。
这里，在将本实施方式6的半导体装置300搭载在印刷布线板(安装基板)上时，如果设N++半导体基板319的与印刷布线板面对的面为第一主面319a、设第一主面319a的相反侧的面为第二主面319b，则源极电极S、栅极电极G、漏极电极D和绝缘膜310都形成在半导体基板的第一主面319a上。在绝缘膜310上形成有作为驱动电阻226发挥功能的电阻膜311，其两端子分别连接于栅极电极G和源极电极S。
在N++半导体基板319中的源极电极S的下层区域，在从第二主面319b侧向第一主面319a侧的方向上依次形成有N－型外延层302、P型的扩散层303、N型的扩散层304，在栅极电极G及绝缘膜310的下层区域，仅形成有N－型外延层302。电阻膜311与N－型外延层302之间由于夹着绝缘膜310而电绝缘。
沟槽306形成为，从第一主面319a穿过N型的扩散层304及P型的扩散层303而延伸到N－型外延层302。
在沟槽306的内侧表面形成有栅极绝缘膜320，在栅极绝缘膜320的更内侧形成有栅极。即，栅极隔着栅极绝缘膜320而与P型的扩散层303面对。
接着，使用图26说明本实施方式6的MOSFET型半导体装置的动作。如图26所示，当对栅极电极G施加电压，则电流经由电阻膜311向源极电极S流动。
(实施方式7)
接着，使用图27，作为实施方式7而说明本发明的MOSFET型半导体装置的结构例。图27表示沿着图24的III－III线切取的剖视图。与实施方式6的差异是，代替图25的绝缘膜310上的电阻膜311而形成有多晶硅层321、其上方的N型多晶硅层316和P型多晶硅层317，N型多晶硅层316和P型多晶硅层317形成为，分别连接于栅极电极G和源极电极S，并且作为驱动用二极管227发挥功能。
此外，驱动用二极管227如图28所示，还能够起到浪涌保护的作用，即：在半导体装置300的制造时及其安装时，使作用于栅极电极G的浪涌电压经由N型多晶硅层316和P型多晶硅层317向源极电极S流动。
以下，使用图23对搭载有实施方式6及实施方式7的MOSFET型半导体装置的半导体模组进行说明。如图23所示，在将串联连接的多个电池221充电的充电电路中，对各电池221、231等并联地配置MOSFET222、231等。此外，在各MOSFET222的漏极侧串联连接放电电阻223。进而，控制电路224的输出一对一地连接在MOSFET222、231等的栅极上。在栅极与控制电路224之间，也可以还设置将噪声除去、防止瞬时电流的芯片电阻225。进而，在栅极与源极之间也可以设置驱动电阻226和驱动用二极管227。
控制电路224监视各电池221、231等的电压，例如，即便有1个电池221的电压超过规定的电压也将充电中止，对连接在超过了规定的电压的电池221上的MOSFET222输出使能信号，以使得仅使超过了规定的电压的电池221放电。在这样的充电电路中，由MOSFET222、放电电阻223、控制电路224、以及根据需要由芯片电阻225构成单元平衡电路243。
这样的结构的单元平衡电路243，当1个电池221被充电到作为规定的电压的例如5V，则将充电停止，将控制电路224内部的开关228设为ON。由此，电流从被充电后的电池221的正极端子、经由设在与串联连接在正极端子侧的电池231并联连接的MOSFET232的栅极和源极之间的驱动用二极管237、设在MOSFET222的栅极和源极之间的驱动电阻226，向被充电后的电池221的负极端子流动。
被充电后的电池221的正极端子的约5V的电位发生驱动用二极管237的约0.7V的阈值电压的电压下降而成为约4.3V，MOSFET232的栅极、源极间为约－0.7V，不发生使MOSFET232成为ON的电位差，但在MOSFET222的栅极、源极间发生使MOSFET222成为ON的电位差4.3V。
如上述那样，通过控制电路224的控制，使连接在该电池221上的MOSFET222成为ON，使该电池221放电到作为一定的电压的例如4.5V。当使该电池221放电到4.5V，则使该MOSFET222成为OFF而将放电停止，再次开始向串联连接的电池221的充电。重复该动作，直到全部的电池221被充电到5V。由此，能够一边抑制电池221被过充电一边将全部的电池221充电到5V。
此外，在实施方式6～7的半导体装置中，也与实施方式1同样，将半导体装置的电阻电极作为面安装端子，将该半导体装置使用接合件倒装搭载到印刷布线板上，与放电电阻的电阻电极连接的端子面通过在除了与漏极端子连接的端子面和绝缘面以外的全部区域中与电阻电极接触而使接触面积扩大，从而成为能够将在电阻膜中发生的热更有效率地热传导的结构，所以能够使在电阻膜中发生的热经过电阻电极向印刷布线板侧散热。
此外，在实施方式6～7的半导体装置中，也与实施方式2～5同样，能够使电阻膜(放电电阻)的电阻值具有正的温度依存性，使放电电阻在低温时电阻值较小、在高温时电阻值较大。因此，在低温时由于放电电阻为低电阻，所以能够使放电电流较多而能够提高放电效率，在高温时电阻值变高，所以能够抑制发热量而抑制电路的高温化。
产业上的可利用性
本发明的MOSFET型半导体装置能够适当地用于在便携电话或电动汽车中使用的锂离子电池等的充放电电路。
本发明对于在将多个电池充电的充电电路的单元平衡电路中使用的半导体装置及其制造方法等是有用的。
标号说明
1 MOSFET型半导体装置
10 半导体基板
10a 第一主面
10b 第二主面
11 P型半导体层
11a P++型硅层
11b P－型外延成长层
11c P+型扩散层
12 N型的扩散层
12a 反型层
13 P型的扩散层
14 沟槽
20 栅极绝缘膜
21 绝缘膜
22 电阻膜
23 保护膜
24 金属膜
S 源极电极
G 栅极电极
D 漏极电极
R 电阻电极
I 电流
B1、B2 二次电池
101 放电电阻部
102 半导体元件部
103 MOSFET部
104 半导体基板
105 表面
106 漏极引出部
107 P型的扩散层
108 N型的扩散层
109 栅极沟槽
110 源极端子
111 背面
112 高浓度N型的扩散层
113 N型的扩散层
114 漏极端子
115 绝缘膜
116 电阻区域
117 电阻端子
118 电阻端子
119、120 表示温度与电阻值的关系的线
121 电池
122 MOSFET
123 放电电阻
124 控制电路
125 芯片电阻
126 半导体装置
127 放电电阻部
128 半导体装置
129 P型的扩散层
130 N型的扩散层
131 半导体装置
132 半导体元件部
133 P型的扩散层
134 N型的扩散层
135 氧化绝缘膜
136 栅极金属膜
137 源极端子
138 漏极端子
139 栅极端子
140 MOSFET
141 驱动用二极管
142 驱动电阻
143 单元平衡电路
221 电池
222、232 MOSFET
223 放电电阻
224 控制电路
225 芯片电阻
226 驱动电阻
227 驱动用二极管
228 开关
231 电池
237 驱动用二极管
243 单元平衡电路
300 半导体装置
302 N－型外延层
303 P型的扩散层
304 N型的扩散层
306 沟槽
310 绝缘膜
311 电阻膜
314 保护膜
315 表面电极
316 N型多晶硅层
317 P型多晶硅层
319 N++半导体基板
319a 第一主面
319b 第二主面
320 栅极绝缘膜
321 多晶硅层
350 面安装端子
351 焊料
352 铜布线
360 印刷布线板
371 半导体基板
372 绝缘膜
373 电阻膜
374 绝缘膜
375 铝层
376 镍层

Claims (20)

1.一种半导体装置，在半导体基板上集成有在将多个电池充电的充电电路中使用的单元平衡电路的放电开关用的MOSFET，其特征在于，
还在上述半导体基板上集成有放电电阻，在该放电电阻之上集成有电阻电极；
上述放电电阻具有：
第一端子面，与上述MOSFET的漏极端子电连接；
第二端子面，与上述电阻电极连接；以及
绝缘面，将上述第一端子面与上述第二端子面之间绝缘；
上述第二端子面，在上述放电电阻的上表面的除了上述第一端子面和上述绝缘面以外的全部区域中与上述电阻电极接触而电连接；
上述半导体装置，在其上表面与搭载有上述单元平衡电路的安装基板的零件安装面对置而被搭载时，
上述电阻电极与上述安装基板的上述零件安装面上的端子接合部通过能够电导通的接合件而接合；
在上述多个电池中的1个电池放电时，作为上述1个电池的两极端子的两个端子分别与上述电阻电极和上述MOSFET的源极端子电连接，并且上述MOSFET的上述漏极端子与上述源极端子之间被进行导通控制。
2.如权利要求1所述的半导体装置，其特征在于，
上述第二端子面的侧面也在除了上述第一端子面与上述绝缘面以外的全部区域中与上述电阻电极接触而电连接。
3.如权利要求1所述的半导体装置，其特征在于，
上述放电电阻在俯视时是圆形或多边形。
4.如权利要求2所述的半导体装置，其特征在于，
上述放电电阻在俯视时是圆形或多边形的环状。
5.如权利要求1～4中任一项所述的半导体装置，其特征在于，
上述放电电阻的电阻值具有正的温度依存性。
6.如权利要求5所述的半导体装置，其特征在于，
还在上述半导体基板上集成有驱动电阻；
上述驱动电阻的两端子分别与上述MOSFET的栅极端子和上述源极端子连接。
7.如权利要求6所述的半导体装置，其特征在于，
还在上述半导体基板上集成有驱动用二极管；
上述驱动用二极管的阴极端子和阳极端子分别与上述MOSFET的上述栅极端子和上述源极端子连接。
8.如权利要求1～7中任一项所述的半导体装置，其特征在于，
上述放电电阻由多晶硅构成，掺杂有杂质离子以使该放电电阻的电阻值具有正的温度依存性。
9.如权利要求8所述的半导体装置，其特征在于，
上述多晶硅的膜厚是100nm以上500nm以下；
上述杂质离子是硼离子，剂量是5×1015/cm2以上5×1016/cm2以下。
10.如权利要求1～7中任一项所述的半导体装置，其特征在于，
上述放电电阻由扩散层构成，掺杂有杂质离子以使该放电电阻的电阻值具有正的温度依存性。
11.如权利要求10所述的半导体装置，其特征在于，
上述扩散层是形成于半导体基板表面的第1导电型的扩散层中的形成于上述半导体基板表面的第2导电型的扩散层。
12.一种半导体装置，在半导体基板上集成有在将多个电池充电的充电电路中使用的单元平衡电路的放电开关用的MOSFET，其特征在于，
还在上述半导体基板上集成有放电电阻；
上述放电电阻的一方的端子连接于上述MOSFET的漏极端子；
上述放电电阻的电阻值具有正的温度依存性；
在上述多个电池中的1个电池放电时，作为上述1个电池的两极端子的两个端子分别与上述放电电阻的另一方的端子和上述MOSFET的源极端子电连接，并且上述MOSFET的上述漏极端子与上述源极端子之间被进行导通控制。
13.如权利要求12所述的半导体装置，其特征在于，
还在上述半导体基板上集成有驱动电阻；
上述驱动电阻的两端子分别与上述MOSFET的栅极端子和上述源极端子连接。
14.如权利要求13所述的半导体装置，其特征在于，
还在上述半导体基板上集成有驱动用二极管；
上述驱动用二极管的阴极端子和阳极端子分别与上述MOSFET的上述栅极端子和上述源极端子连接。
15.如权利要求12～14中任一项所述的半导体装置，其特征在于，
上述放电电阻由多晶硅构成，掺杂有杂质离子以使该放电电阻的电阻值具有正的温度依存性。
16.如权利要求15所述的半导体装置，其特征在于，
上述多晶硅的膜厚是100nm以上500nm以下；
上述杂质离子是硼离子，剂量是5×1015/cm2以上5×1016/cm2以下。
17.如权利要求12～14中任一项所述的半导体装置，其特征在于，
上述放电电阻由扩散层构成，掺杂有杂质离子以使该放电电阻的电阻值具有正的温度依存性。
18.如权利要求17所述的半导体装置，其特征在于，
上述扩散层是形成于半导体基板表面的第1导电型的扩散层中的形成于上述半导体基板表面的第2导电型的扩散层。
19.一种半导体模组，其特征在于，
权利要求1～11中任一项所述的上述半导体装置以其上表面对置于搭载有上述单元平衡电路的安装基板的零件安装面的方式而被搭载；
上述电阻电极与上述安装基板的上述零件安装面上的端子接合部通过能够电导通的接合件而接合；
在上述多个电池中的1个电池放电时，作为上述1个电池的两极端子的两个端子分别与上述电阻电极和上述MOSFET的源极端子电连接，并且上述MOSFET的上述漏极端子与上述源极端子之间被进行导通控制。
20.一种半导体模组，其特征在于，
权利要求12～18中任一项所述的上述半导体装置被搭载于搭载有上述单元平衡电路的安装基板的零件安装面；
在上述多个电池中的1个电池放电时，作为上述1个电池的两极端子的两个端子分别与上述放电电阻的另一个端子和上述MOSFET的源极端子电连接，并且上述MOSFET的上述漏极端子与上述源极端子之间被进行导通控制。
CN201580021556.1A 2014-05-01 2015-04-24 半导体装置及半导体模组 Pending CN106233454A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-094346 2014-05-01
JP2014094346 2014-05-01
JP2014108634 2014-05-27
JP2014-108634 2014-05-27
PCT/JP2015/002221 WO2015166654A1 (ja) 2014-05-01 2015-04-24 半導体装置および半導体モジュール

Publications (1)

Publication Number Publication Date
CN106233454A true CN106233454A (zh) 2016-12-14

Family

ID=54358399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580021556.1A Pending CN106233454A (zh) 2014-05-01 2015-04-24 半导体装置及半导体模组

Country Status (5)

Country Link
US (1) US20170040824A1 (zh)
EP (1) EP3139406A4 (zh)
JP (1) JPWO2015166654A1 (zh)
CN (1) CN106233454A (zh)
WO (1) WO2015166654A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954931A (zh) * 2018-03-28 2020-11-17 三菱电机株式会社 半导体装置
TWI733620B (zh) * 2018-06-19 2021-07-11 日商新唐科技日本股份有限公司 半導體裝置
CN113658949A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造工艺
CN111684582B (zh) * 2018-06-19 2022-05-10 新唐科技日本株式会社 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7076055B2 (ja) 2020-05-13 2022-05-26 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070108533A1 (en) * 2005-11-11 2007-05-17 Sanken Electric Co., Ltd. Integrated Circuit Having a Multipurpose Resistor for Suppression of a Parasitic Transistor or Other Purposes
CN101091297A (zh) * 2005-05-10 2007-12-19 松下电器产业株式会社 保护电路以及电池组件
CN101552482A (zh) * 2008-03-31 2009-10-07 精工电子有限公司 充放电控制电路及电池装置
CN101860066A (zh) * 2009-04-03 2010-10-13 索尼公司 电池组以及充电方法
JP2012119577A (ja) * 2010-12-02 2012-06-21 Renesas Electronics Corp 半導体チップ、半導体装置、及び半導体チップの製造方法
JP2012222954A (ja) * 2011-04-08 2012-11-12 Shindengen Electric Mfg Co Ltd 駆動回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002110542A (ja) * 2000-09-28 2002-04-12 Toshiba Corp Ｓｉ系半導体薄膜の製造方法、薄膜トランジスタ
JP2006190709A (ja) * 2004-12-28 2006-07-20 Mitsumi Electric Co Ltd 半導体装置
JP2006216607A (ja) * 2005-02-01 2006-08-17 Ricoh Co Ltd 抵抗素子およびそれを備えた半導体装置
US9306056B2 (en) * 2009-10-30 2016-04-05 Vishay-Siliconix Semiconductor device with trench-like feed-throughs

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101091297A (zh) * 2005-05-10 2007-12-19 松下电器产业株式会社 保护电路以及电池组件
US20070108533A1 (en) * 2005-11-11 2007-05-17 Sanken Electric Co., Ltd. Integrated Circuit Having a Multipurpose Resistor for Suppression of a Parasitic Transistor or Other Purposes
CN101552482A (zh) * 2008-03-31 2009-10-07 精工电子有限公司 充放电控制电路及电池装置
CN101860066A (zh) * 2009-04-03 2010-10-13 索尼公司 电池组以及充电方法
JP2012119577A (ja) * 2010-12-02 2012-06-21 Renesas Electronics Corp 半導体チップ、半導体装置、及び半導体チップの製造方法
JP2012222954A (ja) * 2011-04-08 2012-11-12 Shindengen Electric Mfg Co Ltd 駆動回路

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111954931A (zh) * 2018-03-28 2020-11-17 三菱电机株式会社 半导体装置
CN111954931B (zh) * 2018-03-28 2023-11-10 三菱电机株式会社 半导体装置
TWI733620B (zh) * 2018-06-19 2021-07-11 日商新唐科技日本股份有限公司 半導體裝置
CN111684582B (zh) * 2018-06-19 2022-05-10 新唐科技日本株式会社 半导体装置
CN114883323A (zh) * 2018-06-19 2022-08-09 新唐科技日本株式会社 半导体装置
CN114883323B (zh) * 2018-06-19 2023-06-20 新唐科技日本株式会社 半导体装置
CN113658949A (zh) * 2021-08-12 2021-11-16 深圳市芯电元科技有限公司 一种改善关断特性的mosfet芯片制造工艺

Also Published As

Publication number Publication date
WO2015166654A1 (ja) 2015-11-05
JPWO2015166654A1 (ja) 2017-04-20
EP3139406A1 (en) 2017-03-08
US20170040824A1 (en) 2017-02-09
EP3139406A4 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
US8552585B2 (en) MOS transistor device in common source configuration
CN107403800B (zh) 具有叉指状背对背mosfet的器件结构
CN106233454A (zh) 半导体装置及半导体模组
JP6728519B2 (ja) 半導体装置、および半導体パッケージ装置
CN101809742B (zh) 电气电路的开关装置
TWI591802B (zh) 半導體裝置及其製造方法
US20060118811A1 (en) Bi-directional power switch
JP2002373989A (ja) 半導体装置
CN113314527A (zh) 半导体装置
CN101132024B (zh) 绝缘栅型半导体装置
CN108028234A (zh) 半导体芯片、半导体器件以及电子器件
CN100380679C (zh) 芯片级肖特基器件
JP2020178138A (ja) パワーｍｏｓｆｅｔ及びその製造方法
EP0625797A1 (en) Integrated structure current sensing resistor for power MOS devices, particularly for overload self-protected power MOS devices
US11282834B2 (en) Semiconductor device
JP2011077484A (ja) 半導体装置
CN116646351B (zh) 半导体装置、电池保护电路及电源管理电路
US11018216B2 (en) High voltage capacitor and method
US11171216B2 (en) Semiconductor device and control system
CN108511420B (zh) 半导体结构和芯片
TWI844493B (zh) 半導體裝置
CN103457589B (zh) 一种光集成固体继电器
CN109638012B (zh) 一种双向防护芯片及其制备方法
KR20170003047A (ko) 고전압 정전류 다이오드 소자 및 그 제조방법
CN115149608A (zh) 一种基于电源管理芯片的功率通路防倒灌电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161214

WD01 Invention patent application deemed withdrawn after publication