TWI717114B - 利用二段式曝光製造小線寬高電子遷移率電晶體之方法 - Google Patents

利用二段式曝光製造小線寬高電子遷移率電晶體之方法 Download PDF

Info

Publication number
TWI717114B
TWI717114B TW108142207A TW108142207A TWI717114B TW I717114 B TWI717114 B TW I717114B TW 108142207 A TW108142207 A TW 108142207A TW 108142207 A TW108142207 A TW 108142207A TW I717114 B TWI717114 B TW I717114B
Authority
TW
Taiwan
Prior art keywords
photoresist layer
hole
small
layer
mobility transistor
Prior art date
Application number
TW108142207A
Other languages
English (en)
Other versions
TW202121500A (zh
Inventor
張翼
林岳欽
張博盛
Original Assignee
國立交通大學
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 國立交通大學 filed Critical 國立交通大學
Priority to TW108142207A priority Critical patent/TWI717114B/zh
Priority to US16/865,286 priority patent/US11367615B2/en
Priority to KR1020200099487A priority patent/KR102429831B1/ko
Priority to JP2020174385A priority patent/JP2021082810A/ja
Application granted granted Critical
Publication of TWI717114B publication Critical patent/TWI717114B/zh
Publication of TW202121500A publication Critical patent/TW202121500A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一種利用二段式曝光製造小線寬高電子遷移率電晶體，透過步進式曝光機二段式曝光，搭配第一次曝光位置和第二次曝光位置的操控，改變閘極的線寬大小。透過前述的方法，提升元件製作效率和降低成本，以改善電子束微影製程的缺點。

Description

利用二段式曝光製造小線寬高電子遷移率電晶體之方 法
本發明關於一種利用步進式曝光機進行二段式曝光製造電晶體之方法。
氮化鎵和砷化鎵為主要材料的電晶體具有切換速度快、電子遷移率高、高崩潰電場以及較寬的能隙等優點，從而可應用於高電壓電子元件或高頻電子元件。因此，各個研究機構及產業開始投入氮化鎵和砷化鎵電晶體的研發。
美國公開號US20080108188A1之專利前案利用電子束微影製程來製作具T型閘極之砷化鎵電晶體，且T型閘極具有低寄生電阻的優點，但電子束微影製程存在單次僅能曝光單個電晶體、成本過高以及操作時間過長之缺點，導致其難以量產。
綜觀前所述，本發明之發明者思索並設計一種利用二段式曝光製造電晶體之方法，以期針對習知技術之缺失加以改善，進而增進產業上之實施利用。
有鑑於上述習知之問題，本發明的目的在於提供一種利用二段式曝光製造製造小線寬高電子遷移率電晶體之方法，用以解決習知技術中所面臨之問題。
基於上述目的，本發明提供一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：(1)提供晶片，並形成源極和汲極於晶片上。(2)形成鈍化層以覆蓋源極和汲極。(3)形成第一光阻層於鈍化層上。(4)利用步進曝光機曝光顯影第一光阻層。(5)部分蝕刻鈍化層，形成第一孔洞於第一位置。(6)形成第二光阻層以覆蓋第一孔洞。(7)利用步進曝光機曝光顯影第二光阻層，形成第二孔洞於第二位置。(8)形成金屬層以覆蓋第二孔洞。(9)掀離金屬層，形成閘極於第二孔洞。透過步進式曝光機二段式曝光，搭配第一位置和第二位置的操控，改變閘極的線寬大小，從而提升元件製作效率和降低成本，以改善電子束微影製程的缺點。
較佳地，晶片包括氮化鎵(GaN)或砷化鎵(GaAs)材料組成的電晶體。
較佳地，閘極的線寬根據第一孔洞和第二孔洞之重疊部分而調整。
較佳地，第一位置和第二位置相異，第一位置為可動，第二位置為固定。
較佳地，在形成第一孔洞於第一位置的步驟中，更包括去除第一光阻層。
較佳地，利用乾式蝕刻法或濕式蝕刻法去除第一光阻層。
較佳地，於去除第一光阻層的步驟後，更包括形成第二光阻層於鈍化層上。
較佳地，在掀離金屬層的步驟中，更包括去除第二光阻層。
基於上述目的，本發明提供一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：(1)提供具有複數個電晶體的晶片，並於各電晶體上形成源極和汲極。(2)形成鈍化層以覆蓋各源極和各汲極。(3)形成第一光阻層於鈍化層上。(4)利用步進曝光機曝光顯影第一光阻層。(5)部分蝕刻鈍化層，而於各電晶體的第一位置分別形成第一孔洞。(6)形成第二光阻層以覆蓋各第一孔洞。(7)利用步進曝光機曝光顯影第二光阻層，於各電晶體的第二位置分別形成第二孔洞，其中第二位置為固定。(8)形成金屬層以覆蓋各第二孔洞。(9)掀離金屬層，於各第二孔洞分別形成閘極，透過固定閘極所形成的第二位置，改變蝕刻第一位置以控制閘極的線寬大小。透過步進式曝光機二段式曝光，搭配第一位置和第二位置的操控，改變閘極的線寬大小，從而提升元件製作效率和降低成本，以改善電子束微影製程的缺點。
較佳地，複數個電晶體的材料包括氮化鎵(GaN)或砷化鎵(GaAs)。
較佳地，各閘極的線寬根據各第一孔洞和各第二孔洞之重疊部分而調整。
較佳地，於各第一位置形成第一孔洞的步驟中，更包括去除第一光阻層。
較佳地，利用乾式蝕刻法或濕式蝕刻法去除第一光阻層。
較佳地，於去除第一光阻層的步驟後，更包括形成第二光阻層於鈍化層上。
較佳地，在掀離金屬層的步驟中，更包括去除第二光阻層。
承上所述，本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，透過步進式曝光機二段式曝光，搭配第一位置和第二位置的操控，改變閘極的線寬大小，從而提升元件製作效率和降低成本，以改善電子束微影製程的缺點。
S11~S20:步驟
D:汲極
gm:轉移電導
G:閘極
ID:汲極的電流
IDss:汲極的飽合電流
IG:閘極的電流
M:金屬層
P:鈍化層
S:源極
VD:汲極電壓
VG:閘極的電壓
W:晶片
H1:第一孔洞
H2:第二孔洞
P1:第一位置
P2:第二位置
PR1:第一光阻層
PR2:第二光阻層
第1圖為本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第一實施例的流程圖。
第2圖為本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第一實施例的示意圖。
第3a圖和第3b圖為本發明之小線寬高電子遷移率電晶體之第一態樣的結構圖。
第4圖為本發明之小線寬高電子遷移率電晶體之第一態樣的電性曲線圖。
第5a圖和第5b圖為本發明之小線寬高電子遷移率電晶體之第二態樣的結構圖。
第6圖為本發明之小線寬高電子遷移率電晶體之第二態樣的電性曲線圖。
第7圖為本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第二實施例的流程圖。
第8圖和第9圖為本發明之小線寬高電子遷移率電晶體之第三態樣的電性曲線圖。
第10圖為本發明之具有複數個電晶體之晶片的轉移電導和汲極的飽合電流之分佈圖。
本發明之優點、特徵以及達到之技術方法將參照例示性實施例及所附圖式進行更詳細地描述而更容易理解，且本發明可以不同形式來實現，故不應被理解僅限於此處所陳述的實施例，相反地，對所屬技術領域具有通常知識者而言，所提供的實施例將使本揭露更加透徹與全面且完整地傳達本發明的範疇，且本發明將僅為所附加的申請專利範圍所定義。
應當理解的是，儘管術語「第一」、「第二」等在本發明中可用於描述各種元件、部件、區域、層及/或部分，但是這些元件、部件、區域、層及/或部分不應受這些術語的限制。這些術語僅用於將一個元件、部件、區域、層及/或部分與另一個元件、部件、區域、層及/或部分區分開。因此，下文討論的「第一元件」、「第一部件」、「第一區域」、「第一層」及/或「第一部分」可以被稱為「第二元件」、「第二部件」、「第二區域」、「第二層」及/或「第二部分」，而不悖離本發明的精神和教示。
另外，術語「包括」及/或「包含」指所述特徵、區域、整體、步驟、操作、元件及/或部件的存在，但不排除一個或多個其他特徵、區域、整體、步驟、操作、元件、部件及/或其組合的存在或添加。
除非另有定義，本發明所使用的所有術語(包括技術和科學術語)具有與本發明所屬技術領域的普通技術人員通常理解的相同含義。將進一步理解的是，諸如在通常使用的字典中定義的那些術語應當被解釋為具有與它們在 相關技術和本發明的上下文中的含義一致的定義，並且將不被解釋為理想化或過度正式的意義，除非本文中明確地這樣定義。
請參閱第1圖和第2圖，其分別為本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第一實施例的流程圖以及本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第一實施例的示意圖。如第1圖和第2圖所示，本發明提供一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：(1)S11步驟：提供晶片W，並形成源極S和汲極D於晶片W上。(2)S12步驟：形成鈍化層P以覆蓋源極S和汲極D。(3)S13步驟：形成第一光阻層PR1於鈍化層P上。(4)S14步驟：利用步進曝光機曝光顯影第一光阻層PR1，蝕刻第一光阻層PR1；此時，蝕刻深度僅至第一光阻層PR1和鈍化層P的交界但未完全蝕刻鈍化層P。(5)S15步驟：部分蝕刻鈍化層P，形成第一孔洞H1於第一位置P1；此時，蝕刻深度已至鈍化層P。(6)S16步驟：利用乾式蝕刻法或濕式蝕刻法去除第一光阻層PR1，其中，乾式蝕刻法可透過感應耦合型電漿(Inductively Coupled Plasma)蝕刻機及相應的遮罩(mask)完成。(7)S17步驟：形成第二光阻層PR2以覆蓋第一孔洞H1，且第二光阻層PR2位於鈍化層P上。(8)S18步驟：利用步進曝光機曝光顯影第二光阻層PR2，蝕刻第二光阻層PR2而形成第二孔洞H2於第二位置P2。(9)S19步驟：形成金屬層M以覆蓋第二孔洞H2，且金屬層M位於第二光阻層PR2上。(10)S20步驟：掀離金屬層M。具體而言，由於第二光阻層PR2位於金屬層M下，因此僅要將第二光阻層PR2去除，則能將位於第二光阻層PR2上的金屬層M去除，從而形成閘極G於第二孔洞H2。透過步進式曝光機二段式曝光，搭配第一位置P1和第二位置P2的操控，改變閘極G的線 寬大小，從而提升元件製作效率和降低成本，以改善電子束微影製程的缺點。
其中，第一位置P1和第二位置P2彼此相異，第一位置P1為可動，第二位置P2為固定。具體而言，先界定並固定第二孔洞H2的所在之處，亦即，固定第二位置P2；第一孔洞H1的所在之處根據所需的閘極G的線寬調整，亦即，改變第一位置P1，使第一位置P1為可動且可調整的，而根據第一孔洞H1和第二孔洞H2之重疊部分調整閘極G的線寬，其意謂第一位置P1和第二位置P2的重疊量影響閘極G的線寬的大小。透過調整第一位置P1和第二位置P2之間的間距，調整閘極G的線寬。
值得一提的是，本發明之方法為針對例如氮化鎵(GaN)或砷化鎵(GaAs)組成電晶體的晶片，氮化鎵(GaN)或砷化鎵(GaAs)本身為高電子遷移率的材料，透過本發明之方法，使高電子遷移率電晶體的晶片具有例如0.05μm-0.25μm之小線寬。此外，通常完成S11~S20之步驟，還會形成一層保護層於鈍化層P上以覆蓋閘極G，避免晶片W受到外來雜質或靜電影響，達到保護晶片W之目的。
需說明的是，晶片W包括氮化鎵(GaN)或砷化鎵(GaAs)組成的p型或n型電晶體，電晶體可為底閘極式(bottom-gate)電晶體、頂閘極式(top-gate)電晶體、立體式的電晶體(vertical TFT)，當然也可為其他合適的電晶體，並未侷限於本發明所列舉的範圍；鈍化層P和保護層的材料可例如包括氧化矽(SiOx)、氮化矽(SiNx)、氮氧化矽(SiON)、碳氮化矽(SiCN)、碳氧化矽(SiOC)或氧化鋁(AlOx)及其組合物，第一光阻層PR1和第二光阻層PR2例如可為正光阻或負 光阻材料，金屬層M、源極S和汲極D的材料例如可包括銦(In)、錫(Sn)、鋁(Al)、金(Au)、鉑(Pt)、銦(In)、鋅(Zn)、鍺(Ge)、銀(Ag)、鉛(Pb)、鈀(Pd)、銅(Cu)、鈹化金(AuBe)、鈹化鍺(BeGe)、鎳(Ni)、錫化鉛(PbSn)、鉻(Cr)、鋅化金(AuZn)、鈦(Ti)、鎢(W)以及鎢化鈦(TiW)等所組成材料中至少一種，前述材料僅為列舉而其也可為其他較佳的材料，並未侷限於本發明所列舉的範圍。
續言之，鈍化層P、保護層、源極S和汲極D的形成可透過化學氣相沉積(chemical vapor deposition,CVD)、分子束磊晶(molecular beam epitaxy,MBE)、原子層堆積(atomic layer deposition,ALD)或濺鍍(Sputtering)的方式形成；第一光阻層PR1和第二光阻層PR2可透過蒸鍍或旋轉塗佈(spin coating)的方式形成，當然也可為其他較佳的形成方法，而未侷限於本發明所列舉的範圍。
請參閱第3a圖、第3b圖及第4圖，其分別為本發明之小線寬高電子遷移率電晶體之第一態樣的結構圖以及本發明之小線寬高電子遷移率電晶體之第一態樣的電性曲線圖。如第3a圖所示，其為利用本發明之方法所製造之電晶體，預設第一位置P1和第二位置P2的重疊量0.15μm，鈍化層P由氮化矽(SiNx)組成而其厚度約為50nm-200nm。然而，如第3b圖所示，由於鈍化層P為由氮化矽(SiNx)組成，造成側向蝕刻(lateral etching)的現象發生，側向蝕刻的外擴量為0.15μm和閘極G的外擴量為0.04μm，實際閘極G的線寬為0.34μm。
續言之，如第4圖所示，汲極D的電流ID和閘極G的電壓VG大致呈線性分佈，閘極G的電壓VG越高，汲極D的電流ID也隨之增高；在閘極G的電壓VG為-2.35V時，電晶體的轉移電導gm為281mS/mm；在閘極G的電壓VG為0V時，汲極D的飽合電流IDss為819mA/mm。
請參閱第5a圖、第5b圖及第6圖，其分別為本發明之小線寬高電子遷移率電晶體之第二態樣的結構圖以及本發明之小線寬高電子遷移率電晶體之第二態樣的電性曲線圖。如第5a圖所示，預設第一位置P1和第二位置P2的重疊量-0.03μm，鈍化層M由氮化矽(SiNx)組成而其厚度為50nm-200nm。然而，如第5b圖，由於鈍化層M為由氮化矽(SiNx)組成，造成側向蝕刻(lateral etching)的現象發生，造成實際閘極G的線寬約為0.1μm。
需說明的是，第一位置P1和第二位置P2的重疊量之正負為第一位置P1相對於第二位置P2靠近鈍化層P之具有汲極D之一側。具體而言，當第一位置P1相對於第二位置P2靠近鈍化層P之具有汲極D之一側時，第一位置P1和第二位置P2的重疊量定義為正值；當第一位置P1相對於第二位置P2遠離鈍化層P之具有汲極D之一側時，第一位置P1和第二位置P2的重疊量定義為負值。
續言之，如第6圖的汲極D的電流對電壓的曲線圖所示，在閘極G的電壓VG為0V時，汲極D的飽合電流IDss為943mA/mm。如第6圖的汲極D的電流對閘極G的電壓的曲線圖所示，汲極D的電流ID和閘極G的電壓VG大致呈線性分佈，閘極G的電壓VG越高，汲極D的電流ID也隨之增高；在閘極G的電壓VG為-1.65V時，電晶體的轉移電導gm為405mS/mm。
請參閱第7圖，其為本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法之第二實施例的流程圖。於本實施例中，相同元件符號之元件，其配置與前述類似，其類似處於此便不再加以贅述。如第7圖所示，本發明提供一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：(1)S21步驟：提供具有複數個電晶體的晶片W，並於各電晶體上形成源極S 和汲極D。(2)S22步驟：形成鈍化層P以覆蓋各源極S和各汲極D。(3)S23步驟：形成第一光阻層PR1於鈍化層P上。(4)S24步驟：利用步進曝光機曝光顯影第一光阻層PR1，蝕刻各電晶體的第一光阻層PR1；此時，蝕刻深度僅至第一光阻層PR1和鈍化層P的交界但未完全蝕刻鈍化層P。(5)S25步驟：部分蝕刻鈍化層P，於各電晶體的第一位置P1分別形成第一孔洞H1；此時，蝕刻深度已至鈍化層P。(6)S26步驟：利用乾式蝕刻法或濕式蝕刻法去除第一光阻層PR1，其中，乾式蝕刻法可透過感應耦合型電漿(Inductively Coupled Plasma)蝕刻機及相應的遮罩(mask)完成。(7)S27步驟：形成第二光阻層PR2以覆蓋各第一孔洞H1，且第二光阻層PR2位於各電晶體的鈍化層P上。(8)S28步驟：利用步進曝光機曝光顯影第二光阻層PR2，蝕刻第二光阻層PR2，而於各電晶體的第二位置P2分別形成第二孔洞H2，其中第二位置P2為固定，第一位置P1為可動。(9)S29步驟：形成金屬層M以覆蓋各第二孔洞H2，且金屬層M位於第二光阻層PR2上。(10)S30步驟：掀離金屬層M。具體而言，由於各電晶體的第二光阻層PR2位於金屬層M下，因此僅要將各電晶體的第二光阻層PR2去除，則能將位於各電晶體的第二光阻層PR2上的金屬層M去除，從而於各第二孔洞H2分別形成閘極G，透過固定閘極G所形成的第二位置P2，改變蝕刻第一位置P1以控制閘極G的線寬大小。透過步進式曝光機二段式曝光，搭配第一位置P1和第二位置P2的操控，改變閘極G的線寬大小，從而提升元件製作效率和降低成本，以改善電子束微影製程的缺點。
其中，各電晶體的第一位置P1和第二位置P2彼此相異，第一位置P1為可動，第二位置P2為固定。具體而言，先界定並固定各電晶體的第二孔洞H2的所在之處，亦即，固定各第二位置P2；各電晶體的第一孔洞H1的所在之處 根據所需的閘極G的線寬調整，亦即，改變各第一位置P1，使各第一位置P1為可動且可調整的，而根據各第一孔洞H1和其相應的第二孔洞H2之重疊部分調整各閘極G的線寬，其意謂各第一位置P1和其相應的第二位置P2的重疊量影響閘極G的線寬的大小。透過調整各第一位置P1和各第二位置P2之間的間距，調整各閘極G的線寬。
需說明的是，步進曝光機為同時對複數個電晶體所對應的第一光阻層PR1和第二光阻層PR2曝光顯影，而非如電子束微影製程需每個電晶體一一曝光顯影，降低操作時間且提升製作效率。
請參閱第8圖和第9圖，其為本發明之小線寬高電子遷移率電晶體之第三態樣的電性曲線圖。先預設各電晶體的第一位置P1和第二位置P2的重疊量0.15μm，各電晶體的鈍化層M由氮化矽(SiNx)組成而其厚度約為50nm-200nm，各電晶體的實際閘極G的線寬為0.22μm，並取複數個電晶體之其中一個來測量電性。如第8圖的汲極D的電流對電壓的曲線圖所示，閘極G的電壓VG為0V時，汲極D的飽合電流IDss為1056mA/mm。如第8圖的汲極D的電流對閘極G的電壓的曲線圖所示，汲極D的電流ID和閘極G的電壓VG大致呈線性分佈，閘極G的電壓VG越高，汲極D的電流ID也隨之增高；在閘極G的電壓VG為-1.9V時，電晶體的轉移電導gm為348mS/mm。
續言之，如第9圖所示，此時閘極G的電壓VG為-5V時，隨著汲極電壓VD越高，汲極D的電流ID增高，閘極G的電流IG往負方向增加。於汲極電壓VD為零時，汲極D的電流大約為0.02mA/mm，閘極G的電流大約為-0.025mA/mm；於汲極電壓VD為60V時，汲極D的電流大約為0.28mA/mm，閘極G的電流大約為-0.27mA/mm。
請參閱第10圖，其為本發明之具有複數個電晶體之晶片的轉移電導和汲極的飽合電流之分佈圖。如第10圖所示，其為利用本發明之方法製造之具有複數個電晶體之晶片W，於轉移電導gm之分佈圖，綠色表示電晶體的轉移電導gm大於350mS/mm，黃色表示電晶體的電導gm為300~350mS/mm，紅色則表示電晶體的電導gm小於300mS/mm；於汲極的飽合電流IDss之分佈圖，綠色表示電晶體的汲極的飽合電流IDss大於900mA/mm，黃色表示電晶體的汲極的飽合電流IDss為800~900mA/mm，紅色則表示電晶體的汲極的飽合電流IDss小於800mA/mm。從電導gm之分佈圖和汲極的飽合電流IDss之分佈圖中得知，於晶片W之中央部份，各電晶體據有相似的電學特性，意謂整體製程非常均勻且穩定。
觀前所述，本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，過步進式曝光機二段式曝光，搭配第一位置P1和第二位置P2的操控，改變閘極的線寬大小，從而提升元件製作效率和降低成本。總括而言，本發明之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，具有如上述的優點，改善電子束微影製程的缺點。
以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。
S11~S20:步驟

Claims (15)

  1. 一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：提供一晶片，並形成一源極和一汲極於該晶片上；形成一鈍化層以覆蓋該源極和該汲極；形成一第一光阻層於該鈍化層上；利用一步進曝光機曝光顯影該第一光阻層；部分蝕刻該鈍化層，形成一第一孔洞於一第一位置；形成一第二光阻層以覆蓋該第一孔洞；利用該步進曝光機曝光顯影該第二光阻層，形成一第二孔洞於一第二位置；形成一金屬層以覆蓋該第二孔洞；以及掀離(lift off)該金屬層，形成一閘極於該第二孔洞。
  2. 如申請專利範圍第1項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，該晶片包括氮化鎵(GaN)或砷化鎵(GaAs)材料組成的一電晶體。
  3. 如申請專利範圍第2項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，該閘極的一線寬根據該第一孔洞和該第二孔洞之重疊部分而調整。
  4. 如申請專利範圍第1項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，該第一位置和該第二位置相異，該第一位置為可動，該第二位置為固定。
  5. 如申請專利範圍第1項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，在形成該第一孔洞於該第一位置的步驟中，更包括去除該第一光阻層。
  6. 如申請專利範圍第5項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，利用乾式蝕刻法去除該第一光阻層。
  7. 如申請專利範圍第5項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，於去除該第一光阻層的步驟後，更包括形成該第二光阻層於該鈍化層上。
  8. 如申請專利範圍第1項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，在掀離該金屬層的步驟中，更包括去除該第二光阻層。
  9. 一種利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其包括：提供具有複數個電晶體的一晶片，並於各該複數個電晶體上形成一源極和一汲極；形成一鈍化層以覆蓋各該源極和各該汲極；形成一第一光阻層於該鈍化層上；利用一步進曝光機曝光顯影該第一光阻層；部分蝕刻該鈍化層，於各該複數個電晶體的一第一位置分別形成一第一孔洞；形成一第二光阻層以覆蓋各該第一孔洞；利用該步進曝光機曝光顯影該第二光阻層，於各該複數個電 晶體的一第二位置分別形成一第二孔洞，其中該第二位置為固定；形成一金屬層以覆蓋各該第二孔洞；以及掀離(lift off)該金屬層，於各該第二孔洞分別形成一閘極，透過固定該閘極所形成的該第二位置，改變蝕刻該第一位置以控制一閘極的線寬大小。
  10. 如申請專利範圍第9項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，該複數個電晶體的材料包括氮化鎵(GaN)或砷化鎵(GaAs)。
  11. 如申請專利範圍第9項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，各該閘極的線寬根據各該第一孔洞和各該第二孔洞之重疊部分而調整。
  12. 如申請專利範圍第9項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，於各該第一位置形成該第一孔洞的步驟中，更包括去除該第一光阻層。
  13. 如申請專利範圍第12項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，其中，利用乾式蝕刻法去除該第一光阻層。
  14. 如申請專利範圍第12項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，於去除該第一光阻層的步驟後，更包括形成該第二光阻層於該鈍化層上。
  15. 如申請專利範圍第9項所述之利用二段式曝光製造小線寬高電子遷移率電晶體之方法，在掀離該金屬層的步驟中，更包括去除該第二光阻層。
TW108142207A 2019-11-20 2019-11-20 利用二段式曝光製造小線寬高電子遷移率電晶體之方法 TWI717114B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW108142207A TWI717114B (zh) 2019-11-20 2019-11-20 利用二段式曝光製造小線寬高電子遷移率電晶體之方法
US16/865,286 US11367615B2 (en) 2019-11-20 2020-05-01 Method of fabricating transistor with short gate length by two-step photolithography
KR1020200099487A KR102429831B1 (ko) 2019-11-20 2020-08-07 2 단계 포토리소그래피를 이용하여 짧은 게이트 길이를 갖는 트랜지스터를 제조하는 방법
JP2020174385A JP2021082810A (ja) 2019-11-20 2020-10-16 二段階フォトグラフィによる短いゲート長のトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108142207A TWI717114B (zh) 2019-11-20 2019-11-20 利用二段式曝光製造小線寬高電子遷移率電晶體之方法

Publications (2)

Publication Number Publication Date
TWI717114B true TWI717114B (zh) 2021-01-21
TW202121500A TW202121500A (zh) 2021-06-01

Family

ID=75237584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108142207A TWI717114B (zh) 2019-11-20 2019-11-20 利用二段式曝光製造小線寬高電子遷移率電晶體之方法

Country Status (4)

Country Link
US (1) US11367615B2 (zh)
JP (1) JP2021082810A (zh)
KR (1) KR102429831B1 (zh)
TW (1) TWI717114B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7439551B2 (ja) * 2020-02-06 2024-02-28 住友電気工業株式会社 半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251858A1 (en) * 2005-11-03 2008-10-16 Ho Kyun Ahn Field effect transistor and method for manufacturing the same
TW201434091A (zh) * 2013-02-21 2014-09-01 Univ Nat Cheng Kung 半導體元件之閘極半舉離製程
TW201601292A (zh) * 2014-06-17 2016-01-01 友達光電股份有限公司 製作顯示面板之方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218090A (ja) * 1992-01-31 1993-08-27 Nec Corp 電界効果トランジスタの製造方法
KR100223021B1 (ko) * 1996-08-14 1999-10-01 정선종 티-형 게이트 제조 방법
JP3413345B2 (ja) * 1997-05-20 2003-06-03 松下電器産業株式会社 電界効果型トランジスタ及びその製造方法
KR100348902B1 (ko) * 1999-11-30 2002-08-14 한국전자통신연구원 에이치이엠티의 감마게이트 제조방법
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
US7419894B2 (en) * 2002-08-28 2008-09-02 Fujitsu Limited Gate electrode and manufacturing method thereof, and semiconductor device and manufacturing method thereof
KR100795242B1 (ko) 2006-11-03 2008-01-15 학교법인 포항공과대학교 반도체 소자의 게이트 형성 방법 및 그 게이트 구조
JP6236919B2 (ja) * 2013-06-26 2017-11-29 富士通株式会社 化合物半導体装置及びその製造方法
JP6540461B2 (ja) * 2015-10-30 2019-07-10 富士通株式会社 半導体装置及び半導体装置の製造方法
KR20170095454A (ko) * 2016-02-12 2017-08-23 한국전자통신연구원 고전자 이동도 트랜지스터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251858A1 (en) * 2005-11-03 2008-10-16 Ho Kyun Ahn Field effect transistor and method for manufacturing the same
TW201434091A (zh) * 2013-02-21 2014-09-01 Univ Nat Cheng Kung 半導體元件之閘極半舉離製程
TW201601292A (zh) * 2014-06-17 2016-01-01 友達光電股份有限公司 製作顯示面板之方法

Also Published As

Publication number Publication date
KR102429831B1 (ko) 2022-08-04
TW202121500A (zh) 2021-06-01
JP2021082810A (ja) 2021-05-27
US11367615B2 (en) 2022-06-21
US20210151316A1 (en) 2021-05-20
KR20210062551A (ko) 2021-05-31

Similar Documents

Publication Publication Date Title
US20240038787A1 (en) Thin film transistor, array substrate, display panel, and method for fabricating array substrate
US20150137113A1 (en) Motft with un-patterned etch-stop
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
TW201818453A (zh) 形成垂直電晶體裝置之方法
US9559214B2 (en) Semiconductor device
CN105720056A (zh) 双薄膜晶体管及其制造方法
WO2017070868A1 (zh) N型tft的制作方法
He et al. Implementation of fully self-aligned homojunction double-gate a-IGZO TFTs
WO2015043082A1 (zh) 薄膜晶体管及其制造方法、阵列基板及显示装置
KR20060054420A (ko) 전체 설계 목적들을 달성하기 위해 핀펫 활성 표면들상의캐리어 이동도의 가변
TWI717114B (zh) 利用二段式曝光製造小線寬高電子遷移率電晶體之方法
KR20130078666A (ko) 박막 트랜지스터 및 그 제조 방법
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
TWI637429B (zh) 半導體裝置及其製造方法
WO2016161668A1 (zh) 双栅极器件以及双栅极器件的制造方法
JP2010129881A (ja) 薄膜トランジスタおよびアクティブマトリクス基板
Deng et al. Fabrication of high-performance bridged-grain polycrystalline silicon TFTs by laser interference lithography
US20060197082A1 (en) Transistor including physical property-changing layer, method of operating transistor, and method of manufacturing transistor
US11869975B2 (en) Thin-film transistors and method for manufacturing the same
US9653612B2 (en) Semiconductor device
TW201810682A (zh) 薄膜電晶體及其製作方法
US20080153239A1 (en) Semiconductor process for butting contact and semiconductor circuit device having a butting contact
TWI611587B (zh) 氧化物薄膜電晶體
TW202129766A (zh) 水平gaa奈米線及奈米平板電晶體
US10283533B2 (en) Transistor array panel including transistor with top electrode being electrically connected to source electrode and manufacturing method thereof