CN111463326A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN111463326A
CN111463326A CN202010169961.0A CN202010169961A CN111463326A CN 111463326 A CN111463326 A CN 111463326A CN 202010169961 A CN202010169961 A CN 202010169961A CN 111463326 A CN111463326 A CN 111463326A
Authority
CN
China
Prior art keywords
layer
aluminum nitride
semiconductor device
transition
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010169961.0A
Other languages
English (en)
Other versions
CN111463326B (zh
Inventor
樊永辉
曾学忠
樊晓兵
许明伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Huixin Communication Technology Co ltd
Original Assignee
Shenzhen Huixin Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huixin Communication Technology Co ltd filed Critical Shenzhen Huixin Communication Technology Co ltd
Priority to CN202010169961.0A priority Critical patent/CN111463326B/zh
Publication of CN111463326A publication Critical patent/CN111463326A/zh
Application granted granted Critical
Publication of CN111463326B publication Critical patent/CN111463326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen characterised by the doping materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

本发明涉及化合物半导体材料与器件领域,具体涉及一种半导体器件及其制备方法。所述半导体器件包括:衬底;形成于所述应力吸收层上的过渡层或缓冲层;形成于所述过渡层或所述缓冲层上的氮化铝外延层。本发明提供的半导体器件,通过在衬底和氮化铝外延层之间设置应力吸收层和过渡层,达到减少或消除由于材料晶格和热膨胀系数不同引起的缺陷,包括位错(Dislocation)及龟裂(Crack),从而提高基于此材料结构的LED或半导体器件的性能、良率及可靠性。

Description

半导体器件及其制备方法
【技术领域】
本发明涉及化合物半导体材料与器件领域,具体涉及一种半导体器件及其制备方法。
【背景技术】
化合物半导体材料近年来发展迅速,越来越广泛地应用于照明、光通讯、功率半导体器件以及无线通讯领域。其主要的优点是较宽的禁带。相较于硅的禁带宽度1.14eV,常用的化合物半导体的禁带宽度分别为:砷化镓1.43eV,磷化铟1.35eV,碳化硅3.25eV,氮化镓3.44eV,氧化镓4.8eV,金刚石5.57eV,氮化铝6.2eV.宽禁带(禁带宽度>2.3eV)半导在研制高温、高频、高功率微波器件、抗辐射器件以及紫外探测器、短波发光二极管等方面具有广阔的应用前景,是无线通信、国防、新能源、自动驾驶等领域急需的电子器件。以氮化铝为衬底的深紫外器件在生物分子感应方面也具有重要应用,可以用于微型高效的生物病毒探测器和消毒器。在255-280nm波段,氮化铝高频器件可用于光刻;从紫外-400nm波段,氮化铝器件可用于蓝光-紫外固态激光二极管以及激光器等,也可应用于高密度存储和卫星通讯系统等。氮化铝材料在III-V族化合物半导体中具有最大禁带宽度及直接带隙,也具有优良的压电性能,目前已广泛用于表声波(SAW)和体声波(BAW)滤波器、高效率紫外光发射器。随着氮化铝材料生长及参杂等技术的进步,同时具有热导率高、电阻率高、击穿场强大、介电常数小等优异特性的氮化铝材料将在高温、高频和大功率半导体器件领域得到应用。
【发明内容】
本发明的目的在于提供一种半导体器件及其制备方法,以解决现有技术中的上述问题。
本发明提供一种半导体器件,所述半导体器件包括:
衬底;
形成于所述应力吸收层上的过渡层或缓冲层;
形成于所述过渡层或所述缓冲层上的氮化铝外延层。
优选地,所述过渡层包括沿厚度方向至少部分延伸的Al组分渐变层,所述Al组分渐变层从靠近所述衬底的一侧到靠近所述氮化铝外延层的一侧Al组分逐渐增加,所述过渡层的厚度为0.3μm~3μm。
优选地,所述过渡层为超晶格结构,所述过渡层的厚度为0.01μm~20μm。
优选地,所述过渡层包括多级的Alx1Iny1Ga(1-x1-y1)N/Alx2Iny2Ga(1-x2-y2)N超晶格结构,其中,x1≠x2,y1≠y2;
或,所述过渡层包括多级的Alx1Ga(1-x1)N/Alx2Ga(1-x2)N超晶格结构;
或,所述过渡层包括多级的Alx1In(1-x1)N/Alx2In(1-x2)N超晶格结构。
优选地,所述半导体器件还包括形成于所述衬底上的应力吸收层,所述应力吸收层为SixNy层或SiCN层,所述应力吸收层的厚度为1nm~20nm。
优选地,所述半导体器件还包括形成于所述应力吸收层和所述过渡层之间的成核层,所述成核层为低温生长的三族氮化物或其多元合金材料,所述成核层的厚度为1nm~10nm。
优选地,所述半导体器件还包括形成于所述过渡层上表面和/或下表面的插入层,所述插入层为AlGaN层、InGaN层、AlInN层、GaN层、AlN层或AlInGaN层,所述插入层的厚度为5nm~2μm。
优选地,所述半导体器件还包括形成于所述应力吸收层和所述过渡层之间的缓冲层,所述缓冲层为未掺杂氮化铝层,所述缓冲层的厚度为0.2μm~3μm。
优选地,所述半导体器件还包括形成于所述氮化铝外延层的掺杂型氮化铝外延层以及形成于所述掺杂型氮化铝外延层的帽层,所述掺杂型氮化铝外延层为n-型氮化铝或n+型氮化铝,所述掺杂型氮化铝外延层的厚度为2nm~20nm。
本发明还提供了一种半导体器件的制备方法,所述制备方法包括如下步骤:
提供衬底;
在所述衬底上形成过渡层或缓冲层;
在所述过渡层或所述缓冲层上形成氮化铝外延层;
在所述氮化铝外延层上制作半导体器件。
本发明的有益效果在于:本发明提供的半导体器件,通过在衬底和氮化铝外延层之间设置应力吸收层和过渡层,达到减少或消除由于材料晶格和热膨胀系数不同引起的缺陷,包括位错(Dislocation)及龟裂(Crack),从而提高基于此材料结构的LED或半导体器件的性能、良率及可靠性。
【附图说明】
图1为本发明实施例1提供的半导体器件的结构示意图;
图2为本发明实施例1提供的半导体器件的优选方式结构示意图;
图3为本发明实施例2提供的半导体器件的结构示意图;
图4为本发明实施例3提供的半导体器件的结构示意图;
图5为本发明实施例4提供的半导体器件的结构示意图;
图6为本发明实施例5提供的半导体器件的结构示意图;
图7为本发明实施例6提供的半导体器件的结构示意图;
图8为本发明实施例6提供的半导体器件的优选方式结构示意图;
图9为本发明实施例7提供的半导体器件的结构示意图;
图10为本发明实施例7提供的半导体器件的优选方式结构示意图;
图11为本发明实施例7提供的半导体器件的器件晶圆平面图。
【具体实施方式】
下面将结合本发明实施例中的附图,对发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明中的术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本发明的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。此外,术语“包括”和“具有”以及它们任何变形,意图在于覆盖不排他的包含。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例,也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是,本文所描述的实施例可以与其它实施例相结合。
实施例1
本发明实施例1提供了一种半导体材料100,请参阅图1所示,该半导体材料100包括从下至上依次层叠的衬底101、成核层102、过渡层103和氮化铝外延层104。
其中,衬底101可以为蓝宝石衬底、硅衬底、碳化硅衬底其中的一种。由于衬底101与氮化铝外延层104晶格常数与热膨胀系数均不同,衬底101和氮化铝外延层104的晶格常数的差异导致二者之间晶格失配。
其中,成核层102形成于衬底101上,成核层102为低温生长的三族氮化物或其多元合金材料,例如,成核层102可以为AlN层、GaN层或其他材料层,成核层102的厚度为1nm~10nm,成核层102通常采用金属有机化学气相沉积(MOCVD)的方法在较低的温度(500℃~700℃)下进行,通过对温度、气体流量等工艺参数进行优化,以获得高质量薄膜,成核层102为后续的薄膜层的生长提供种子层。
其中,过渡层103可以为AlxGa(1-x)N层、In(1-x)AlxN层、InyAlxGa(1-y-x)N层或其他材料,在本实施例中,过渡层103包括Al组分渐变层。
在一个可选的实施方式中,该Al组分渐变层可以贯穿整个过渡层103的厚度方向,过渡层103为Al组分渐变层,在过渡层103中,从底部到顶部Al组分逐渐增加,需要说明的是,在本说明书中,“底部”指靠近衬底101的一侧,“顶部”指远离衬底101的一侧,后文不再一一赘述。Al组分的渐变主要是为了实现晶格适配、保证外延出的晶体质量较好,过渡层103顶部的晶格常数接近或等于氮化铝材料的晶格常数。下面以过渡层103为AlxGa(1-x)N层进行详细说明,AlxGa(1-x)N层的Al组分从底部到顶部逐渐增加,Ga组分从底部到顶部逐渐减少,例如,从20%逐渐增加至100%,即AlxGa(1-x)N层底部的Al组分为20%,AlxGa(1-x)N层顶部的Al组分为100%,AlxGa(1-x)N层顶部的Ga组分为0,也就是说,此时过渡层103顶部为AlN,过渡层103顶部与氮化铝外延层104相同,从而达到晶格的完全匹配。在本实施例中,过渡层103中Al组分从底部到顶部的渐变范围为0%~100%,即0%≤x≤100%,例如可以为20%~100%或10%~80%或0%~80%。
在一个可选的实施方式中,还可以根据成核层102对过渡层103底部的Al组分进行调节,以使过渡层103底部与成核层102实现晶格适配,例如,当成核层102为GaN层时,过渡层103为AlxGa(1-x)N层,过渡层103中Al组分从底部到顶部的渐变范围为0%~100%,过渡层103底部为GaN,与成核层102相同,过渡层103和成核层102达到晶格的完全匹配。
在另一个可选的实施方式中,该Al组分渐变层还可以为过渡层103在厚度方向上的部分区域,请参阅图2所示,过渡层103包括远离衬底101的Al组分渐变层1031和靠近衬底101的Al组分恒定层1032。Al组分渐变层1031从底部到顶部Al组分逐渐增加,Al组分从底部到顶部的渐变范围为0%~100%。Al组分的渐变主要是为了实现晶格适配、保证外延出的晶体质量较好,Al组分渐变层1031顶部的晶格常数接近或等于氮化铝材料的晶格常数,其他关于Al组分渐变层1031的说明参见上述AlxGa(1-x)N层,在此不进行一一赘述。
在本实施例中,过渡层103的厚度为0.3μm~3μm,Al组分渐变层中Al组分的变化可以为线性变化或非线性变化,也可以为连续变化或阶梯式变化。
在本实施例中,Al组分的变化可以通过改变制作过程中的工艺参数实现。例如,为了获得较高的铝组份,可以在MOVCVD反应炉中,增加含铝气源,如TMA(三甲基铝,C3H9Al)的流量。为了获得较高的镓组份,可以增加含镓气源,如TMG(三甲基镓,C3H9Ga)的流量。其他可以调节的参数包括温度、压力等。
其中,氮化铝外延层104形成于过渡层103上,氮化铝外延层104的制作可以用下述的任何一种生长单晶氮化铝的方法:铝直接氮化法(Direct nitridation of aluminum)、高氮气压溶液生长法(HNPSG-High nitrogen pressure solution growth)、氢化物气相外延生长法(HVPE-Hydride vapor phase epitaxy growth)、金属有机化合物化学气相沉积法(MOCVD-Metal Organic Chemical Vapor Deposition)、物理气相传输生长法(PVT-Physical vapor transport growth)。在本实施例中,氮化铝外延层104的厚度为20nm~500nm。氮化铝外延层104可以为n-型氮化铝外延层,其制作可以用前述的任何一种生长单晶氮化铝的方法,然后进行n-型参杂。n-型氮化铝外延层的厚度一般介于20nm~500nm之间。参杂可以通过注入氧或硅原子完成,参杂浓度为1013~1021atoms/cm3。参杂也可以在氮化铝生长过程中同时进行。例如,在以MOCVD方式生长单晶氮化铝时,可以在反应中加入甲硅烷气体(SiH4),Si原子被引入到AlN晶体中,形成n-型氮化铝。
实施例2
本发明实施例2提供了一种半导体材料200,请参阅图3所示,该半导体材料200包括从下至上依次层叠的衬底201、成核层202、过渡层203和氮化铝外延层204。
在本实施例中,衬底201、成核层202和氮化铝外延层204分别与实施例1中的衬底101、成核层102和氮化铝外延层104相同,具体参见实施例1的描述,在此不进行一一赘述。
在本实施例中,过渡层203为超晶格结构,在一个可选的实施方式中,过渡层203包括多级的Alx1Iny1Ga(1-x1-y1)N/Alx2Iny2Ga(1-x2-y2)N超晶格结构,其中,x1≠x2,y1≠y2,从过渡层203底部至顶部Al组分逐渐增加,具体地,请参阅图3所示,过渡层203包括交替生长的多层Alx1Iny1Ga(1-x1-y1)N(A层)和多层Alx2Iny2Ga(1-x2-y2)N(B层),Al组分的渐变主要是为了实现晶格适配、保证外延出的晶体质量较好,过渡层203顶部的晶格常数接近或等于氮化铝材料的晶格常数,从而到达晶格匹配,减少或消除由晶格失配而产生的位错缺陷,同时,过渡层203的超晶格结构还有利于减小由材料间不同的热膨胀系数而产生的应力,从而减小或消除由应力而引起的晶圆翘曲或龟裂。
在另一个可选的实施方式中,过渡层203包括多级的Alx1Ga(1-x1)N/Alx2Ga(1-x2)N超晶格结构,具体地,A层和B层的材料组份分别是Alx1Ga(1-x1)N和Alx2Ga(1-x2)N。
在另一个可选的实施方式中,过渡层203包括多级的Alx1In(1-x1)N/Alx2In(1-x2)N超晶格结构,具体地,A层和B层的材料组份分别是Alx1In(1-x1)N和Alx2In(1-x2)N。
当超晶格结构中的A层和B层组份变化时,至少一种元素(Al,Ga,In)的浓度发生变化。组份的变化可以通过改变制作过程中的工艺参数实现。例如,为了获得较高的铝组份,可以在MOCVD反应炉中,增加含铝气源,如TMA(三甲基铝,C3H9Al)的流量。为了获得较高的镓组份,可以增加含镓气源,如TMG(三甲基镓,C3H9Ga)的流量。其他可以调节的参数包括温度、压力等。
在本实施例中,过渡层203的总厚度为0.01μm~20μm,例如,可以为2μm~20μm或0.01μm~2μm,其中,单层A或单层B的厚度为1nm~20nm。
实施例3
本发明实施例3提供了一种半导体材料300,请参阅图4所示,该半导体材料300包括从下至上依次层叠的衬底301、成核层302、过渡层303、插入层305和氮化铝外延层304。
在本实施例中,衬底301、成核层302和氮化铝外延层304分别与实施例1中的衬底101、成核层102和氮化铝外延层104相同,具体参见实施例1的描述,过渡层303和实施例2的过渡层203相同,具体参见实施例2的描述,在此不进行一一赘述。
在本实施例中,为了进一步减小或消除应力,设置了插入层305,插入层305可以是AlGaN层、InGaN层、AlInN层、GaN层、AlN层或AlInGaN层,其中各元素的组份(Al组分、In组分或Ga组分)可以任意变化。插入层305的厚度为5nm~2μm。
在其他实施例中,插入层305也可以形成于过渡层303的下表面,即插入层305设于过渡层303和衬底301之间。
在其他实施例中,插入层305也可以同时形成于过渡层303的上表面和下表面。
实施例4
本发明实施例4提供了一种半导体材料400,请参阅图5所示,该半导体材料400包括从下至上依次层叠的衬底401、应力吸收层406、成核层402、插入层405、过渡层403和氮化铝外延层404。
在本实施例中,衬底401、成核层402和氮化铝外延层404分别与实施例1中的衬底101、成核层102和氮化铝外延层104相同,具体参见实施例1的描述;过渡层403为实施例1的过渡层103或实施例2的过渡层203,具体参见实施例1或实施例2的描述;插入层405与实施例3的插入层305相同,具体参见实施例3的描述,在此不进行一一赘述。
在本实施例中,为了进一步减小或消除应力,在衬底401的上表面形成了应力吸收层406,应力吸收层406为基于氮化硅的化合物,应力吸收层406为SixNy层,例如为SiN或Si3N4;应力吸收层406还可以为SiCN;应力吸收层406也可以包括非饱和氮化硅化合物;应力吸收层406还可以是其他非基于氮化硅的材料。
在一个可选的实施方式中,应力吸收层406可以为非晶性的结构。具体地。非晶性的应力吸收层可以特别有效地吸收应力,从而减少或消除因晶格失配而产生的位错缺陷。
在另一个可选的实施方式中,应力吸收层406也可以是单晶或多晶结构。
在一些应用中,需要足够厚的应力吸收层406才可以有效吸收因晶格失配或热膨胀引起的应力及位错缺陷。但是,如果厚度太大,则不能使后面的材料层同衬底形成外延关系,不利于生产高质量的单晶层(成核层402、插入层405、过渡层403)。应力吸收层406的厚度为1nm~20nm。具体的厚度取决于应力吸收层406的组份与晶体结构,以及后续生长的材料层的组份、厚度和晶体结构,以及衬底材料的组份、厚度和晶体结构。
在有些应用中,应力吸收层406非常薄,如应力吸收层406的厚度为1nm~5nm,这时,应力吸收层406可以与衬底401形成外延的关系,从而减少在后面生长的材料层(成核层402、插入层405、过渡层403)中位错缺陷。
应力吸收层406的制作有以下几种方法:1)将硅衬底表面氮化而形成氮化硅化合物;2)在衬底(包括硅、碳化硅、蓝宝石)表面自作一层氮化硅化合物;3)在用于制作后续的材料层(本实施例中为成核层402)的设备(如MOCVD或MBE外延生长设备)上生长一层应力吸收层,然后接着生长后面的材料层。
实施例5
本发明实施例5提供了一种半导体材料500,请参阅图6所示,该半导体材料500包括从下至上依次层叠的衬底501、应力吸收层506、成核层502、缓冲层507、过渡层503和氮化铝外延层504。
在本实施例中,衬底501、成核层502和氮化铝外延层504分别与实施例1中的衬底101、成核层102和氮化铝外延层104相同,具体参见实施例1的描述;过渡层503为实施例1的过渡层103或实施例2的过渡层203,具体参见实施例1或实施例2的描述;应力吸收层506与实施例4的应力吸收层406相同,具体参见实施例4的描述,在此不进行一一赘述。
在本实施例中,缓冲层507为未掺杂氮化铝层,缓冲层503的厚度为0.2μm~3μm。缓冲层507是未掺杂的高阻氮化铝,随着缓冲层503中未掺杂AlN薄膜厚度的增加,其晶格常数逐渐趋近AlN晶体本身的晶格常数,直至完全相同,达到3.11A。
缓冲层507的制作可以用一下任何一种生长单晶氮化铝的方法:铝直接氮化法(Direct nitridation of aluminum)、高氮气压溶液生长法(HNPSG-High nitrogenpressure solution growth)、氢化物气相外延生长法(HVPE-Hydride vapor phaseepitaxy growth)、金属有机化合物化学气相沉积法(MOCVD-Metal Organic ChemicalVapor Deposition)、物理气相传输生长法(PVT-Physical vapor transport growth)。
前述所以材料层,包括应力吸收层、成核层、缓冲层、过渡层、超晶格层、插入层、外延层等,在制作时,每一层可以在特定的设备中单独完成,再在同一设备或不同设备中进行下一层的制作。也可以在同一设备(如MOCVD)中,依次逐层制作完成。也可以在一台设备中完成一步或多步,在另外的一台或多台设备中完成其他步骤。
实施例6
本发明实施例6提供了一种半导体材料600,请参阅图7和图8所示,该半导体材料600包括从下至上依次层叠的衬底601、应力吸收层606、成核层602、缓冲层607、过渡层603、氮化铝外延层604和掺杂型氮化铝外延层608。
在本实施例中,衬底601、成核层602和氮化铝外延层604分别与实施例1中的衬底101、成核层102和氮化铝外延层104相同,具体参见实施例1的描述;过渡层603为实施例1的过渡层103或实施例2的过渡层203,具体参见实施例1或实施例2的描述;应力吸收层606与实施例4的应力吸收层406相同,具体参见实施例4的描述;缓冲层607与实施例5的缓冲层607相同,具体参见实施例5的描述,在此不进行一一赘述。
在本实施例中,基于前述方法完成的氮化铝外延结构,根据不同的应用,可以进行进一步的制作掺杂型氮化铝外延层608,具体地,在一个可选的实施方式中,请参阅图6所示,该掺杂型氮化铝外延层608形成于氮化铝外延层604上,掺杂型氮化铝外延层608可以为n-型氮化铝或n+型氮化铝,参杂浓度为1019-1022atoms/cm3,厚度为2-20nm。
在另一个可选的实施方式中,请参阅图8所示,该掺杂型氮化铝外延层608可以是Al xIn(1-x)N,或AlxInyGa(1-x-y)N,其组份或厚度根据具体应用而定。进一步地,可以在掺杂型氮化铝外延层608上面制作一层帽层6081,例如,该帽层6081为氮化镓帽层(caplayer),氮化镓帽层的目的是为了防止掺杂型氮化铝外延层608中铝组份的氧化,同时可以进行较高n-型掺杂,形成n+型氮化镓,以利于减小器件制作中的接触电阻。氮化镓帽层的的厚度为2-20nm。帽层6081也可以为其他材料的帽层,如氮化硅,厚度一般为10-200nm。掺杂型氮化铝外延层608和帽层6081可以在同一设备中完成,也可以在不同的设备中完成。本实施例通过制作前述的帽层6081,以防止外延层受到氧化,保护器件的质量。
本领域技术人员应当理解,在其他实施例中,可以不制作掺杂型氮化铝外延层608,可以直接对氮化铝外延层604进行掺杂,例如,通过注入氧或硅原子而形成n-型半导体。掺杂浓度在1013-1021atoms/cm3之间。掺杂也可以在氮化铝生长过程中同时进行。例如,在以MOCVD方式生长单晶氮化铝时,可以在反应中加入甲硅烷气体(SiH4),Si原子被引入到AlN晶体中,形成n-型氮化铝。
在本实施例中,衬底601可以是硅,也可以是其他衬底,如碳化硅、蓝宝石等,尺寸可以是2寸、3寸、4寸、6寸或8寸,厚度介于100μm~1000μm之间。
实施例7
本发明实施例7提供了一种半导体材料700,请参阅图9所示,在实施例6的基础上,该半导体材料700进一步包括分别形成于掺杂型氮化铝外延层608上的阴极金属层701和阳极金属层702。
制作肖特基二极管需要制作两个电极,即正极和负极,或阳极和阴极。下面介绍制作步骤。
阴极金属层701(阴极或负极)的制作:制作步骤如下:涂胶、对准/曝光、显影、金属沉积、金属剥离/去胶/清洗/退火,这里不作详细描述。阴极金属层一般由几种金属的组合通过高温退火形成合金以减小电阻。这些金属包括Ti,Al,Ni,Pt,Au或其它,可以是一种金属或多种(2-6)金属的组合,通常是通过金属蒸镀逐层沉淀到氮化铝外延层上。例如,金属层可以由4层金属层组成:Ti,Al,Ti,Au,厚度范围分别为:2~25nm,30~00nm,20~100nm,50~500nm.例如,可以分别选用Ti 25nm,Al 50nm,Ti 100nm,Au 250nm,总厚度为450nm。金属层也可以是其他组合和厚度。退火工艺在RTA(快速热退火炉)中进行,温度一般介于700-900℃,通常为800℃左右。在氩气或氮气环境中进行,时间为30秒-90秒,目的是形成欧姆接触以减小电阻。电极的形状可以是圆形、方型、长方行、椭圆型或其他形状。电极的大小可以是25μm~750μm,这里不作具体限定。
阳极金属层702(阳极或正极)的制作:制作步骤如下:涂胶、对准/曝光、显影、金属沉积、金属剥离/去胶/清洗,这里不作详细描述。阳极金属层一般选用功函数高的金属,如Pt,Ni,Au,Ti。其功函数分别为5.65eV,5.15eV,5.1eV,4.33eV。目的是与氮化铝外延层形成肖特基接触。金属层可以由一层金属组成,也可以由2-4层金属组成,如可以选用Pt/Au或Ni/Au,厚度范围为10~50nm及50~250nm。制作方法通常是通过金属蒸镀或溅射逐层沉淀到氮化铝外延层上。电极的形状可以是圆形、方型、长方行、椭圆型或其他形状。电极的大小可以是10μm~500μm,这里不作具体限定。
在一个可选的实施方式中,请参阅图10所示,在制作阴极或阳极之前,也可以先在氮化铝外延层表面刻蚀凹槽,然后在凹槽上制作电极。凹槽深度在5-20nm之间。凹槽的的大小和形状与前述阴极的大小和形状一样,可以是圆形、方型、长方行、椭圆型或其他形状。制作的步骤如下:涂胶、对准/曝光、显影、刻蚀、去胶/清洗,这里不作详细描述。
在两个电极制作完成后,在上面制作钝化层609,对器件加以保护,钝化层609可以是氧化硅、氮化硅或氧化铝。本说明中以氮化硅为例。氮化硅一般通过PECVD(等离子体增强化学气相沉积法)制作。厚度为50nm-500nm.
钝化层609刻蚀:刻蚀在电极上面的钝化层609,步骤如下:涂胶、对准/曝光、显影、刻蚀、去胶/清洗,这里不作详细描述。
请参阅图11所示,本实施例的器件制作在晶圆上,晶圆的衬底材料可以是前述的任何一种:硅、碳化硅、蓝宝石,大小为2-8寸,厚度为100μm-1000μm,衬底上生长有前述的氮化铝外延层。制作完成后的晶圆如图10所示。每一格为一个芯片,芯片可以是正方形或长方形,边长范围在200μm~5mm之间。图10中是两个电极的相对位置,也可以是其他的分布。电极的大小不做限制。
以上所述的仅是本发明的实施方式,在此应当指出,对于本领域的普通技术人员来说,在不脱离本发明创造构思的前提下,还可以做出改进,但这些均属于本发明的保护范围。

Claims (10)

1.一种半导体器件,其特征在于,所述半导体器件包括:
衬底;
形成于所述应力吸收层上的过渡层或缓冲层;
形成于所述过渡层或所述缓冲层上的氮化铝外延层。
2.根据权利要求1所述的半导体器件,其特征在于,所述过渡层包括沿厚度方向至少部分延伸的Al组分渐变层,所述Al组分渐变层从靠近所述衬底的一侧到靠近所述氮化铝外延层的一侧Al组分逐渐增加,所述过渡层的厚度为0.3μm~3μm。
3.根据权利要求1所述的半导体器件,其特征在于,所述过渡层为超晶格结构,所述过渡层的厚度为0.01μm~20μm。
4.根据权利要求3所述的半导体器件,其特征在于,所述过渡层包括多级的Alx1Iny1Ga(1-x1-y1)N/Alx2Iny2Ga(1-x2-y2)N超晶格结构,其中,x1≠x2,y1≠y2;
或,所述过渡层包括多级的Alx1Ga(1-x1)N/Alx2Ga(1-x2)N超晶格结构;
或,所述过渡层包括多级的Alx1In(1-x1)N/Alx2In(1-x2)N超晶格结构。
5.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述衬底上的应力吸收层,所述应力吸收层为SixNy层或SiCN层,所述应力吸收层的厚度为1nm~20nm。
6.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述应力吸收层和所述过渡层之间的成核层,所述成核层为低温生长的三族氮化物或其多元合金材料,所述成核层的厚度为1nm~10nm。
7.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述过渡层上表面和/或下表面的插入层,所述插入层为AlGaN层、InGaN层、AlInN层、GaN层、AlN层或AlInGaN层,所述插入层的厚度为5nm~2μm。
8.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述应力吸收层和所述过渡层之间的缓冲层,所述缓冲层为未掺杂氮化铝层,所述缓冲层的厚度为0.2μm~3μm。
9.根据权利要求1所述的半导体器件,其特征在于,所述半导体器件还包括形成于所述氮化铝外延层的掺杂型氮化铝外延层以及形成于所述掺杂型氮化铝外延层的帽层,所述掺杂型氮化铝外延层为n-型氮化铝或n+型氮化铝,所述掺杂型氮化铝外延层的厚度为2nm~20nm。
10.一种半导体器件的制备方法,其特征在于,所述制备方法包括如下步骤:
提供衬底;
在所述衬底上形成过渡层或缓冲层;
在所述过渡层或所述缓冲层上形成氮化铝外延层;
在所述氮化铝外延层上制作半导体器件。
CN202010169961.0A 2020-03-12 2020-03-12 半导体器件及其制备方法 Active CN111463326B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010169961.0A CN111463326B (zh) 2020-03-12 2020-03-12 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010169961.0A CN111463326B (zh) 2020-03-12 2020-03-12 半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111463326A true CN111463326A (zh) 2020-07-28
CN111463326B CN111463326B (zh) 2023-03-31

Family

ID=71684237

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010169961.0A Active CN111463326B (zh) 2020-03-12 2020-03-12 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111463326B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242460A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有Si掺杂插入层的AlN复合薄膜及其外延生长方法
CN114203529A (zh) * 2022-02-17 2022-03-18 江苏第三代半导体研究院有限公司 氮化铝外延结构,其制备方法以及半导体器件
CN114823853A (zh) * 2022-04-21 2022-07-29 南京百识电子科技有限公司 氮化物半导体外延结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1154568A (zh) * 1995-12-11 1997-07-16 三菱电机株式会社 半导体器件及其制造方法
CN101009346A (zh) * 2006-01-27 2007-08-01 中国科学院物理研究所 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途
WO2013138676A1 (en) * 2012-03-14 2013-09-19 Robbie Jorgenson Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
CN103388178A (zh) * 2013-08-07 2013-11-13 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
CN103915537A (zh) * 2013-01-09 2014-07-09 理想能源设备(上海)有限公司 硅衬底上化合物半导体外延层生长方法及其器件结构
CN104465720A (zh) * 2014-12-05 2015-03-25 中山大学 一种半导体外延结构及其生长方法
US20150287879A1 (en) * 2014-04-02 2015-10-08 National Chiao Tung University Light Emitting Diode Device Having Super Lattice Structure and a Nano-Structure Layer
CN106449375A (zh) * 2016-12-26 2017-02-22 英诺赛科(珠海)科技有限公司 含有硅掺杂氮化铝层的半导体器件及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1154568A (zh) * 1995-12-11 1997-07-16 三菱电机株式会社 半导体器件及其制造方法
CN101009346A (zh) * 2006-01-27 2007-08-01 中国科学院物理研究所 硅衬底上生长的非极性a面氮化物薄膜及其制法和用途
WO2013138676A1 (en) * 2012-03-14 2013-09-19 Robbie Jorgenson Materials, structures, and methods for optical and electrical iii-nitride semiconductor devices
CN103915537A (zh) * 2013-01-09 2014-07-09 理想能源设备(上海)有限公司 硅衬底上化合物半导体外延层生长方法及其器件结构
CN103388178A (zh) * 2013-08-07 2013-11-13 厦门市三安光电科技有限公司 Iii族氮化物外延结构及其生长方法
US20150287879A1 (en) * 2014-04-02 2015-10-08 National Chiao Tung University Light Emitting Diode Device Having Super Lattice Structure and a Nano-Structure Layer
CN104465720A (zh) * 2014-12-05 2015-03-25 中山大学 一种半导体外延结构及其生长方法
CN106449375A (zh) * 2016-12-26 2017-02-22 英诺赛科(珠海)科技有限公司 含有硅掺杂氮化铝层的半导体器件及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112242460A (zh) * 2020-09-29 2021-01-19 苏州紫灿科技有限公司 一种具有Si掺杂插入层的AlN复合薄膜及其外延生长方法
CN114203529A (zh) * 2022-02-17 2022-03-18 江苏第三代半导体研究院有限公司 氮化铝外延结构,其制备方法以及半导体器件
CN114203529B (zh) * 2022-02-17 2022-05-10 江苏第三代半导体研究院有限公司 氮化铝外延结构,其制备方法以及半导体器件
CN114823853A (zh) * 2022-04-21 2022-07-29 南京百识电子科技有限公司 氮化物半导体外延结构
CN114823853B (zh) * 2022-04-21 2024-01-30 南京百识电子科技有限公司 氮化物半导体外延结构

Also Published As

Publication number Publication date
CN111463326B (zh) 2023-03-31

Similar Documents

Publication Publication Date Title
JP4371202B2 (ja) 窒化物半導体の製造方法及び半導体ウエハ並びに半導体デバイス
US8803189B2 (en) III-V compound semiconductor epitaxy using lateral overgrowth
KR101268139B1 (ko) Ⅲ족 질화물 반도체 발광 소자의 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 램프
CN111463326B (zh) 半导体器件及其制备方法
US20070114563A1 (en) Semiconductor device and method of fabricating the same
JP5145617B2 (ja) n型窒化物半導体積層体およびそれを用いる半導体素子
JP2007158285A (ja) Iii族窒化物基反射器を製造する方法
CN109075226B (zh) Iii族氮化物层叠体及iii族氮化物发光元件
JP2006093683A (ja) 半導体基板、半導体素子、及び半導体発光素子
US8969891B2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
KR102112249B1 (ko) 반도체 웨이퍼
JP5401145B2 (ja) Iii族窒化物積層体の製造方法
US8878211B2 (en) Heterogeneous substrate, nitride-based semiconductor device using same, and manufacturing method thereof
WO2023231566A1 (zh) 半导体外延结构及其制备方法、半导体器件
JP5873260B2 (ja) Iii族窒化物積層体の製造方法
CN114342194A (zh) 激光二极管
EP2525417A2 (en) Nitride semiconductor device, nitride semiconductor wafer and method for manufacturing nitride semiconductor layer
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN107004724B (zh) 半导体装置及其制造方法
TW202143510A (zh) 紫外led及其製作方法
JP2010040692A (ja) 窒化物系半導体素子及びその製造方法
CN117410405A (zh) 深紫外发光二极管外延片及其制备方法、深紫外led
KR102438816B1 (ko) 알루미늄질화물 템플릿을 제조하는 방법
WO2015029281A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2004296701A (ja) エピタキシャル基板ならびに半導体装置および窒化物系半導体の結晶成長方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder
CP02 Change in the address of a patent holder

Address after: 518000, Building 4, 1001, Shenzhen New Generation Industrial Park, No. 136 Zhongkang Road, Meidu Community, Meilin Street, Futian District, Shenzhen City, Guangdong Province

Patentee after: Shenzhen Huixin Communication Technology Co.,Ltd.

Address before: 518000 2701, building T2, Shenye Shangcheng (South District), No. 5001, Huanggang Road, Lianhua Yicun community, Huafu street, Futian District, Shenzhen, Guangdong Province

Patentee before: Shenzhen Huixin Communication Technology Co.,Ltd.