CN103887326A - 高电阻低位错GaN薄膜及制备方法 - Google Patents

高电阻低位错GaN薄膜及制备方法 Download PDF

Info

Publication number
CN103887326A
CN103887326A CN201410089597.1A CN201410089597A CN103887326A CN 103887326 A CN103887326 A CN 103887326A CN 201410089597 A CN201410089597 A CN 201410089597A CN 103887326 A CN103887326 A CN 103887326A
Authority
CN
China
Prior art keywords
gan
layer
high resistant
preparation
reative cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410089597.1A
Other languages
English (en)
Inventor
何晓光
赵德刚
江德生
刘宗顺
陈平
杨静
乐伶聪
李晓静
杨辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201410089597.1A priority Critical patent/CN103887326A/zh
Publication of CN103887326A publication Critical patent/CN103887326A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种高阻低位错GaN薄膜，包括：一衬底；一GaN低温成核层，其制作在衬底上；一GaN合并层，其制作在GaN低温成核层上；一GaN高阻层，其制作在GaN合并层上。本发明是通过控制反应室压强，实现非故意可控碳掺杂，从而达到既补偿背景载流子，提高材料电阻率的目的。通过控制生长初期的氨气流量，引入合并层，延长晶体三维生长到二维生长的过度时间，从而达到在保证材料高电阻率的前提下降低外延膜的位错密度，提高晶体质量的目的。

Description

高电阻低位错GaN薄膜及制备方法
技术领域
本发明涉及半导体材料技术领域，尤其涉及一种GaN外延膜及制备方法。
背景技术
近年来，随着第三代无线通讯和军用相控阵雷达的兴起和高速发展，大功率微波器件如高电子迁移率晶体管(HEMT)得到广泛关注和研究。GaN具有禁带宽度大、击穿电场高、电子饱和漂移速度高、抗辐射能力强和良好的化学稳定性等优异特性；而且可以与AlGaN材料构成异质结，其异质结界面上的压电极化和自发极化可产生高浓度的二维电子气(2DEG)，是制造HEMT器件的绝佳选择。
然而MOCVD技术生长的GaN薄膜通常呈现N型，背景电子浓度很高，电阻率很低，用这种外延材料制作的器件(比如HEMT)会有很严重的漏电问题。为了抑制漏电，需要GaN材料的电阻率达到106以上。目前一般采用补偿的办法降低背景电子浓度，得到高阻GaN外延膜，常用的补偿方法有故意掺杂Fe、C等杂质引入深能级受主、控制成核层生长参数引入位错等。但是这些技术都有各自的不足，比如造成反应室污染、使工艺复杂化、降低材料质量和电学特性等。还有一种通过低压生长控制反应前驱物三甲基镓中碳原子的并入，在不单独添加碳源的情况下引入碳杂质得到受主能级，使背景载流子浓度得到补偿。这种方法工艺简单，但会引入高密度的位错，大大降低外延膜的晶体质量。
发明内容
本发明的目的在于提出一种高阻低位错GaN薄膜及制备方法，其是通过控制反应室压强，实现非故意可控碳掺杂，从而达到既补偿背景载流子，提高材料电阻率的目的。通过控制生长初期的氨气流量，引入合并层，延长晶体三维生长到二维生长的过度时间，从而达到在保证材料高电阻率的前提下降低外延膜的位错密度，提高晶体质量的目的。
本发明提供一种高阻低位错GaN薄膜，包括：
一衬底；
一GaN低温成核层，其制作在衬底上；
一GaN合并层，其制作在GaN低温成核层上；
一GaN高阻层，其制作在GaN合并层上。
本发明还提供一种高阻低位错GaN薄膜的制备方法，包括以下步骤：
步骤1：将衬底在反应室中热处理；
步骤2：在衬底上生长一层GaN低温成核层；
步骤3：升温至100-1100℃，降低压强至40-60Torr，在GaN低温成核层上生长一层GaN合并层；
步骤4：提高氨气流量至2-4SLM，其他条件不变，在GaN合并层上生长一层厚度GaN高阻层，完成制备。
本发明的关键在于通过控制反应室压强，实现非故意可控碳掺杂，从而达到既补偿背景载流子，提高材料电阻率的目的。通过控制生长初期的氨气流量，引入合并层，延长晶体三维生长到二维生长的过度时间，从而达到在保证材料高电阻率的前提下降低外延膜的位错密度，提高晶体质量的目的。其优点是工艺简单，在保证了高阻特性的基础上大大降低了位错密度，提高了晶体质量，从而提升器件性能。
附图说明
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明，其中：
图1是本发明生长结构示意图。
图2是本发明的制备流程图。
具体实施方式
请参阅图1所示，本发明提供一种高阻低位错GaN薄膜，包括：
一衬底1，该衬底1的材料为蓝宝石；
一GaN低温成核层2，其制作在衬底1上，所述GaN低温成核层2的生长温度为500℃600℃，反应室压强为450550Torr，厚度为1525nm；
一GaN合并层3，其制作在GaN低温成核层2上，所述GaN合并层3的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为0.2-1SLM，厚度为700-800nm；
合并层3的目的是降低材料的位错密度，提高材料质量。在合并层3中降低氨气流量的目的是使材料纵向生长速率大于横向，形成三维岛状生长，延长从三维生长向二维生长转变的过程降低外延膜的位错密度，提高晶体质量。
一GaN高阻层4，其制作在GaN合并层3上，所述GaN高阻层4的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为2-4SLM，厚度为1-3μm。
在合并层3和高阻层4中降低反应室压力的作用是提高碳杂质的含量，从而补偿背景载流子，提高材料电阻率。通常，MOCVD直接生长的GaN材料呈现N型，有很高的背景载流子浓度，使制造出的电子器件(例如HEMT)会有严重的漏电问题，严重影响器件性能。本发明通过控制材料生长时的反应室压强(即在合并层3和高阻层4的生长阶段保持反应室压强为40-100Torr)，提高反应前驱物三甲基镓中碳原子的并入率，从而引入替代氮位的碳杂质原子，得到受主能级，使背景载流子浓度得到补偿，获得高阻GaN薄膜。
然而低压生长的材料通常晶体质量变差，位错密度很高，会降低材料的电子迁移率，影响器件的性能。而本发明引入的合并层3，通过降低氨气流量，延长了材料的三维生长时间，使材料成三维岛状生长，达到一定时间后，在后续的生长中提高氨气流量，使小岛合并，材料由三维生长转向二维生长。在小岛合并的过程中位错线相互合并，位错密度大大降低。
请参阅图2，并结合参阅图1所示，一种高阻低位错GaN薄膜的制备方法，包括以下步骤：
步骤1：将衬底1在反应室中热处理，该衬底1的材料为蓝宝石；
步骤2：在衬底1下生长一层GaN低温成核层2，所述GaN低温成核层2的生长温度为500600℃，反应室压强为450550Torr，厚度为1030nm；
步骤3：升温至1001100℃，降低压强至4060Torr，在GaN低温成核层2上生长一层GaN合并层3，所述GaN合并层3的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为0.2-1SLM，厚度为700-800nm；
步骤4：提高氨气流量至2-4SLM，其他条件不变，在GaN合并层3上生长一层厚度GaN高阻层4，所述GaN高阻层4的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为2-4SLM，厚度为1-3μm，完成制备。
用本文描述的方法生长了GaN样品，通过I-V测试知，该样品的电阻率很高，为4.76×108Ωcm，这表明该样品已经是很好的高阻材料。双晶X射线衍射测得样品的(002)面和(102)面摇摆曲线半高宽分别为201.6”和345.6”，这表明该方法在保证了材料高阻特性的前提下大大降低了材料的位错密度，提高了晶体质量(不引入合并层的高阻样品的双晶X射线衍射的摇摆曲线半高宽分别为334.8”和583.2”)。
用此种方法制得的高阻低位错GaN材料电阻率很高，而晶体质量又得到了保证。用此种材料制成的高电子迁移率器件漏电效应大大降低，而同时抑制了高位错密度，保持了高的电子迁移率的特性。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高阻低位错GaN薄膜，包括： 
一衬底； 
一GaN低温成核层，其制作在衬底上； 
一GaN合并层，其制作在GaN低温成核层上； 
一GaN高阻层，其制作在GaN合并层上。 
2.根据权利要求1所述的高阻低位错GaN薄膜，其中衬底的材料为蓝宝石。 
3.根据权利要求1所述的高阻低位错GaN薄膜，其中所述GaN低温成核层的生长温度为500℃-600℃，反应室压强为450-550Torr，厚度为15-25nm。
4.根据权利要求1所述的高阻低位错GaN薄膜，其中所述GaN合并层的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为0.2-1SLM，厚度为700-800nm。 
5.根据权利要求1所述的高阻低位错GaN薄膜，其中所述GaN高阻层的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为2-4SLM，厚度为1-3μm。 
6.一种高阻低位错GaN薄膜的制备方法，包括以下步骤： 
步骤1：将衬底在反应室中热处理； 
步骤2：在衬底上生长一层GaN低温成核层； 
步骤3：升温至100-1100℃，降低压强至40-60Torr，在GaN低温成核层上生长一层GaN合并层； 
步骤4：提高氮气流量至2-4SLM，其他条件不变，在GaN合并层上生长一层厚度GaN高阻层，完成制备。 
7.根据权利要求6所述的高阻低位错GaN薄膜的制备方法，其中衬底的材料为蓝宝石。 
8.根据权利要求6所述的高阻低位错GaN薄膜的制备方法，其中所述 GaN低温成核层的生长温度为500600℃，反应室压强为450550Torr，厚度为1030nm。 
9.根据权利要求6所述的高阻低位错GaN薄膜的制备方法，其中所述GaN合并层的生长温度为10001100℃，反应室压强为40100Torr，氨气流量为0.2-1SLM，厚度为700-800nm。 
10.根据权利要求6所述的高阻低位错GaN薄膜的制备方法，其中所述GaN高阻层的生长温度为1000-1100℃，反应室压强为40-100Torr，氨气流量为2-4SLM，厚度为1-3μm。 
CN201410089597.1A 2014-03-07 2014-03-07 高电阻低位错GaN薄膜及制备方法 Pending CN103887326A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410089597.1A CN103887326A (zh) 2014-03-07 2014-03-07 高电阻低位错GaN薄膜及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410089597.1A CN103887326A (zh) 2014-03-07 2014-03-07 高电阻低位错GaN薄膜及制备方法

Publications (1)

Publication Number Publication Date
CN103887326A true CN103887326A (zh) 2014-06-25

Family

ID=50956147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410089597.1A Pending CN103887326A (zh) 2014-03-07 2014-03-07 高电阻低位错GaN薄膜及制备方法

Country Status (1)

Country Link
CN (1) CN103887326A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201256A (zh) * 2014-08-26 2014-12-10 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN104332545A (zh) * 2014-09-02 2015-02-04 中国科学院半导体研究所 低电阻率p型铝镓氮材料及其制备方法
CN108389894A (zh) * 2018-03-29 2018-08-10 南昌大学 一种高电子迁移率晶体管外延结构
CN111430515A (zh) * 2020-06-11 2020-07-17 华灿光电(苏州）有限公司 发光二极管外延片的生长方法及发光二极管外延片
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法
CN111962018A (zh) * 2019-09-20 2020-11-20 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN113539786A (zh) * 2020-04-17 2021-10-22 中国科学院苏州纳米技术与纳米仿生研究所 硅基氮化镓外延结构及其制备方法
CN113539786B (zh) * 2020-04-17 2024-05-28 中国科学院苏州纳米技术与纳米仿生研究所 硅基氮化镓外延结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
KR20110040676A (ko) * 2009-10-12 2011-04-20 전북대학교산학협력단 나노로드 발광 다이오드 및 이의 제조방법
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101302648A (zh) * 2008-01-28 2008-11-12 中国电子科技集团公司第五十五研究所 氮化镓薄膜外延生长结构及方法
KR20110040676A (ko) * 2009-10-12 2011-04-20 전북대학교산학협력단 나노로드 발광 다이오드 및 이의 제조방법
CN103578986A (zh) * 2013-11-14 2014-02-12 中国科学院半导体研究所 一种高阻GaN薄膜的制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104201256A (zh) * 2014-08-26 2014-12-10 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN104201256B (zh) * 2014-08-26 2017-09-26 中国科学院半导体研究所 低电阻率低温p型铝镓氮材料的制备方法
CN104332545A (zh) * 2014-09-02 2015-02-04 中国科学院半导体研究所 低电阻率p型铝镓氮材料及其制备方法
CN108389894A (zh) * 2018-03-29 2018-08-10 南昌大学 一种高电子迁移率晶体管外延结构
CN111962018A (zh) * 2019-09-20 2020-11-20 深圳市晶相技术有限公司 一种半导体外延结构及其应用与制造方法
CN113224140A (zh) * 2019-09-20 2021-08-06 深圳市晶相技术有限公司 一种半导体基板上的薄膜生长方法及其应用
CN113539786A (zh) * 2020-04-17 2021-10-22 中国科学院苏州纳米技术与纳米仿生研究所 硅基氮化镓外延结构及其制备方法
CN113539786B (zh) * 2020-04-17 2024-05-28 中国科学院苏州纳米技术与纳米仿生研究所 硅基氮化镓外延结构及其制备方法
CN111430515A (zh) * 2020-06-11 2020-07-17 华灿光电(苏州）有限公司 发光二极管外延片的生长方法及发光二极管外延片
CN111952365A (zh) * 2020-08-14 2020-11-17 中国科学院半导体研究所 碳掺杂调控的GaN基HEMT外延结构及其制作方法

Similar Documents

Publication Publication Date Title
CN103887326A (zh) 高电阻低位错GaN薄膜及制备方法
CN103578986A (zh) 一种高阻GaN薄膜的制备方法
JP5073968B2 (ja) 化合物半導体エピタキシャル基板およびその製造方法
US8933464B2 (en) SiC epitaxial wafer and semiconductor device
US11508837B2 (en) Epitaxial structure for high-electron-mobility transistor and method for manufacturing the same
CN104584190B (zh) 外延晶片及其制造方法
JP2008205221A (ja) 半導体素子
CN102369597A (zh) 半导体基板、半导体基板的制造方法、和电子器件
US20140283736A1 (en) Vapor phase growth apparatus and vapor phase growth method
CN103782376A (zh) Ga2O3系单晶体的供体浓度控制方法
CN102427084A (zh) 氮化镓基高电子迁移率晶体管及制作方法
JP2018117064A (ja) 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
CN104264219A (zh) 一种基区缓变掺杂碳化硅薄膜外延制备方法
KR20080046097A (ko) 화합물 반도체 기판 및 그 전기적 특성 제어 방법
CN105390532A (zh) 一种带有InGaN插入层的非故意掺杂高阻GaN薄膜及其制备方法
JP2004207473A (ja) 高電子移動度エピタキシャル基板
CN105655436A (zh) 雪崩光电二极管的制造方法
CN109244131A (zh) 一种高速晶体管及其制造方法
CN112750689A (zh) 镓极性面氮化镓材料及同质外延生长方法
CN110739207A (zh) 一种在导电SiC衬底上生长GaN外延材料的方法及器件
CN104233465A (zh) 一种控制生长压强n型重掺杂碳化硅薄膜外延制备方法
JP4717318B2 (ja) 化合物半導体エピタキシャル基板
CN108807529A (zh) 赝配高电子迁移率晶体管的外延材料及赝配高电子迁移率晶体管
KR20130105804A (ko) 반도체 기판 및 절연 게이트형 전계 효과 트랜지스터
Chen et al. Carbon-doped GaN on SiC materials for low-memory-effect devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140625