JP2580143B2 - ヘテロエピタキシャル構造を有する物品の製造方法 - Google Patents
ヘテロエピタキシャル構造を有する物品の製造方法Info
- Publication number
- JP2580143B2 JP2580143B2 JP61506158A JP50615886A JP2580143B2 JP 2580143 B2 JP2580143 B2 JP 2580143B2 JP 61506158 A JP61506158 A JP 61506158A JP 50615886 A JP50615886 A JP 50615886A JP 2580143 B2 JP2580143 B2 JP 2580143B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- temperature
- composite structure
- article
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B1/00—Single-crystal growth directly from the solid state
- C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
- C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
-
- C—CHEMISTRY; METALLURGY
- C03—GLASS; MINERAL OR SLAG WOOL
- C03B—MANUFACTURE, SHAPING, OR SUPPLEMENTARY PROCESSES
- C03B1/00—Preparing the batches
- C03B1/02—Compacting the glass batches, e.g. pelletising
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Physics & Mathematics (AREA)
- Thermal Sciences (AREA)
- Inorganic Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】 発明の分野 本発明は固体急速熱アニールを含む方法による、単結
晶ヘテロエピタキシャル構造の形成または改良とこの方
法により生成される半導体デバイス等の物品に関係す
る。
晶ヘテロエピタキシャル構造の形成または改良とこの方
法により生成される半導体デバイス等の物品に関係す
る。
発明の背景 半導体デバイス技術の初期から科学者達は数多くのヘ
テロエピタキシャル構造、即ち単一組成結晶の異なる材
料から成る層の組合せを論じてきた。この種の構造の魅
力は電気的特性が広範囲にわたっていることであり、デ
バイス設計者にとって潜在的には実現可能であった。多
くのそのような構造のうち初期のものは今だに実現され
ていない。現在では現状のデバイスに全く適しているヘ
テロエピタキシャル構造を製造するのは一般に言って極
めて困難であると考えられている。
テロエピタキシャル構造、即ち単一組成結晶の異なる材
料から成る層の組合せを論じてきた。この種の構造の魅
力は電気的特性が広範囲にわたっていることであり、デ
バイス設計者にとって潜在的には実現可能であった。多
くのそのような構造のうち初期のものは今だに実現され
ていない。現在では現状のデバイスに全く適しているヘ
テロエピタキシャル構造を製造するのは一般に言って極
めて困難であると考えられている。
ある種のヘテロエピタキシャル半導体構造、例えば組
織の異なるIII-V化合物半導体の組合せは当業者には周
知であり光学または電子デバイスに広く利用されてい
る。半導体基板とこれの上に堆積された金属層とを含む
いくつかのヘテロ構造がよく知られている。例えば米国
特許4,492,971号はシリコン／金属珪化物ヘテロ構造を
開示している。この特許は単結晶シリコン基板を化学量
論的金属珪化物の形成を促進するような温度に保ちなが
らこの基板上に金属とシリコンとを共堆積させることに
よりそのような構造が得られることを教示している。米
国特許4,477,308号は基板上に多成分材料のエピタキシ
ャル層を形成する方法を開示している。この方法では基
板材料の上に非常に薄いテンプレート層を堆積し、続い
て基板温度をより高くして別の材料を堆積する。J.C.ヘ
ンセル（J.C.Hensel）らの名で1986年１月17日に出願さ
れ同一譲渡人に譲渡された米国特許出願第820,581号は
とりわけ、テンプレート法は金属珪化物上により高度に
完璧なエピタキシャルSiを形成するのにも用いることが
できることを教示している。
織の異なるIII-V化合物半導体の組合せは当業者には周
知であり光学または電子デバイスに広く利用されてい
る。半導体基板とこれの上に堆積された金属層とを含む
いくつかのヘテロ構造がよく知られている。例えば米国
特許4,492,971号はシリコン／金属珪化物ヘテロ構造を
開示している。この特許は単結晶シリコン基板を化学量
論的金属珪化物の形成を促進するような温度に保ちなが
らこの基板上に金属とシリコンとを共堆積させることに
よりそのような構造が得られることを教示している。米
国特許4,477,308号は基板上に多成分材料のエピタキシ
ャル層を形成する方法を開示している。この方法では基
板材料の上に非常に薄いテンプレート層を堆積し、続い
て基板温度をより高くして別の材料を堆積する。J.C.ヘ
ンセル（J.C.Hensel）らの名で1986年１月17日に出願さ
れ同一譲渡人に譲渡された米国特許出願第820,581号は
とりわけ、テンプレート法は金属珪化物上により高度に
完璧なエピタキシャルSiを形成するのにも用いることが
できることを教示している。
上述の文献は、上側層の材料の堆積が直接に、エピタ
キシャルで極めて完全な上側層の成長につながるように
条件を調節することによりヘテロエピタキシャル構造を
形成することを教示している。この方法は多くの材料組
合せ、例えばシリコン／金属珪化物では有用であるが、
この方法が適用できないもしくはできそうにもない多く
の材料組合せも存在する。
キシャルで極めて完全な上側層の成長につながるように
条件を調節することによりヘテロエピタキシャル構造を
形成することを教示している。この方法は多くの材料組
合せ、例えばシリコン／金属珪化物では有用であるが、
この方法が適用できないもしくはできそうにもない多く
の材料組合せも存在する。
これらの先行技術はさらに、いくつかのヘテロエピタ
キシャル構造が材料の瞬間的溶融を含む方法により形成
できることも教示している。例えばH.イシワラらの「材
料研究学会シンポジウム会報」第１巻525-531ページ、1
981年（H.Ishiwara et al.,Material Research Soc
iety Symposium，Proceedings,Volume １、pp.525-53
1）はヘテロエピタキシャルSi/CoSi2/Si構造が、Si基板
上にCo層を堆積すること、基板を加熱してコバルト珪化
物を形成すること、珪化物の上にアモルファスSiの層を
堆積すること、及び高出力レーザを用いてアモルファル
Siを溶融させることにより形成できることを関係してい
る。頂部層の瞬間溶融によるヘテロエピタキシャル構造
の形成はJ.M.ギブソンら（J.M.Gibson et al）に1985
年11月26日に付与された同一譲渡人の米国特許4,555,30
1号にも開示されている。
キシャル構造が材料の瞬間的溶融を含む方法により形成
できることも教示している。例えばH.イシワラらの「材
料研究学会シンポジウム会報」第１巻525-531ページ、1
981年（H.Ishiwara et al.,Material Research Soc
iety Symposium，Proceedings,Volume １、pp.525-53
1）はヘテロエピタキシャルSi/CoSi2/Si構造が、Si基板
上にCo層を堆積すること、基板を加熱してコバルト珪化
物を形成すること、珪化物の上にアモルファスSiの層を
堆積すること、及び高出力レーザを用いてアモルファル
Siを溶融させることにより形成できることを関係してい
る。頂部層の瞬間溶融によるヘテロエピタキシャル構造
の形成はJ.M.ギブソンら（J.M.Gibson et al）に1985
年11月26日に付与された同一譲渡人の米国特許4,555,30
1号にも開示されている。
処理時間中にウェハ状サンプルを加熱する多くの手段
が知られている。例えばD.J.リシュナーら「材料研究学
会シンポジウム会報」第４巻759-764ページ（1982年）
（D.J.Lischner et.al.Materials Research Society
Symposium，Proceedings）にはタングステン ハロゲ
ン ランプのバッテリを用いたイオン注入Siのアニール
が開示されている。J.C.C.ファンら（J.C.C.Fan）の同
上第751-758ページの文献にはグラファイト ストリッ
プ ヒータを用いたウェハ状材料（例えばSi）の一次的
加熱が開示されている。C.ヒル（C.Hill）の同上第13巻
381-392ページ（1983年）には半導体技術におけるビー
ム処理が議論されている。
が知られている。例えばD.J.リシュナーら「材料研究学
会シンポジウム会報」第４巻759-764ページ（1982年）
（D.J.Lischner et.al.Materials Research Society
Symposium，Proceedings）にはタングステン ハロゲ
ン ランプのバッテリを用いたイオン注入Siのアニール
が開示されている。J.C.C.ファンら（J.C.C.Fan）の同
上第751-758ページの文献にはグラファイト ストリッ
プ ヒータを用いたウェハ状材料（例えばSi）の一次的
加熱が開示されている。C.ヒル（C.Hill）の同上第13巻
381-392ページ（1983年）には半導体技術におけるビー
ム処理が議論されている。
上に述べた文献に開示されているように、いくつかの
ヘテロエピタキシャル構造を生成するのに使用できる技
術は先行技術において知られていた。しかしエピタキシ
ャル上部層の結晶品質（またはこのヘテロ構造の他の等
価な材料パラメータ）が比較的低いことが多く、このた
めこの材料がデバイス応用には不適切となるか、または
限られた用途でしか用いられないこととなる。エピタキ
シャル上部層の結晶品質の低さにより問題を抱えるヘテ
ロ構造の例はSi/Al2O3（Si-オン−サファイア）とGaAs/
Siである。他の材料パラメータの値が比較的低いことが
多いヘテロ構造の例はSiXGe1-X/Si（０≦×＜１）であ
り、このパラメータというのは室温におけるキャリア移
動度である。
ヘテロエピタキシャル構造を生成するのに使用できる技
術は先行技術において知られていた。しかしエピタキシ
ャル上部層の結晶品質（またはこのヘテロ構造の他の等
価な材料パラメータ）が比較的低いことが多く、このた
めこの材料がデバイス応用には不適切となるか、または
限られた用途でしか用いられないこととなる。エピタキ
シャル上部層の結晶品質の低さにより問題を抱えるヘテ
ロ構造の例はSi/Al2O3（Si-オン−サファイア）とGaAs/
Siである。他の材料パラメータの値が比較的低いことが
多いヘテロ構造の例はSiXGe1-X/Si（０≦×＜１）であ
り、このパラメータというのは室温におけるキャリア移
動度である。
最近になって、ある特定のヘテロ構造（CaFz/Si）の
上部層の結晶品質は急速熱アニール（Rapid Thermal An
neal:RTA）により実質的に改善できることが判った。例
えばファイファーらの「アプライド フィジックス レ
ターズ」誌第46巻第10号第947-949ページ、1985年５月1
5日号（Pteiffer et al.,Applied Physics Letter
s,Vol.46No.10）を参照のこと。
上部層の結晶品質は急速熱アニール（Rapid Thermal An
neal:RTA）により実質的に改善できることが判った。例
えばファイファーらの「アプライド フィジックス レ
ターズ」誌第46巻第10号第947-949ページ、1985年５月1
5日号（Pteiffer et al.,Applied Physics Letter
s,Vol.46No.10）を参照のこと。
Si-オン−サファイア、GaAs/Si、SiXGe1-X/Siなどの
多くの材料組合せが工学技術、特に半導体デバイス技術
において潜在的価値をもつという事実から、低品質上部
層材料を基板とエピタキシャルな高品質材料に変換する
ことのできる、応用範囲の広い処理技術が期待される。
本願はそのような技術を開示するものである。
多くの材料組合せが工学技術、特に半導体デバイス技術
において潜在的価値をもつという事実から、低品質上部
層材料を基板とエピタキシャルな高品質材料に変換する
ことのできる、応用範囲の広い処理技術が期待される。
本願はそのような技術を開示するものである。
用語 単結晶基板の上にある結晶層は、ここではこの上部層
が単結晶でその結晶方向が基板の結晶方向で決められる
のであれば、基板と「エピタキシャル」であるとする。
が単結晶でその結晶方向が基板の結晶方向で決められる
のであれば、基板と「エピタキシャル」であるとする。
結晶材料層はここでは、Xmin（即ち、適切な低インデ
ックス格子方向（典型的にはその層に垂直に選ぶ）にお
けるRBSの、無秩序格子方向におけるそれに対する室温
比）が断面積約１mm2の1-2MeVのHeプローブ ビームの
場合に少くとも約20％であれば「多結晶」であるとす
る。アモルファス材料ではXminは当然ながら100％であ
る。
ックス格子方向（典型的にはその層に垂直に選ぶ）にお
けるRBSの、無秩序格子方向におけるそれに対する室温
比）が断面積約１mm2の1-2MeVのHeプローブ ビームの
場合に少くとも約20％であれば「多結晶」であるとす
る。アモルファス材料ではXminは当然ながら100％であ
る。
結晶層はここでは、同様のプローブ ビームを用いて
決めたXminが２つの結晶方向に沿って約20％未満、好ま
しくは10％、さらに好ましくは５％未満であれば「単結
晶」とする。
決めたXminが２つの結晶方向に沿って約20％未満、好ま
しくは10％、さらに好ましくは５％未満であれば「単結
晶」とする。
本質的に完全であると知られている結晶のXminは約３
％であることが判っており、その正確な値は材料に依存
する。約３％から約20％の間ではXminは一般に受容され
る結晶の完全さの程度である。しかしXminが〜３％であ
ることが判っており、従ってXmin条件に従って本質的に
完全であると考えられるエピタキシャル フィルムにお
いて、結晶の完全さの相違を他の手段により得ることが
できる。その１つは材料中に観察される室温キャリア移
動度（μ）である。これは例えばヘテロエピタキシャル
半導体、例えばSiXGe1-X/Siの場合に用いることができ
る。
％であることが判っており、その正確な値は材料に依存
する。約３％から約20％の間ではXminは一般に受容され
る結晶の完全さの程度である。しかしXminが〜３％であ
ることが判っており、従ってXmin条件に従って本質的に
完全であると考えられるエピタキシャル フィルムにお
いて、結晶の完全さの相違を他の手段により得ることが
できる。その１つは材料中に観察される室温キャリア移
動度（μ）である。これは例えばヘテロエピタキシャル
半導体、例えばSiXGe1-X/Siの場合に用いることができ
る。
ここでは、２番目の材料結晶完全性の等価なRTA（Rap
id Thermal Anneal）前の尺度は添字ｉで表わし（例
えばXmin,i,μi）、PTA後の尺度は添字ｆで表わす（例
えばXmin,f,μf）。ここでいう２番目の材料結晶完全性
の適切な尺度における「正規化した変化」はΔXmin、Δ
μなどで表わす。ΔXmin＝（Xmin,i−Xmin,f）／Xmin,
i、Δμ＝（μf−μi）／μfである。
id Thermal Anneal）前の尺度は添字ｉで表わし（例
えばXmin,i,μi）、PTA後の尺度は添字ｆで表わす（例
えばXmin,f,μf）。ここでいう２番目の材料結晶完全性
の適切な尺度における「正規化した変化」はΔXmin、Δ
μなどで表わす。ΔXmin＝（Xmin,i−Xmin,f）／Xmin,
i、Δμ＝（μf−μi）／μfである。
単結晶基板の上にあるエピタキシャル材料層はここで
は、基板（「第１材料」）の化学組成が上部層（「第２
材料」）と実質的に異なるのであれば「ヘテロエピタキ
シャル」構造を形成するものとする。特に第１（第２）
材料の主成分である少くとも１つの化学要素は第２（第
１）材料の主成分ではない。この定義を行なう目的にお
いては、材料の少くとも５重量％を構成するのであれば
それは「主」成分である。
は、基板（「第１材料」）の化学組成が上部層（「第２
材料」）と実質的に異なるのであれば「ヘテロエピタキ
シャル」構造を形成するものとする。特に第１（第２）
材料の主成分である少くとも１つの化学要素は第２（第
１）材料の主成分ではない。この定義を行なう目的にお
いては、材料の少くとも５重量％を構成するのであれば
それは「主」成分である。
図面の簡単な説明 第１図及び第２図は例示的ヘテロ構造を概略的に示す
図、 第３図は急速熱アニール用の装置を概略的に示す図で
ある。
図、 第３図は急速熱アニール用の装置を概略的に示す図で
ある。
本発明 適切な単結晶基板（「第１」材料）の上に堆積された
材料（「第２」材料）の層の結晶完全性（Xmin，μまた
は他の適切な表現法で表わしたもの）は、適切な条件下
で、急速熱アニール（RTA）を用いて実質的に改善でき
るということを本発明者は発見した。典型的には本発明
は結晶品質の適切な尺度における正規化した変化少くと
も約0.1をもたらすものである。従って ΔXmin0.1またはΔμ0.1となる。例えば堆積された
第２材料のXmin,iは10％より大きく、さらには20％、50
％よりも大きい。本発明によれば、これからXmin,fが10
％または５％に満たない高品質エピタキシャル材料を得
ることができる。
材料（「第２」材料）の層の結晶完全性（Xmin，μまた
は他の適切な表現法で表わしたもの）は、適切な条件下
で、急速熱アニール（RTA）を用いて実質的に改善でき
るということを本発明者は発見した。典型的には本発明
は結晶品質の適切な尺度における正規化した変化少くと
も約0.1をもたらすものである。従って ΔXmin0.1またはΔμ0.1となる。例えば堆積された
第２材料のXmin,iは10％より大きく、さらには20％、50
％よりも大きい。本発明によれば、これからXmin,fが10
％または５％に満たない高品質エピタキシャル材料を得
ることができる。
本方法は現在、幅広い応用分野をもつものと考えられ
る。例えば、周期的に用いると、適切に選択した単結晶
材料の層を望む数だけ含むヘテロエピタキシャル構造を
製造することができる。そのような場合、単結晶材料に
転換される最終層は次に形成される層のための基板を形
成する。従ってここでは「基板」という用語はこの広い
方の意味で用いていることを理解されたい。本発明が都
合良く適用される材料組合せの例は、CaF2／金属珪化物
/Si、SiXGe1-X/Si（０＜ｘ１）、BaF2/Ge、GaAs/Si及
びSi/Al2O3である。典型的には、エピタキシを可能にす
るためには第１及び第２材料の格子定数は10％に満たな
い範囲で異なっていなければならない。
る。例えば、周期的に用いると、適切に選択した単結晶
材料の層を望む数だけ含むヘテロエピタキシャル構造を
製造することができる。そのような場合、単結晶材料に
転換される最終層は次に形成される層のための基板を形
成する。従ってここでは「基板」という用語はこの広い
方の意味で用いていることを理解されたい。本発明が都
合良く適用される材料組合せの例は、CaF2／金属珪化物
/Si、SiXGe1-X/Si（０＜ｘ１）、BaF2/Ge、GaAs/Si及
びSi/Al2O3である。典型的には、エピタキシを可能にす
るためには第１及び第２材料の格子定数は10％に満たな
い範囲で異なっていなければならない。
本方法は典型的には単結晶基板の主表面を用意する工
程を含む。この基板は典型的には、実質的に自動的に洗
浄され損傷を受けていない基板表面をもたすような周知
の方法により、低インデックス（例えば（100）、（11
1）または（ITo2）の約５°以内）の格子面に実質的に
平行に切断した半導体ウェハである。例えばA.イシザか
らの「分子ビームエピタキシに関する第２回国際シンポ
ジウム会報」東京1982年第183-186ページ（A.Ishizaka
et al.,Proceedings，Second International Sgmp
osium on Molecular Beam Epitaxy）を参照のこ
と。このようにして用意した第１材料の表面上に、所望
の厚さの第２材料を生じるのに必要な全ての材料が堆積
される。第２材料が多成分材料の場合には堆積は共堆積
（co-deposition）にすると有利なことが多い。堆積工
程の間、材料が溶けず化学的に反応しない限り、基板温
度はどのような温度に上げても良い。しかし、堆積工程
の間、基板を比較的低い温度、典型的には0.5Tm2（Tm2
は第２材料の絶対溶融温度）さらには300℃または200℃
以下の温度に維持できることは本発明の重要な特徴であ
ると現時点では考えられる。
程を含む。この基板は典型的には、実質的に自動的に洗
浄され損傷を受けていない基板表面をもたすような周知
の方法により、低インデックス（例えば（100）、（11
1）または（ITo2）の約５°以内）の格子面に実質的に
平行に切断した半導体ウェハである。例えばA.イシザか
らの「分子ビームエピタキシに関する第２回国際シンポ
ジウム会報」東京1982年第183-186ページ（A.Ishizaka
et al.,Proceedings，Second International Sgmp
osium on Molecular Beam Epitaxy）を参照のこ
と。このようにして用意した第１材料の表面上に、所望
の厚さの第２材料を生じるのに必要な全ての材料が堆積
される。第２材料が多成分材料の場合には堆積は共堆積
（co-deposition）にすると有利なことが多い。堆積工
程の間、材料が溶けず化学的に反応しない限り、基板温
度はどのような温度に上げても良い。しかし、堆積工程
の間、基板を比較的低い温度、典型的には0.5Tm2（Tm2
は第２材料の絶対溶融温度）さらには300℃または200℃
以下の温度に維持できることは本発明の重要な特徴であ
ると現時点では考えられる。
このようにして堆積した第２材料は全体の化学組成が
所望の単結晶エピタキシャル第２材料と同一であるが、
典型的には多結晶であるか、またはアモルファスであ
る。この第２材料に任意の手段によりRTAを施す。このR
TAには少くとも堆積した第２材料をアニール温度Ta2に
加熱する工程と、堆積した第２材料をアニール時間ta2
にわたりこのアニール温度に保つ工程とが含まれる。
所望の単結晶エピタキシャル第２材料と同一であるが、
典型的には多結晶であるか、またはアモルファスであ
る。この第２材料に任意の手段によりRTAを施す。このR
TAには少くとも堆積した第２材料をアニール温度Ta2に
加熱する工程と、堆積した第２材料をアニール時間ta2
にわたりこのアニール温度に保つ工程とが含まれる。
ここで「アニール温度」というのは堆積した第２材料
の原子再配置を可能にする温度であり、典型的には約0.
75Tm2より高くTm2より低い。好ましくは0.8Tm2と0.95T
m2の間である。「アニール時間」というのはここでは堆
積した第２材料をアニール温度で単結晶第２材料に変換
するのに充分な時間をさす。例えばSi-オン−サファイ
ア（Al2O3）の場合、ta2は典型的には１〜60秒の範囲で
あり、多くは５〜40秒である。これらの範囲は広く適用
できるものと考えられる。
の原子再配置を可能にする温度であり、典型的には約0.
75Tm2より高くTm2より低い。好ましくは0.8Tm2と0.95T
m2の間である。「アニール時間」というのはここでは堆
積した第２材料をアニール温度で単結晶第２材料に変換
するのに充分な時間をさす。例えばSi-オン−サファイ
ア（Al2O3）の場合、ta2は典型的には１〜60秒の範囲で
あり、多くは５〜40秒である。これらの範囲は広く適用
できるものと考えられる。
Ta2とta2に関する別の条件は結果として得られる第２
材料層の化学組織が堆積した第２材料と実質的に同一で
なくてはならないことである。この条件により明らか
に、基板／堆積物境界において質量輸送または化学反応
が実質的に生じないことが必要となり、Ta2とta2の可能
な組合せに関する上限が決められる。もう一つの条件は
Ta2が第１材料ならびに多種材料ヘテロ構造中の他の材
料の溶融温度より低くなければならないことである。
材料層の化学組織が堆積した第２材料と実質的に同一で
なくてはならないことである。この条件により明らか
に、基板／堆積物境界において質量輸送または化学反応
が実質的に生じないことが必要となり、Ta2とta2の可能
な組合せに関する上限が決められる。もう一つの条件は
Ta2が第１材料ならびに多種材料ヘテロ構造中の他の材
料の溶融温度より低くなければならないことである。
第１図に可能なエピタキシャルヘテロ構造のうちの最
も簡単な構成、即ち第１材料から成る単結晶基板10とこ
れとエピタキシャルな第２材料から成る単結晶上部層11
を概略的に示す。例えば10はSiウェハ、11はGeやGaAsな
どの半導体またはCaF2やCoSi2などの金属である。第２
図に少し複雑なエピタキシャルヘテロ構造を概略的に示
す。この構造は単結晶材料10（例えばSi）、この上のエ
ピタキシャル単結晶材料11（例えばCoSi2）、11の上の
エピタキシャル単結晶材料20（例えばSi）を含む。ここ
では10は11を形成する目的で用いられる基板であり、11
は20を形成する目的で用いられる基板であることに注意
されたい。このことはさらに複雑なエピタキシャルヘテ
ロ構造の場合も同様である。本発明による電子デバイス
においては、ヘテロ構造の適切な層への電気的接点を形
成する手段が当然ながら設けられる。そのような手段は
周知であり、図示はしない。
も簡単な構成、即ち第１材料から成る単結晶基板10とこ
れとエピタキシャルな第２材料から成る単結晶上部層11
を概略的に示す。例えば10はSiウェハ、11はGeやGaAsな
どの半導体またはCaF2やCoSi2などの金属である。第２
図に少し複雑なエピタキシャルヘテロ構造を概略的に示
す。この構造は単結晶材料10（例えばSi）、この上のエ
ピタキシャル単結晶材料11（例えばCoSi2）、11の上の
エピタキシャル単結晶材料20（例えばSi）を含む。ここ
では10は11を形成する目的で用いられる基板であり、11
は20を形成する目的で用いられる基板であることに注意
されたい。このことはさらに複雑なエピタキシャルヘテ
ロ構造の場合も同様である。本発明による電子デバイス
においては、ヘテロ構造の適切な層への電気的接点を形
成する手段が当然ながら設けられる。そのような手段は
周知であり、図示はしない。
本発明の方法は任意の適切な手段で実施されるRTAを
含む。そのような手段は従来技術において周知である。
例えば前述のD.J.リシュナーらの文献及びJ.C.C.ファン
らの文献を参照のこと。本発明に従ってRTAを実施する
装置の例を第３図に概略的に示す。サンプル30（例え
ば、組成がSi0.8Ge0.2の層を上にもつSiウェハ）が、サ
ンプル支持柱32を有する透明なサンプル支持器31（例え
ば溶融シリカ）により支持されている。サンプル支持器
はカバー板33に取付けられており、カバー板は透明容器
35とともにオーリング34に介して気密シールを形成す
る。手段37は装置を真空ポンプ系につなぐために設けら
れている。RTA装置内にあると便利な他の周知手段、例
えば抵抗発熱手段、温度測定手段（例えばサーモカプ
ラ）、容器内に不活性ガスを導入する手段、基板上に第
２材料を堆積する手段（電子ビーム、クヌーセンまたは
その他の蒸着装置、スパッタリング手段等）は図示して
いない。放射エネルギー源36は35の外側に配置して示し
てあるが、現時点ではこのような配置は高強度ランプ、
例えばダングステンハロゲンランプの場合に好適であ
る。他の熱源（グラファイトワイヤヒータ等）は容器内
に配置することもできる。RTAの間に30を実質的に均一
に加熱するためには源36からの放射束が実質的に均一で
あることが望ましい。これは例えば35の外側を砂ぶきま
たはその他のやり方でランプとサンプルの間に散光面を
はさむかあるいは大面積の熱源を用いることにより達成
できる。
含む。そのような手段は従来技術において周知である。
例えば前述のD.J.リシュナーらの文献及びJ.C.C.ファン
らの文献を参照のこと。本発明に従ってRTAを実施する
装置の例を第３図に概略的に示す。サンプル30（例え
ば、組成がSi0.8Ge0.2の層を上にもつSiウェハ）が、サ
ンプル支持柱32を有する透明なサンプル支持器31（例え
ば溶融シリカ）により支持されている。サンプル支持器
はカバー板33に取付けられており、カバー板は透明容器
35とともにオーリング34に介して気密シールを形成す
る。手段37は装置を真空ポンプ系につなぐために設けら
れている。RTA装置内にあると便利な他の周知手段、例
えば抵抗発熱手段、温度測定手段（例えばサーモカプ
ラ）、容器内に不活性ガスを導入する手段、基板上に第
２材料を堆積する手段（電子ビーム、クヌーセンまたは
その他の蒸着装置、スパッタリング手段等）は図示して
いない。放射エネルギー源36は35の外側に配置して示し
てあるが、現時点ではこのような配置は高強度ランプ、
例えばダングステンハロゲンランプの場合に好適であ
る。他の熱源（グラファイトワイヤヒータ等）は容器内
に配置することもできる。RTAの間に30を実質的に均一
に加熱するためには源36からの放射束が実質的に均一で
あることが望ましい。これは例えば35の外側を砂ぶきま
たはその他のやり方でランプとサンプルの間に散光面を
はさむかあるいは大面積の熱源を用いることにより達成
できる。
本発明を実施するのに特に都合の良い装置は最初の基
板をその場で最終仕上する（例えば酸化してその後UHV
で加熱して酸化物を除去することによりまたはスパッタ
リングにより）手段、最初の基板の上にその場で第２材
料層を形成する手段、及び望むならば１つまたは複数の
別の材料層をその場で形成する手段を含む。このような
装置を用いると不完全なヘテロ構造を汚染した環境にさ
らすことなく、所望の数の層を含むヘテロ構造を形成す
ることが原理的には可能であり、本発明者は現時点で好
ましいやり方であると考えている。特に、堆積とRTAをO
2分圧がせいぜい約10-2Pa、好ましくは10-3Pa以下にな
るような条件の下で行なうことが有利と考えられる。本
発明者は、少くともいくつかの場合において本発明の方
法によりアモルファス堆積材料からであっても単結晶材
料が生成され、従って堆積温度について実質的な下限は
ないと考えている。このことは本発明の重要な特徴と考
えられる。例えば厚い基板の上に非常にうすい第２材料
層を形成しようとする際にしばしば観察されるアイラン
ド（島）の形成は冷たい基板上に堆積すれば避けられ
る。
板をその場で最終仕上する（例えば酸化してその後UHV
で加熱して酸化物を除去することによりまたはスパッタ
リングにより）手段、最初の基板の上にその場で第２材
料層を形成する手段、及び望むならば１つまたは複数の
別の材料層をその場で形成する手段を含む。このような
装置を用いると不完全なヘテロ構造を汚染した環境にさ
らすことなく、所望の数の層を含むヘテロ構造を形成す
ることが原理的には可能であり、本発明者は現時点で好
ましいやり方であると考えている。特に、堆積とRTAをO
2分圧がせいぜい約10-2Pa、好ましくは10-3Pa以下にな
るような条件の下で行なうことが有利と考えられる。本
発明者は、少くともいくつかの場合において本発明の方
法によりアモルファス堆積材料からであっても単結晶材
料が生成され、従って堆積温度について実質的な下限は
ないと考えている。このことは本発明の重要な特徴と考
えられる。例えば厚い基板の上に非常にうすい第２材料
層を形成しようとする際にしばしば観察されるアイラン
ド（島）の形成は冷たい基板上に堆積すれば避けられ
る。
当業者には理解されるであろうが、適切なアニール時
間は第２材料（とおそらくは第１材料に）依存するばか
りでなくアニール温度にも大きく関係する。従って一般
的に有効な限界は決められないが、典型的にはta2は1-6
0秒の範囲であり、Ta2が増加するにつれて減少すると考
えられる。
間は第２材料（とおそらくは第１材料に）依存するばか
りでなくアニール温度にも大きく関係する。従って一般
的に有効な限界は決められないが、典型的にはta2は1-6
0秒の範囲であり、Ta2が増加するにつれて減少すると考
えられる。
典型的にはTa2には上限があり、これを超すとアニー
ルした材料の結晶品質が低下する。当業者には疑いもな
く理解されるであろうが、上限の正確な値は第２材料、
ta2、そしておそらくは第１材料に依存する。しかし、
典型的にはTa2＜0.95Tm2であり多くの場合Ta2＜0.9Tm2
である。Ta2はSi-オン−サファイアの場合は1250℃ない
し約1410℃の範囲内、GaSa/Siの場合は750℃ないし約90
0℃の範囲内で選ぶと有利である。
ルした材料の結晶品質が低下する。当業者には疑いもな
く理解されるであろうが、上限の正確な値は第２材料、
ta2、そしておそらくは第１材料に依存する。しかし、
典型的にはTa2＜0.95Tm2であり多くの場合Ta2＜0.9Tm2
である。Ta2はSi-オン−サファイアの場合は1250℃ない
し約1410℃の範囲内、GaSa/Siの場合は750℃ないし約90
0℃の範囲内で選ぶと有利である。
いくつかの材料組合せの場合、典型的には基板と上部
層の示差熱膨張（differential thermal expansion）が
室温とTa2の間で１％を超すとRTA後の冷却期間中に上部
層のクラッキングまたはバックリングが生じるかもしれ
ない。これは多くの場合、RTA後に均熱処理（thermal s
oak）を施すこと、即ち時間ts2（１＜ts2＜60秒）の間
サンプルを均熱温度Ts2（0.5Tm2＜Ts2＜0.75Tm2）に保
つことにより防ぐことができる。
層の示差熱膨張（differential thermal expansion）が
室温とTa2の間で１％を超すとRTA後の冷却期間中に上部
層のクラッキングまたはバックリングが生じるかもしれ
ない。これは多くの場合、RTA後に均熱処理（thermal s
oak）を施すこと、即ち時間ts2（１＜ts2＜60秒）の間
サンプルを均熱温度Ts2（0.5Tm2＜Ts2＜0.75Tm2）に保
つことにより防ぐことができる。
実例Ｉ 市販（カルフォルニア州サンディエゴのユニオンカー
バイド社製）のSi/Al2O3ヘテロ構造の厚さ0.5nmのSi層
は基板温度約500℃で成長させているが、Xminは約20％
である。サンプルを炉内に入れ、約10分間炉内にArを流
した後アニール温度約1200℃に達するまで炉の電力を毎
秒15％ずつ上げる。この温度を約20秒間維持した後炉電
力を毎秒15％ずつ下げる。サンプル温度が約100℃に落
ちるまでサンプルを炉内に保持する。この工程によりX
minが約５％のSiを有するヘテロエピタキシャル構造が
もたらされた。
バイド社製）のSi/Al2O3ヘテロ構造の厚さ0.5nmのSi層
は基板温度約500℃で成長させているが、Xminは約20％
である。サンプルを炉内に入れ、約10分間炉内にArを流
した後アニール温度約1200℃に達するまで炉の電力を毎
秒15％ずつ上げる。この温度を約20秒間維持した後炉電
力を毎秒15％ずつ下げる。サンプル温度が約100℃に落
ちるまでサンプルを炉内に保持する。この工程によりX
minが約５％のSiを有するヘテロエピタキシャル構造が
もたらされた。
実例II n+Si（100）基板上にMBE（多重ガンを用いる）により
順に以下の層を堆積させた。
順に以下の層を堆積させた。
ａ）470nmのSi（P+,1×1018cm-3）； ｂ）25nmの非ドープSi; ｃ）50nmの非ドープGe0.2Si0.8合金； ｄ）25nmの非ドープSi;及び ｅ）75nmのSi（P+,1×1018cm-3）。
全ての層を少くとも約10-7Paより低い真空中で基板温度
を500℃にして堆積した。この工程についての詳細は米
国特許第4,529,455を参照のこと。
を500℃にして堆積した。この工程についての詳細は米
国特許第4,529,455を参照のこと。
こうして生成したヘテロ構造のXminは全体を通して本
質的に理想的な３％であり、合金中のホール移動度は60
°Ｋで約140cm2/V・秒であった。実例Ｉと実質的に同様
のRTA（Ta2＝1080℃、ta2＝11秒）の後はホール移動度
は210cm2/V・秒（Xminはそのまま約３％）であった。
質的に理想的な３％であり、合金中のホール移動度は60
°Ｋで約140cm2/V・秒であった。実例Ｉと実質的に同様
のRTA（Ta2＝1080℃、ta2＝11秒）の後はホール移動度
は210cm2/V・秒（Xminはそのまま約３％）であった。
実例III Si/Al2O3ヘテロ構造（方向はそれぞれ（100）と（ITo
2））を実例Ｉと同様にして作成し、RTA（Ta2＝1410
℃、ta2＝15秒）処理を施した。結果として得られたの
はXminが５％より小さいSiを有するヘテロエピタキシャ
ル構造であった。
2））を実例Ｉと同様にして作成し、RTA（Ta2＝1410
℃、ta2＝15秒）処理を施した。結果として得られたの
はXminが５％より小さいSiを有するヘテロエピタキシャ
ル構造であった。
実例IV 単結晶Si基板（（100）から＜011＞方向へ約３°離れ
た方向）を周知の方法で用意し、この上にMBEにより２
μｍのGaAs層を成長させた。（R.フィッシャーらの「ジ
ャーナル オブ アプライド フィジックス」誌第58巻
374ページ、1985年（R.Fischer et al,Journal of
Applied Physics,Vol.58、p.374）記述されているよう
にして行なった。）特に、基板を用意する際の最終工程
は基板を５分間、組成が3HCl・3H2O2・5H2Oの80％溶液
にひたすことによる酸化物薄層の形成であった。MBE成
長を始める前に、酸化物層を熱的に除去するために基板
を約900℃に熱した。酸化物除去の完了後10分後にヒ素
セルシャッタを開き基板を約425℃に冷却した。次に薄
いGaAs層（約25nm）を成長速度約0.2μm/時で堆積し
た。次に基板温度と堆積速度を徐々に上げてそれぞれ約
595℃と１μm/時にしてGaAsの通常成長を始めた。
た方向）を周知の方法で用意し、この上にMBEにより２
μｍのGaAs層を成長させた。（R.フィッシャーらの「ジ
ャーナル オブ アプライド フィジックス」誌第58巻
374ページ、1985年（R.Fischer et al,Journal of
Applied Physics,Vol.58、p.374）記述されているよう
にして行なった。）特に、基板を用意する際の最終工程
は基板を５分間、組成が3HCl・3H2O2・5H2Oの80％溶液
にひたすことによる酸化物薄層の形成であった。MBE成
長を始める前に、酸化物層を熱的に除去するために基板
を約900℃に熱した。酸化物除去の完了後10分後にヒ素
セルシャッタを開き基板を約425℃に冷却した。次に薄
いGaAs層（約25nm）を成長速度約0.2μm/時で堆積し
た。次に基板温度と堆積速度を徐々に上げてそれぞれ約
595℃と１μm/時にしてGaAsの通常成長を始めた。
RTAは市販のヒートパルス装置の中でガスふんい気中
で行なった。GaAs/Siサンプルは上下さかさまにしてGaA
s基板上に配置した。Ta2は約900℃、ta2は約10秒であっ
た。アニールの立上り時間、冷却時間はそれぞれ約10秒
及び６秒であった。
で行なった。GaAs/Siサンプルは上下さかさまにしてGaA
s基板上に配置した。Ta2は約900℃、ta2は約10秒であっ
た。アニールの立上り時間、冷却時間はそれぞれ約10秒
及び６秒であった。
アニールを受けた組合せではRTAを受けなかった同様
のGaAs/Si組合せに比べて、GaAs/Si境界の近傍で置換さ
れた原子の割合が実質的に低く（RBSで調べたところ20
％から７％に減少）、ロッキング曲線における（400）
ピークの幅が減少し（400″から185″へ）、光ルミネセ
ンス強度が大幅に増加し、エッチピット密度が大幅に減
少した。アニールを受けたGaAsにおいてはなだれフォト
ダイオードが形成されており、RTAは歩留りを大きく改
善することが判った。
のGaAs/Si組合せに比べて、GaAs/Si境界の近傍で置換さ
れた原子の割合が実質的に低く（RBSで調べたところ20
％から７％に減少）、ロッキング曲線における（400）
ピークの幅が減少し（400″から185″へ）、光ルミネセ
ンス強度が大幅に増加し、エッチピット密度が大幅に減
少した。アニールを受けたGaAsにおいてはなだれフォト
ダイオードが形成されており、RTAは歩留りを大きく改
善することが判った。
上に述べた条件は単なる例であることを当業者は理解
されるであろう。例えば基板は異なる方向をもっても良
い（正確な（100）方向を含む）し、テンプレート層の
堆積温度を変えても良い（例えば約150℃）。GaAs成長
温度は580-610℃の範囲内で選ぶと有利であり、Ta2は75
0-900℃の範囲内で選ぶと有利である。本発明に従ってR
TAにより得られる、GaAsの結晶品質の改善度は典型的に
は出発材料の品質に依存する。
されるであろう。例えば基板は異なる方向をもっても良
い（正確な（100）方向を含む）し、テンプレート層の
堆積温度を変えても良い（例えば約150℃）。GaAs成長
温度は580-610℃の範囲内で選ぶと有利であり、Ta2は75
0-900℃の範囲内で選ぶと有利である。本発明に従ってR
TAにより得られる、GaAsの結晶品質の改善度は典型的に
は出発材料の品質に依存する。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/84 Ｈ０１Ｌ 21/26 Ｌ (72)発明者 フィリップス，ジュリア マエ アメリカ合衆国 07090 ニュージャー シイ，スコッチ プレインズ，ノース アヴェニュー 2219，クレストウッド コモン ９ (56)参考文献 特開 昭60−11292（ＪＰ，Ａ) Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．46 （10）（1985−５−15）Ｐ．947−949
Claims (11)
- 【請求項１】単結晶第１材料の基板と、該基板上にある
結晶状の第２材料の層との合成構造からなる物品の製造
方法において、該第１及び第２材料の格子定数の差は10
パーセント以下であり、該第２材料層は該基板上にエピ
タキシャル成長しているような物品の製造方法であっ
て、 ａ）第１材料単結晶の基板と、該基板上にあり、RBS比
がχmin,iであり、所定の化学組成を有する第２の層と
からなる合成構造であって、該第２材料の化学構造が該
第１のそれとは異なり、該第１材料が半導体、金属珪化
物及びAl2O3からなる群から選択され、該第２材料が半
導体及び金属珪化物からなる群から選択されている合成
構造を提供する段階と、 ｂ）少なくとも該第２材料を時間ta2（１＜ta2＜60
（秒））に渡り、アニール温度Ta2（0.75Tm2＜Ta2＜
Tm2、Tm2は第２材料の絶対溶融温度）で加熱し、ta2とT
a2は、該加熱の後、該第２材料が依然として該化学組成
を本質的に有し、かつ、 （ｉ）該第２材料がΔχmin＞0.1（Δχmin＝（χmin,i
−χmin,f）／χmin,i）となるようなχmin,fを有する
か、又は、 （ii）もし、該加熱の前に室温キャリア移動度μiが該
合成構造に関連するのであれば、該加熱が室温キャリア
移動度μfがΔμ＞0.1（Δμ＝（μf−μi）／μf）で
あるように該合成構造と関連付けられるように導かれる
か、又は、 （iii）（ｉ）と（ii）の両者を満たすように選択され
るような加熱段階とからなることを特徴とする物品の製
造方法。 - 【請求項２】請求の範囲第１項に記載の方法において、 少なくとも段階ｂ）は、約１×10-2Pa以下のO2分圧を有
する雰囲気で実行されることを特徴とする物品の製造方
法。 - 【請求項３】請求の範囲第１項に記載の方法において、 χmin,i＞10％であり、χmin,f５％であることを特徴
とする物品の製造方法。 - 【請求項４】請求の範囲第１項に記載の方法において、 単結晶第１材料の基板は第３材料の単結晶基板（10）の
上に形成された該第１材料の層（11）からなり、該第３
材料の組成は少なくとも該第１の材料の組成とは異な
り、該第１の材料はχmin＜10％を有し、該第２材料の
該結晶状の層（20）が該第１材料の該層上に形成されて
いることを特徴とする物品の製造方法。 - 【請求項５】請求の範囲第４項に記載の方法において、 該第１材料の該層の該形成は、 該第３材料の層上に該第１材料を被着し、 被着された該第１材料を時間ta1に渡りアニール温度Ta1
で加熱し、ここでTa1、ta1がχmin＜10％を有する該第
１材料を生成するように選択されていることを特徴とす
る物品の製造方法。 - 【請求項６】請求の範囲第１項に記載の方法において、 該第１材料はAl2O3であり、該第２材料がSiであること
を特徴とする物品の製造方法。 - 【請求項７】請求の範囲第６項に記載の方法において、 Ta2は約1250℃乃至約1410℃の範囲にあることを特徴と
する物品の製造方法。 - 【請求項８】請求の範囲第１項に記載の方法において、 該第１の材料はSiであり、該第２の材料はGaAsであるこ
とを特徴とする物品の製造方法。 - 【請求項９】請求の範囲第８項に記載の方法において、 Ta2は約750℃乃至約900℃の範囲にあることを特徴とす
る物品の製造方法。 - 【請求項１０】請求の範囲第１項に記載の方法におい
て、 該第１の材料は実質的にSiからなり、該第２の材料は実
質的に、組成SiXGe1-X（０＜Ｘ＜１）の材料からなるこ
とを特徴とする物品の製造方法。 - 【請求項１１】請求の範囲第１項に記載の方法におい
て、 段階ｂ）の完了の後、該合成構造の温度が均熱温度Ta2
（0.5Tm2＜Ta2＜0.75Tm2）に減少し、該合成構造が時間
ta2（１＜ta2＜60秒）に渡り該均熱温度で維持されるこ
とを特徴とする物品の製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US80106385A | 1985-11-22 | 1985-11-22 | |
| US91266986A | 1986-09-29 | 1986-09-29 | |
| US912669 | 1986-09-29 | ||
| US801063 | 1991-12-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63501420A JPS63501420A (ja) | 1988-06-02 |
| JP2580143B2 true JP2580143B2 (ja) | 1997-02-12 |
Family
ID=27122287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61506158A Expired - Fee Related JP2580143B2 (ja) | 1985-11-22 | 1986-11-19 | ヘテロエピタキシャル構造を有する物品の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0247158B1 (ja) |
| JP (1) | JP2580143B2 (ja) |
| KR (1) | KR880700871A (ja) |
| DE (1) | DE3684465D1 (ja) |
| WO (1) | WO1987003306A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0751577A3 (en) * | 1995-06-28 | 1997-07-02 | Imec Inter Uni Micro Electr | Process for the production of thin PtSi layers on a Si substrate |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4046618A (en) * | 1972-12-29 | 1977-09-06 | International Business Machines Corporation | Method for preparing large single crystal thin films |
| US4555301A (en) * | 1983-06-20 | 1985-11-26 | At&T Bell Laboratories | Formation of heterostructures by pulsed melting of precursor material |
-
1986
- 1986-11-19 JP JP61506158A patent/JP2580143B2/ja not_active Expired - Fee Related
- 1986-11-19 WO PCT/US1986/002490 patent/WO1987003306A1/en active IP Right Grant
- 1986-11-19 DE DE8686907202T patent/DE3684465D1/de not_active Expired - Fee Related
- 1986-11-19 EP EP86907202A patent/EP0247158B1/en not_active Expired - Lifetime
-
1987
- 1987-07-22 KR KR870700635A patent/KR880700871A/ko not_active Application Discontinuation
Non-Patent Citations (1)
| Title |
|---|
| Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．４６（１０）（１９８５−５−１５）Ｐ．９４７−９４９ |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1987003306A1 (en) | 1987-06-04 |
| JPS63501420A (ja) | 1988-06-02 |
| DE3684465D1 (de) | 1992-04-23 |
| KR880700871A (ko) | 1988-04-13 |
| EP0247158B1 (en) | 1992-03-18 |
| EP0247158A1 (en) | 1987-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4477308A (en) | Heteroepitaxy of multiconstituent material by means of a _template layer | |
| US3585088A (en) | Methods of producing single crystals on supporting substrates | |
| US4187126A (en) | Growth-orientation of crystals by raster scanning electron beam | |
| US4555301A (en) | Formation of heterostructures by pulsed melting of precursor material | |
| US4357183A (en) | Heteroepitaxy of germanium silicon on silicon utilizing alloying control | |
| US20080087984A1 (en) | Compound semiconductor modified surface by use of pulsed electron beam and ion implantation through a deposited metal layer | |
| CN101378015B (zh) | Ⅲ族氮化物半导体和其制造方法 | |
| Watanabe et al. | Crystallization process of polycrystalline silicon by KrF excimer laser annealing | |
| US4960728A (en) | Homogenization anneal of II-VI compounds | |
| JPH10163114A (ja) | 半導体装置およびその製造方法 | |
| Hovel et al. | The Epitaxy of ZnSe on Ge, GaAs, and ZnSe by an HCl Close‐Spaced Transport Process | |
| US4900372A (en) | III-V on Si heterostructure using a thermal strain layer | |
| Tsaur et al. | Solid‐phase heteroepitaxy of Ge on< 100> Si | |
| JP2580143B2 (ja) | ヘテロエピタキシャル構造を有する物品の製造方法 | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| US3397094A (en) | Method of changing the conductivity of vapor deposited gallium arsenide by the introduction of water into the vapor deposition atmosphere | |
| US10304989B2 (en) | Fabrication and use of large-grain templates for epitaxial deposition of semiconductor materials | |
| JP3102772B2 (ja) | シリコン系半導体薄膜の製造方法 | |
| Garrison et al. | Surface‐energy‐driven grain growth during rapid thermal annealing (< 10 s) of thin silicon films | |
| JPH01248511A (ja) | 多結晶膜の形成方法 | |
| US3723177A (en) | Method of producing a group iii-v semiconductor compound | |
| CA1333876C (en) | Method for forming heteroepitaxial structures, and articles produced thereby | |
| Andre et al. | Low-temperature GaAs films grown on Ge and Ge/SiGe/Si substrates | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH02220431A (ja) | 半導体基板の形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |