JPS5893229A - 半導体グラフオエピタキシ−素子の製造方法 - Google Patents
半導体グラフオエピタキシ−素子の製造方法Info
- Publication number
- JPS5893229A JPS5893229A JP56190638A JP19063881A JPS5893229A JP S5893229 A JPS5893229 A JP S5893229A JP 56190638 A JP56190638 A JP 56190638A JP 19063881 A JP19063881 A JP 19063881A JP S5893229 A JPS5893229 A JP S5893229A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- annealing
- poly
- width
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02683—Continuous wave laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する技術分野
本発明は各種半導体に対する不純物ドーピングやアイソ
レーション、混晶などの半導体グラフオエピタキシー素
子のレーザーアニールl二よる再結晶製造方法I:係り
、特にイオン注入法による新しいレーザーアニール法を
用いた半導体素子を適用した液晶テレビ用素子の杓結晶
方法l二関するものである。
レーション、混晶などの半導体グラフオエピタキシー素
子のレーザーアニールl二よる再結晶製造方法I:係り
、特にイオン注入法による新しいレーザーアニール法を
用いた半導体素子を適用した液晶テレビ用素子の杓結晶
方法l二関するものである。
従来技術とその問題点
従来のイオン注入加速法ではその深さが理論的なイオン
飛程をこえることがなく、深い注入ができない。従って
、厚さ1μ程度の半導体層に溝膜トランジスタ等液晶テ
レビ用素子を形成する事は難(,7かった。また、その
際選択的に注入層を侍ようとしても、イオンビームは数
ミクロンの直径の点状のビームにすることができないの
で素子製造の際(二注入時にマスクとなるものが必要で
あるという問題もある。
飛程をこえることがなく、深い注入ができない。従って
、厚さ1μ程度の半導体層に溝膜トランジスタ等液晶テ
レビ用素子を形成する事は難(,7かった。また、その
際選択的に注入層を侍ようとしても、イオンビームは数
ミクロンの直径の点状のビームにすることができないの
で素子製造の際(二注入時にマスクとなるものが必要で
あるという問題もある。
でも結晶核が形成される場所がないため大きな結晶が得
られない。またレーザービームアニールの際C二照射ム
ラC二より不均質アニールができて製作された素子のば
らつきが大きく、歩留り低下の原因となってしまう。
られない。またレーザービームアニールの際C二照射ム
ラC二より不均質アニールができて製作された素子のば
らつきが大きく、歩留り低下の原因となってしまう。
これζ:対し、ガラスの上に酸化ケイ素膜の溝を切って
、結晶成長を促進させる方法があるが溝切部の精度が悪
く、かつ耐熱性が悪いため、アニールの際結話敢長が不
均質であった。アニールの隙局部的に加熱づれるポリシ
リコンのクラックが無数に生じて、基板の歩留りが低下
し、でいた。
、結晶成長を促進させる方法があるが溝切部の精度が悪
く、かつ耐熱性が悪いため、アニールの際結話敢長が不
均質であった。アニールの隙局部的に加熱づれるポリシ
リコンのクラックが無数に生じて、基板の歩留りが低下
し、でいた。
発明の目的
このような欠点を改良するために咋発明がな埒れたもの
であり、歩留り良く再結晶さゼーる■を目的とするもの
である。
であり、歩留り良く再結晶さゼーる■を目的とするもの
である。
うC明の概要
ガラス基板上の留化膜をあらかじめリングラフィでかつ
溝の深さ7港の幅≧0.1にし7た溝を設はガラス軟化
点以下の温yt二於てその−Fにポリシリコン膜を形成
し、イオン注入及びレーザー照射を行ない、その際、ス
ポット径/走査幅(例えばマスクスキャンの際のステッ
プ幅)≧1でかつ溝31牟行I−アニール17再結晶さ
せる。レーザー照射の際には基板をガラス軟化点以下に
加熱するものである。
溝の深さ7港の幅≧0.1にし7た溝を設はガラス軟化
点以下の温yt二於てその−Fにポリシリコン膜を形成
し、イオン注入及びレーザー照射を行ない、その際、ス
ポット径/走査幅(例えばマスクスキャンの際のステッ
プ幅)≧1でかつ溝31牟行I−アニール17再結晶さ
せる。レーザー照射の際には基板をガラス軟化点以下に
加熱するものである。
発明の効果
こ\でスポット径/走査幅≧1響二設定(−7だ理由に
の比が1より小さい揚台にはアニール不均質な所が生じ
て素子の歩留りが低下するからである。
の比が1より小さい揚台にはアニール不均質な所が生じ
て素子の歩留りが低下するからである。
また淋の深1/幅≧O,l t: L、た理由はこの比
が01以下のときid渦を切った効果がなくなり、グラ
フオエピタキシーの効果が表われ彦いからである。
が01以下のときid渦を切った効果がなくなり、グラ
フオエピタキシーの効果が表われ彦いからである。
窒化膜使用の理由としては溝切りのn度がよいことと耐
熱性がよいためである。基板加熱の理由はレーザーアニ
ールによる局部加熱の/こめポリシリコンのクラック防
止を行うためである。従って上記の如くレーザービーム
照射法を行うと、従来のグラフオエピタキシーで得られ
たものよりも大きな結晶が得られかつ均質アニールがで
きるなどの利点があり、これを理由して各麺半導体素子
な釧しい方法で製造することが出来る。
熱性がよいためである。基板加熱の理由はレーザーアニ
ールによる局部加熱の/こめポリシリコンのクラック防
止を行うためである。従って上記の如くレーザービーム
照射法を行うと、従来のグラフオエピタキシーで得られ
たものよりも大きな結晶が得られかつ均質アニールがで
きるなどの利点があり、これを理由して各麺半導体素子
な釧しい方法で製造することが出来る。
ヌ、レーザービームはパワーが弱くてもレーザー波長程
度まで絞ることが可能であり、直径が数ミクロンにまで
絞れ1、レーザーアニールが可能である効果があること
は1うまでもない。上記利点を利用してマスクを利用し
ない素子の製作も可能にな る。
度まで絞ることが可能であり、直径が数ミクロンにまで
絞れ1、レーザーアニールが可能である効果があること
は1うまでもない。上記利点を利用してマスクを利用し
ない素子の製作も可能にな る。
発明の実施例
第1し1、第2凶はこの発明の一夾施例であり、透明石
英カラス基板上の窒化mlニリソグラフイでストライプ
状の#(深さ=0.2μ、@=2μ)を設ける。例えば
透明ガラス基板11ニシリコン窒化膜2を設け、さらi
ニボリシリコン膜5を被着して、/9F要部1ニイオン
ビーム(例えばP+)を照射するとともにLOW−Ar
レーザービームな、ここではスポット径100μm走査
幅50μmで所望ρパターンで隣に平行に走査すセフニ
ール時のガラス基板温度は500℃である。イオン注入
を全面$1行ない、全面5ニレーザービームを走査する
よう(−し7てもよい。
英カラス基板上の窒化mlニリソグラフイでストライプ
状の#(深さ=0.2μ、@=2μ)を設ける。例えば
透明ガラス基板11ニシリコン窒化膜2を設け、さらi
ニボリシリコン膜5を被着して、/9F要部1ニイオン
ビーム(例えばP+)を照射するとともにLOW−Ar
レーザービームな、ここではスポット径100μm走査
幅50μmで所望ρパターンで隣に平行に走査すセフニ
ール時のガラス基板温度は500℃である。イオン注入
を全面$1行ない、全面5ニレーザービームを走査する
よう(−し7てもよい。
溝の深さ7幅は0.1以上でなけれはならなかった。
又、ビームのスポット径/走査幅≧1でアニールしない
と均一な再結晶層は得られなかった。これによりポリシ
リコン膜のレーザー照射部には深く大きなドープ再結晶
が生じる(第2図)。第2図(−示したレーザービーム
照射とイオン注入は同時戚、いは何れが先でおっても構
わない。イオン注入がレーザービーム肺射の後であって
も結晶が大きい為、後の素子形成工程の熱で不純物層は
深くなる0 かくして祷られたレーザーアニールシリコン半導体の注
入層の表面は、周囲の酸素と結びついて酸化膜が形成さ
れる。
と均一な再結晶層は得られなかった。これによりポリシ
リコン膜のレーザー照射部には深く大きなドープ再結晶
が生じる(第2図)。第2図(−示したレーザービーム
照射とイオン注入は同時戚、いは何れが先でおっても構
わない。イオン注入がレーザービーム肺射の後であって
も結晶が大きい為、後の素子形成工程の熱で不純物層は
深くなる0 かくして祷られたレーザーアニールシリコン半導体の注
入層の表面は、周囲の酸素と結びついて酸化膜が形成さ
れる。
従来のグ2フオエビC二よる粒径が2〜3μに対し、本
ポリ7リコンの粒径は5〜6μm3二も達した。
ポリ7リコンの粒径は5〜6μm3二も達した。
而る後このグラフエピタキシャルカラス基板のドーピン
グ領域にP−チャンネルF’ E Tを製作した。
グ領域にP−チャンネルF’ E Tを製作した。
この素子のホール移動度はμH” 45CIII/ V
・seaであり、グラフオエピタキシャルガラス基板の
比抵抗は1100mであり比抵抗のばらつきも±5チ以
内響二納まっていた。アニール時による基板上のポリシ
リコンのクラックは全くなく、はぼ均質に粒径のそろっ
た多結晶が多数成長していた。従ってこの基板はFFj
T作製のための半導体グラフオエピタキシー基板として
工業的にすぐれたものであるということができる。この
注入層のパターンの幅はレーザービームのビーム幅を走
査精度C二よって決まり、また制御も可能であるので、
果枝回路素子の不純物ドーピング層の形成、アイソレー
ション層の形hk: +液晶テレビ等+1)粘晶法寺に
本レーザーアニール技術が利用される。
・seaであり、グラフオエピタキシャルガラス基板の
比抵抗は1100mであり比抵抗のばらつきも±5チ以
内響二納まっていた。アニール時による基板上のポリシ
リコンのクラックは全くなく、はぼ均質に粒径のそろっ
た多結晶が多数成長していた。従ってこの基板はFFj
T作製のための半導体グラフオエピタキシー基板として
工業的にすぐれたものであるということができる。この
注入層のパターンの幅はレーザービームのビーム幅を走
査精度C二よって決まり、また制御も可能であるので、
果枝回路素子の不純物ドーピング層の形成、アイソレー
ション層の形hk: +液晶テレビ等+1)粘晶法寺に
本レーザーアニール技術が利用される。
第1図及び第2図は本発明を説明する断面図である。
代理人 弁理士 則 近 憲 佑 (ナミか1名)第
1 図 第2図
1 図 第2図
Claims (1)
- 透明ガラス基板上C窒化膜を設け、その窒化膜に溝の深
さ/溝の幅≧0.1の篩を設けた後ポリシリコン膜を形
成し、イオン注入を行なった後、ガラス軟化点より低い
温度C1於てこのポリシリコン膜にスポット径/走査幅
≧1、かつ溝C二平行直二レーザビームを走査しながら
移動照射して再結晶させることを特徴とする半導体グラ
フオエピタキシー素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190638A JPS5893229A (ja) | 1981-11-30 | 1981-11-30 | 半導体グラフオエピタキシ−素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56190638A JPS5893229A (ja) | 1981-11-30 | 1981-11-30 | 半導体グラフオエピタキシ−素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5893229A true JPS5893229A (ja) | 1983-06-02 |
Family
ID=16261396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56190638A Pending JPS5893229A (ja) | 1981-11-30 | 1981-11-30 | 半導体グラフオエピタキシ−素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5893229A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6017912A (ja) * | 1983-07-11 | 1985-01-29 | Agency Of Ind Science & Technol | 半導体結晶層の製造方法 |
JPS63226913A (ja) * | 1987-03-16 | 1988-09-21 | Nippon Sheet Glass Co Ltd | 半導体素子用ガラス基板 |
JPH02143414A (ja) * | 1988-11-24 | 1990-06-01 | Agency Of Ind Science & Technol | 単結晶膜の形成方法 |
-
1981
- 1981-11-30 JP JP56190638A patent/JPS5893229A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6017912A (ja) * | 1983-07-11 | 1985-01-29 | Agency Of Ind Science & Technol | 半導体結晶層の製造方法 |
JPS63226913A (ja) * | 1987-03-16 | 1988-09-21 | Nippon Sheet Glass Co Ltd | 半導体素子用ガラス基板 |
JPH02143414A (ja) * | 1988-11-24 | 1990-06-01 | Agency Of Ind Science & Technol | 単結晶膜の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4400715A (en) | Thin film semiconductor device and method for manufacture | |
JPH0258779B2 (ja) | ||
JPS5893229A (ja) | 半導体グラフオエピタキシ−素子の製造方法 | |
KR101329352B1 (ko) | 반도체 장치의 제조방법 | |
JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
JPH06140324A (ja) | 半導体薄膜の結晶化方法 | |
JPS5825220A (ja) | 半導体基体の製作方法 | |
JPS5927521A (ja) | 半導体基体の製法 | |
JPH01214110A (ja) | 半導体装置の製造方法 | |
JPH01297814A (ja) | 単結晶薄膜の製造方法 | |
JPS5856408A (ja) | シリコン単結晶膜の成長方法 | |
JPS60164316A (ja) | 半導体薄膜の形成方法 | |
JPS60161396A (ja) | シリコン薄膜の製造方法 | |
JP2006032575A (ja) | エピタキシャル成長用基材及びその製造方法並びに多層膜構造体 | |
JPS6189622A (ja) | シリコン単結晶膜の形成方法 | |
JPS5856407A (ja) | シリコン単結晶膜の成長方法 | |
JPS5893219A (ja) | 半導体装置の製造方法 | |
JPH0319210A (ja) | 半導体装置の製造方法 | |
JPH01239093A (ja) | 結晶成長方法 | |
JPS58182275A (ja) | 半導体基板の製造方法 | |
JPS63278217A (ja) | 半導体基板の製造方法 | |
JPS5874034A (ja) | 半導体装置の製造方法 | |
JPH0283915A (ja) | 半導体単結晶薄膜の製造方法 | |
JPH077829B2 (ja) | 半導体装置およびその製法 | |
JPS62179112A (ja) | Soi構造形成方法 |