JPH01313972A - ポリサイド電極の接触構造 - Google Patents
ポリサイド電極の接触構造Info
- Publication number
- JPH01313972A JPH01313972A JP14655088A JP14655088A JPH01313972A JP H01313972 A JPH01313972 A JP H01313972A JP 14655088 A JP14655088 A JP 14655088A JP 14655088 A JP14655088 A JP 14655088A JP H01313972 A JPH01313972 A JP H01313972A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- impurity
- polycrystalline silicon
- silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012535 impurity Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 33
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 238000002513 implantation Methods 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 36
- 238000009792 diffusion process Methods 0.000 abstract description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 11
- 238000010438 heat treatment Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 104
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 238000002844 melting Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ポリサイド電極と基板との接続構造に関し。
ポリサイド電極と基板との接触抵抗を低減可能とするこ
とを目的とし。
とを目的とし。
半導体基板に形成された不純物注入領域と。
該半導体基板上に形成された絶縁層と、該不純物注入領
域の所定領域に対向して該絶縁層に設けられ起開口と、
該絶縁層上に生成され、少なくとも該開口内において該
不純物注入領域に接触するエピタキシャル成長部分を有
するシリコン層と。
域の所定領域に対向して該絶縁層に設けられ起開口と、
該絶縁層上に生成され、少なくとも該開口内において該
不純物注入領域に接触するエピタキシャル成長部分を有
するシリコン層と。
該シリコン層上に形成されたシリサイド層とを備えるこ
とにより構成される。
とにより構成される。
〔産業上の利用分野］
本発明は、半導体装置における電極と基板との接続に係
り、とくに、ポリサイド電極と基板との接触構造に関す
る。
り、とくに、ポリサイド電極と基板との接触構造に関す
る。
半導体集積回路の高密度化にともなって配線パターンが
微細化し、その結果、配線の抵抗値を低減するｑとが要
求されている。これに応じて、シリコンと１例えばタン
グステンやチタン等の高融点金属との金属間化合物であ
るシリサイドを用いて低抵抗の配線を構成することが行
われている。
微細化し、その結果、配線の抵抗値を低減するｑとが要
求されている。これに応じて、シリコンと１例えばタン
グステンやチタン等の高融点金属との金属間化合物であ
るシリサイドを用いて低抵抗の配線を構成することが行
われている。
このようなシリサイドを用いる配線は２通常。
多結晶シリコン層上に１例えばタングステンやチタン等
の高融点金属層を積層し、これを熱処理することによっ
て高融点金属層をタングステンシリサイドやチタンシリ
サイド等に転換するか、あるいは、前記多結晶シリコン
層上に高融点金属シリサイド層を堆積するかの方法によ
って形成される。
の高融点金属層を積層し、これを熱処理することによっ
て高融点金属層をタングステンシリサイドやチタンシリ
サイド等に転換するか、あるいは、前記多結晶シリコン
層上に高融点金属シリサイド層を堆積するかの方法によ
って形成される。
上記における多結晶シリコン層は、シリコン基板上に直
接に高融点金属またはこれらのシリサイド層を形成した
場合、後の工程における熱処理によって基板から高融点
金属層等へのシリコンの拡散が生じ、シリコン基板ある
いは基板に形成されている不純物拡散領域が変質してし
まうのを防止するために設けられる。
接に高融点金属またはこれらのシリサイド層を形成した
場合、後の工程における熱処理によって基板から高融点
金属層等へのシリコンの拡散が生じ、シリコン基板ある
いは基板に形成されている不純物拡散領域が変質してし
まうのを防止するために設けられる。
第３図はシリサイド層を用いた従来の配線とシリコン基
板との接続部分を中心として示した要部断面図である。
板との接続部分を中心として示した要部断面図である。
不純物拡散領域２と分離絶縁層３が形成されているシリ
コン基板１上には、眉間絶縁層４が形成されており１層
間絶縁層４に設けられている開口を通じて、多結晶シリ
コン層５と不純物拡散領域２が接触している。多結晶シ
リコン層５は分離絶縁層３上に延伸して形成されている
。
コン基板１上には、眉間絶縁層４が形成されており１層
間絶縁層４に設けられている開口を通じて、多結晶シリ
コン層５と不純物拡散領域２が接触している。多結晶シ
リコン層５は分離絶縁層３上に延伸して形成されている
。
そして、多結晶シリコン層５上には、前記のようにして
堆積された。高融点金属のシリサイド層６が形成されて
いる。多結晶シリコン層５とシリサイド層６は所定の電
極および配線の形状にパターンニングされている。これ
らの層の上には１例えばＳｉＯ□から成る保護層７が形
成されている。多結晶シリコン層５とシリサイド層６と
を総称してポリサイドと呼ぶ。
堆積された。高融点金属のシリサイド層６が形成されて
いる。多結晶シリコン層５とシリサイド層６は所定の電
極および配線の形状にパターンニングされている。これ
らの層の上には１例えばＳｉＯ□から成る保護層７が形
成されている。多結晶シリコン層５とシリサイド層６と
を総称してポリサイドと呼ぶ。
図示のように、シリコン基板１と直接に接触しているの
は多結晶シリコン層５である。したがって、その抵抗値
を下げるために、一般に、多結晶シリコン層５には不純
物が注入されている。しかしながら、シリサイド層６が
形成されたのち、シリコン基板ｌは種々の熱処理工程を
経るために。
は多結晶シリコン層５である。したがって、その抵抗値
を下げるために、一般に、多結晶シリコン層５には不純
物が注入されている。しかしながら、シリサイド層６が
形成されたのち、シリコン基板ｌは種々の熱処理工程を
経るために。
多結晶シリコン層５に注入されている不純物が多結晶シ
リコン層５の結晶粒界を移動してシリサイドＮ６中に拡
散してしまう。その結果、多結晶シリコン層５における
不純物濃度が低下し、シリコン基板１とポリサイド層と
の接触抵抗が増大する。
リコン層５の結晶粒界を移動してシリサイドＮ６中に拡
散してしまう。その結果、多結晶シリコン層５における
不純物濃度が低下し、シリコン基板１とポリサイド層と
の接触抵抗が増大する。
上記のようなシリサイド層６への不純物の拡散による損
失を補償するために、多結晶シリコン層５に１ｘｌＯ”
”１ｘｌＯ’フ／ｒｕＪ程度の高濃度の不純物を注入す
る方法も行われているが、高濃度の不純物の注入には、
■長時間を要し、製造工程のスループットを低下させる
原因となる。■シリサイド層中に拡散した不純物のクラ
スターあるいは不純物とシリサイド層との化合物が生成
し、シリサイド層に突起が発生したり高抵抗になるなど
膜質の劣化やシリサイドＮ６の剥離が生じる等の問題が
あった。
失を補償するために、多結晶シリコン層５に１ｘｌＯ”
”１ｘｌＯ’フ／ｒｕＪ程度の高濃度の不純物を注入す
る方法も行われているが、高濃度の不純物の注入には、
■長時間を要し、製造工程のスループットを低下させる
原因となる。■シリサイド層中に拡散した不純物のクラ
スターあるいは不純物とシリサイド層との化合物が生成
し、シリサイド層に突起が発生したり高抵抗になるなど
膜質の劣化やシリサイドＮ６の剥離が生じる等の問題が
あった。
本発明は多結晶シリコン層５に高濃度の不純物を注入す
ることなく、基板との接触抵抗が低いポリサイド層電極
を提供可能とすることを目的とする。
ることなく、基板との接触抵抗が低いポリサイド層電極
を提供可能とすることを目的とする。
上記目的は、半導体基板に形成された不純物注入領域と
、該半導体基板上に形成された絶縁層と。
、該半導体基板上に形成された絶縁層と。
該不純物注入領域の所定領域に対応して該絶縁層に設け
られた開口と、該絶縁層上に生成され少なくとも該開口
内において該不純物注入領域に接触するエピタキシャル
成長部分を有するシリコン層と、該シリコン層上に形成
されたシリサイド層とを備えたことを特徴とする本発明
に係るポリサイド電極の接触構造によって達成される。
られた開口と、該絶縁層上に生成され少なくとも該開口
内において該不純物注入領域に接触するエピタキシャル
成長部分を有するシリコン層と、該シリコン層上に形成
されたシリサイド層とを備えたことを特徴とする本発明
に係るポリサイド電極の接触構造によって達成される。
ポリサイド配線を構成する多結晶シリコン層を。
少なくとも基板とのコンタクト領域においてエピタキシ
ャル成長させる。エピタキシャル成長層には、多結晶シ
リコン層におけるような結晶粒界が存在せず、また、結
晶欠陥も少ないため、注入された不純物のシリサイド層
への拡散が多結晶シリコン中に比較して遅い。このため
、高温の熱処理を経ても不純物濃度の低下が生じ難く、
従来より低濃度の不純物で基板とポリサイド層との接触
抵抗を低く維持することができる。その結果、高濃度不
純物の注入に起因する前記問題点を回避可能となる。
ャル成長させる。エピタキシャル成長層には、多結晶シ
リコン層におけるような結晶粒界が存在せず、また、結
晶欠陥も少ないため、注入された不純物のシリサイド層
への拡散が多結晶シリコン中に比較して遅い。このため
、高温の熱処理を経ても不純物濃度の低下が生じ難く、
従来より低濃度の不純物で基板とポリサイド層との接触
抵抗を低く維持することができる。その結果、高濃度不
純物の注入に起因する前記問題点を回避可能となる。
以下本発明の実施例を図面を参照して説明する。
以下の図面において、既掲の図面におけるのと同じ部分
には同一符号を付しである。
には同一符号を付しである。
第１図は本発明のポリサイド電極の構造を示す要部断面
図であって、第３図の従来のポリサイド配線と同様に、
不純物拡散領域２と分離絶縁層３が形成されているシリ
コン基板１上には、眉間絶縁層４が形成されており１層
間絶縁層４に設けられている開口を通じて、多結晶シリ
コン層５と不純物拡散領域２が接触している。多結晶シ
リコン層５は分離絶縁層３上に延伸して形成されている
。
図であって、第３図の従来のポリサイド配線と同様に、
不純物拡散領域２と分離絶縁層３が形成されているシリ
コン基板１上には、眉間絶縁層４が形成されており１層
間絶縁層４に設けられている開口を通じて、多結晶シリ
コン層５と不純物拡散領域２が接触している。多結晶シ
リコン層５は分離絶縁層３上に延伸して形成されている
。
そして、多結晶シリコン層５上には、前記のようにして
堆積された。高融点金属のシリサイド層６が形成されて
いる。多結晶シリコンＮ５とシリサイド層６は所定の電
極および配線の形状にパターンニングされている。これ
らの層の上には１例えばＳｉＯ□から成る保護層７が形
成されている。
堆積された。高融点金属のシリサイド層６が形成されて
いる。多結晶シリコンＮ５とシリサイド層６は所定の電
極および配線の形状にパターンニングされている。これ
らの層の上には１例えばＳｉＯ□から成る保護層７が形
成されている。
第１図においては、多結晶シリコン層５の一部が単結晶
シリコン層５１となっている点が、第３図の従来の構造
と異なる。すなわち、多結晶シリコン層５とシリサイド
層６から成るポリサイド配線は、この単結晶シリコンｉ
ｓｉを介してシリコン基板ｌ、正確には、不純物拡散領
域２と接触している。多結晶シリコンＭ５および単結晶
シリコン層５１には、８ｘｌＯ”／ｃｄ程度の不純物が
注入され、注入後の熱処理において、多結晶シリコン層
５中の不純物はシリサイド層６に拡散して低濃度となる
が。
シリコン層５１となっている点が、第３図の従来の構造
と異なる。すなわち、多結晶シリコン層５とシリサイド
層６から成るポリサイド配線は、この単結晶シリコンｉ
ｓｉを介してシリコン基板ｌ、正確には、不純物拡散領
域２と接触している。多結晶シリコンＭ５および単結晶
シリコン層５１には、８ｘｌＯ”／ｃｄ程度の不純物が
注入され、注入後の熱処理において、多結晶シリコン層
５中の不純物はシリサイド層６に拡散して低濃度となる
が。
単結晶シリコン層５１においては、この不純物濃度は注
入後の全工程を通じてほとんど変化しない。
入後の全工程を通じてほとんど変化しない。
その結果、シリコン基板１とポリサイド層との接触抵抗
は低く維持されている。上記構造における主たる電流径
路は、シリサイド層６−単結晶シリコン層５１−不純物
拡散領域２である。
は低く維持されている。上記構造における主たる電流径
路は、シリサイド層６−単結晶シリコン層５１−不純物
拡散領域２である。
第２図は第１図に示す構造のポリサイド電極を形成する
ための工程の一実施例における要部断面図である。第２
図（ａ）を参照して２例えばｐ型のシリコン基板１には
分離絶縁層３を形成し９分離絶縁層３をマスクとして９
例えばＡｓ （砒素）をイオン注入する。この注入量は
９例えば４ｘｌＯ”１ｏｎｓ／ｄである。次いで２周知
のＣＶＤ （化学気相堆積）法を用いて、シリコン基板
ｌ全面に１例えば２０００人の厚さを有するＳｉＯ□を
堆積する。このようにして。
ための工程の一実施例における要部断面図である。第２
図（ａ）を参照して２例えばｐ型のシリコン基板１には
分離絶縁層３を形成し９分離絶縁層３をマスクとして９
例えばＡｓ （砒素）をイオン注入する。この注入量は
９例えば４ｘｌＯ”１ｏｎｓ／ｄである。次いで２周知
のＣＶＤ （化学気相堆積）法を用いて、シリコン基板
ｌ全面に１例えば２０００人の厚さを有するＳｉＯ□を
堆積する。このようにして。
第２図（ｂ）に示すように、不純物拡散領域２および層
間絶縁層４を形成する。不純物拡散端域２上の眉間絶縁
層４の一部を１周知のリソグラフ技術を用いて選択的に
除去し、第２図（Ｃ）に示すような開口（コンタクトホ
ール）４１を形成する。
間絶縁層４を形成する。不純物拡散端域２上の眉間絶縁
層４の一部を１周知のリソグラフ技術を用いて選択的に
除去し、第２図（Ｃ）に示すような開口（コンタクトホ
ール）４１を形成する。
次いで、 ＣＶＤ技術を用いて、シリコン基板１全面に
厚さ約１０００人の多結晶シリコン層５を生成する。こ
の際の生成条件の一例は９反応ガスとして５ｉＪｉ（ジ
シラン）、と水素の混合ガス、ガス圧５０〜１００Ｔｏ
ｒｒ、基板温度８００〜９００℃のように選ぶ。その結
果、第２図（ｄ）に示すように１分離絶縁層３上および
層間絶縁層４上には多結晶シリコン層５が生成するが、
開口４１内に露出するシリコン基板ｌ上には単結晶シリ
コン層５１がエピタキシャル成長する。
厚さ約１０００人の多結晶シリコン層５を生成する。こ
の際の生成条件の一例は９反応ガスとして５ｉＪｉ（ジ
シラン）、と水素の混合ガス、ガス圧５０〜１００Ｔｏ
ｒｒ、基板温度８００〜９００℃のように選ぶ。その結
果、第２図（ｄ）に示すように１分離絶縁層３上および
層間絶縁層４上には多結晶シリコン層５が生成するが、
開口４１内に露出するシリコン基板ｌ上には単結晶シリ
コン層５１がエピタキシャル成長する。
上記ののち、第２図（８１に示すように、多結晶シリコ
ン層５および単結晶シリコン層５１表面に、厚さ１００
人程度の熱酸化膜８を生成したのち、シリコン基板１全
面に、 Ａｓ”イオン９を注入する。熱酸化膜８はこの
際におけるスルー酸化膜として作用する。Ａｓ’イオン
９の注入量は９例えば８ｘｌＯ”１ｏｎｓ／ｃｄとする
。こののち、シリコン基板ｌをＨ２雰囲気中９５０℃で
２０分間程度熱処理し、注入不純物の活性化を行う。
ン層５および単結晶シリコン層５１表面に、厚さ１００
人程度の熱酸化膜８を生成したのち、シリコン基板１全
面に、 Ａｓ”イオン９を注入する。熱酸化膜８はこの
際におけるスルー酸化膜として作用する。Ａｓ’イオン
９の注入量は９例えば８ｘｌＯ”１ｏｎｓ／ｃｄとする
。こののち、シリコン基板ｌをＨ２雰囲気中９５０℃で
２０分間程度熱処理し、注入不純物の活性化を行う。
次いで、 ＩＰ （弗酸）溶液を用いて熱酸化膜８を除
去したのち、シリコン基板１全面に９例えば約２０００
人の厚さのＴｉＳｉ、 （チタンシリサイド：ＸはＴｉ
５ｉ２の化学量論的組成からのずれによる不確定値を表
す）層６を形成する。Ｔｉ５ｉＸの形成方法は。
去したのち、シリコン基板１全面に９例えば約２０００
人の厚さのＴｉＳｉ、 （チタンシリサイド：ＸはＴｉ
５ｉ２の化学量論的組成からのずれによる不確定値を表
す）層６を形成する。Ｔｉ５ｉＸの形成方法は。
例えば周知のスパッタリング法を用いればよい。
こののちｒ Ｔｉ５ｉＸ層６と多結晶シリコン層５を。
通常のりソゲラフ技術を用いて、第２図（ｆ）に示すよ
うに、所定形状の電極にパターンニングする。
うに、所定形状の電極にパターンニングする。
この場合のエツチングは１反応性イオンエツチング法を
用いて行えばよい。
用いて行えばよい。
以後、第２図（ｇ）に示すように、シリコン基板１全面
に１例えば厚さ約２０００人のＳｉｎｇがら成る保護層
７を形成し、さらに＋ Ｓ、雰囲気巾約９００ ’Ｃで
約２０分間の熱処理を行う。この熱処理によりＴｉ５ｉ
ｚは結晶化するとともに低抵抗化する。
に１例えば厚さ約２０００人のＳｉｎｇがら成る保護層
７を形成し、さらに＋ Ｓ、雰囲気巾約９００ ’Ｃで
約２０分間の熱処理を行う。この熱処理によりＴｉ５ｉ
ｚは結晶化するとともに低抵抗化する。
上記本発明のシリサイド電極の構造は、ＭＯＳ）ランジ
スタのソース／ドレイン電極、バイポーラトランジスタ
のコレクタ電極およびベース電極等。
スタのソース／ドレイン電極、バイポーラトランジスタ
のコレクタ電極およびベース電極等。
のちに比較的高温の工程を経る電極のすべてに通用でき
る。
る。
上記実施例においては、不純物拡散領域２と接触してい
る部分のみを単結晶シリコン層５１としているが１周知
の５ｏｌ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ
）技術を用いて１分離絶縁層３上の多結晶シリコン層５
を単結晶化してもよい。また、多結晶シリコン層５およ
び単結晶シリコン７１５１上にＴｉ５ｊＸのようなシリ
サイド層６を堆積したが、シリサイド層６の代わりに１
例えば金属チタン（Ｔｉ）層を堆積し、これを熱処理し
て多結晶シリコン層５および単結晶シリコン層５１と固
相反応させてシリサイド層に転換する方法を用いてもよ
い、。さらにシリサイド層６を構成する金属としては、
Ｔｉの他にタングステン（誓）、モリブデン（Ｍｏ）等
の高融点金属を用いても同様の効果が得られる。
る部分のみを単結晶シリコン層５１としているが１周知
の５ｏｌ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎ５ｕｌａｔｏｒ
）技術を用いて１分離絶縁層３上の多結晶シリコン層５
を単結晶化してもよい。また、多結晶シリコン層５およ
び単結晶シリコン７１５１上にＴｉ５ｊＸのようなシリ
サイド層６を堆積したが、シリサイド層６の代わりに１
例えば金属チタン（Ｔｉ）層を堆積し、これを熱処理し
て多結晶シリコン層５および単結晶シリコン層５１と固
相反応させてシリサイド層に転換する方法を用いてもよ
い、。さらにシリサイド層６を構成する金属としては、
Ｔｉの他にタングステン（誓）、モリブデン（Ｍｏ）等
の高融点金属を用いても同様の効果が得られる。
本発明のように、ポリサイド電極におけるシリコン層の
少なくともシリコン基板と接触する部分を単結晶化する
ことによって、シリコン層に注入する不純物が比較的低
温°度でも、また、高温の熱処理後においても、半導体
基板との接触抵抗を低く維持することができ、その結果
、低抵抗の微細配線を必要とする高性能・高密度半導体
集積回路の開発を促進する効果がある。
少なくともシリコン基板と接触する部分を単結晶化する
ことによって、シリコン層に注入する不純物が比較的低
温°度でも、また、高温の熱処理後においても、半導体
基板との接触抵抗を低く維持することができ、その結果
、低抵抗の微細配線を必要とする高性能・高密度半導体
集積回路の開発を促進する効果がある。
第１図は本発明のポリサイド電極の構造を示す要部断面
図。 第２図は本発明のポリサイド電極の形成工程の一実施例
を示す要部断面図。 第３図は従来のポリサイド電極の構造を示す要部断面図 である。 図において。 １はシリコン基板。 ２は不純物拡散領域。 ３は分離絶縁層。 ４は層間絶縁層。 ５は多結晶シリコン層。 ６はシリサイド層。 ７は保護層。 ８は熱酸化膜。 ９はＡｓ” イオン。 ４１は開口４１゜ ５１は単結晶シリコン層 本発明のポリサイド電格 第 １ 図 従来のポリサイドを椹 第 ′３ 図
図。 第２図は本発明のポリサイド電極の形成工程の一実施例
を示す要部断面図。 第３図は従来のポリサイド電極の構造を示す要部断面図 である。 図において。 １はシリコン基板。 ２は不純物拡散領域。 ３は分離絶縁層。 ４は層間絶縁層。 ５は多結晶シリコン層。 ６はシリサイド層。 ７は保護層。 ８は熱酸化膜。 ９はＡｓ” イオン。 ４１は開口４１゜ ５１は単結晶シリコン層 本発明のポリサイド電格 第 １ 図 従来のポリサイドを椹 第 ′３ 図
Claims (1)
- 【特許請求の範囲】 半導体基板に形成された不純物注入領域と、該半導体
基板上に形成された絶縁層と、 該不純物注入領域の所定領域に対向して該絶縁層に設け
られた開口と、 該絶縁層上に生成され、少なくとも該開口内において該
不純物注入領域に接触するエピタキシャル成長部分を有
するシリコン層と、 該シリコン層上に形成されたシリサイド層 とを備えたことを特徴とするポリサイド電極の接触構造
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146550A JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63146550A JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01313972A true JPH01313972A (ja) | 1989-12-19 |
| JP2875258B2 JP2875258B2 (ja) | 1999-03-31 |
Family
ID=15410198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63146550A Expired - Fee Related JP2875258B2 (ja) | 1988-06-14 | 1988-06-14 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2875258B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545926A (en) * | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955036A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS5994415A (ja) * | 1982-11-19 | 1984-05-31 | Waseda Daigaku | 半導体装置の製法 |
| JPS62216343A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01189919A (ja) * | 1988-01-26 | 1989-07-31 | Seiko Epson Corp | 半導体装置とその製造方法 |
-
1988
- 1988-06-14 JP JP63146550A patent/JP2875258B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955036A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JPS5994415A (ja) * | 1982-11-19 | 1984-05-31 | Waseda Daigaku | 半導体装置の製法 |
| JPS62216343A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01189919A (ja) * | 1988-01-26 | 1989-07-31 | Seiko Epson Corp | 半導体装置とその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5545926A (en) * | 1993-10-12 | 1996-08-13 | Kabushiki Kaisha Toshiba | Integrated mosfet device with low resistance peripheral diffusion region contacts and low PN-junction failure memory diffusion contacts |
| US6320260B1 (en) | 1993-10-12 | 2001-11-20 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
| US6326691B1 (en) | 1993-10-12 | 2001-12-04 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2875258B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61203636A (ja) | 耐熱金属シリサイド層の形成方法 | |
| JPH03196668A (ja) | 半導体装置の製法 | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| JPH01313972A (ja) | ポリサイド電極の接触構造 | |
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH0550129B2 (ja) | ||
| JP3023189B2 (ja) | 半導体装置の製造方法 | |
| JPH0322694B2 (ja) | ||
| JPS62154784A (ja) | 半導体装置 | |
| JPH0227769A (ja) | 半導体装置 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JP2675076B2 (ja) | 半導体装置の製造方法 | |
| JPH0418693B2 (ja) | ||
| JPS61156837A (ja) | 半導体装置の製造方法 | |
| JPH0536911A (ja) | ３次元回路素子およびその製造方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JPH03187226A (ja) | 半導体装置の製造方法 | |
| JPH0461324A (ja) | 選択気相成長法 | |
| JPS58166739A (ja) | 半導体装置とその製造法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPH10321635A (ja) | 半導体装置及びその製造方法 | |
| JPH0349230A (ja) | 半導体装置とその製造方法 | |
| JPS63301556A (ja) | Ｂｉ−ＣＭＯＳ半導体装置 | |
| JPH03184348A (ja) | 電極の形成方法 | |
| JPS61224415A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |