JPH01255220A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01255220A JPH01255220A JP8384088A JP8384088A JPH01255220A JP H01255220 A JPH01255220 A JP H01255220A JP 8384088 A JP8384088 A JP 8384088A JP 8384088 A JP8384088 A JP 8384088A JP H01255220 A JPH01255220 A JP H01255220A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- wiring
- contact
- contact windows
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 15
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 28
- 239000011261 inert gas Substances 0.000 claims description 5
- 239000007790 solid phase Substances 0.000 abstract description 13
- 150000002500 ions Chemical class 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 3
- 229910021364 Al-Si alloy Inorganic materials 0.000 abstract 2
- 238000004544 sputter deposition Methods 0.000 abstract 1
- 229910045601 alloy Inorganic materials 0.000 description 23
- 239000000956 alloy Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 239000006104 solid solution Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- -1 argon ions Chemical class 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000003746 solid phase reaction Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
半導体装置の製造方法、特にシリコン基体へのシリコン
を含むアルミニウム合金配線の接続方法に関し、 僅かな工程増で、Ｓｔの固相エピタキシャル成長による
コンタクト抵抗の増大を抑え、且つ配線の信鎖性低下を
も防止した配線の形成手段の提供を目的とし、 半導体基体上の絶縁膜にコンタクト窓を形成した後、該
コンタクト窓内に表出する半導体基体面に、その結晶性
を乱す濃度に不活性ガス原子をイオン注入し、しかる後
該コンタクト窓上にシリコンを含むアルミニウム合金よ
りなる金属配線層を形成する工程を含んで構成する。
を含むアルミニウム合金配線の接続方法に関し、 僅かな工程増で、Ｓｔの固相エピタキシャル成長による
コンタクト抵抗の増大を抑え、且つ配線の信鎖性低下を
も防止した配線の形成手段の提供を目的とし、 半導体基体上の絶縁膜にコンタクト窓を形成した後、該
コンタクト窓内に表出する半導体基体面に、その結晶性
を乱す濃度に不活性ガス原子をイオン注入し、しかる後
該コンタクト窓上にシリコンを含むアルミニウム合金よ
りなる金属配線層を形成する工程を含んで構成する。
本発明は半導体装置の製造方法、特にシリコン基体への
シリコン（Ｓｔ）を含むアルミニウム（ＡＩ）合金配線
の接続方法に関する。
シリコン（Ｓｔ）を含むアルミニウム（ＡＩ）合金配線
の接続方法に関する。
半導体ｒｃの金属配線には従来からＡＩが主として用い
られているが、半導体ＩＣの高集積化が進み、これに伴
って例えばソース・ドレイン領域等の不純物拡散領域の
接合が浅（形成されるようになって、配線形成後に経過
する熱処理工程においてＡＩとＳｉとの固溶反応によっ
てＡｌ−５ｔの境界面が基板側に移動して不純物拡散領
域の接合が破壊される現象を防止するために、配線材料
としてＡＩ中に過飽和にＳｋを含有せしめて配線とＳｉ
基体との固溶反応を抑制したＡｌ−３ｉ（１〜２％）合
金が近時広く用いられ始めている。
られているが、半導体ＩＣの高集積化が進み、これに伴
って例えばソース・ドレイン領域等の不純物拡散領域の
接合が浅（形成されるようになって、配線形成後に経過
する熱処理工程においてＡＩとＳｉとの固溶反応によっ
てＡｌ−５ｔの境界面が基板側に移動して不純物拡散領
域の接合が破壊される現象を防止するために、配線材料
としてＡＩ中に過飽和にＳｋを含有せしめて配線とＳｉ
基体との固溶反応を抑制したＡｌ−３ｉ（１〜２％）合
金が近時広く用いられ始めている。
しかし該Ａｌ−５ｔ合金配線においては前記のようにＳ
ｉが過飽和に含まれているために、加熱冷却工程を経た
際、該Ａｌ−５ｉ合金配線とＳｉ基体との界面に、上記
過飽和のＳｉが高抵抗或いはＡＩがドープされてｐ型化
された状態でエピタキシャル成長する性質があって、特
に高集積化に伴ってコンタクト窓が微細化された際には
、第３図に示すように、上記エピタキシャル成長したＳ
１結晶５５がコンタクト窓５３内に表出するＳｉ基体５
１面を高い比率で覆って、該Ａｌ−３ｉ配線５４のコン
タクト抵抗が増大し、該半導体ｔＣ等の性能が損なわれ
るという問題が生ずる。なお５２は絶縁膜を示す。
ｉが過飽和に含まれているために、加熱冷却工程を経た
際、該Ａｌ−５ｉ合金配線とＳｉ基体との界面に、上記
過飽和のＳｉが高抵抗或いはＡＩがドープされてｐ型化
された状態でエピタキシャル成長する性質があって、特
に高集積化に伴ってコンタクト窓が微細化された際には
、第３図に示すように、上記エピタキシャル成長したＳ
１結晶５５がコンタクト窓５３内に表出するＳｉ基体５
１面を高い比率で覆って、該Ａｌ−３ｉ配線５４のコン
タクト抵抗が増大し、該半導体ｔＣ等の性能が損なわれ
るという問題が生ずる。なお５２は絶縁膜を示す。
そこで、コンタクト部におけるＳｉの固相エピタキシャ
ル成長を防止して低抵抗な接続が得られる、シリコン基
体とＡｌ−５ｉ合金配線との接続方法が望まれる。
ル成長を防止して低抵抗な接続が得られる、シリコン基
体とＡｌ−５ｉ合金配線との接続方法が望まれる。
〔従来の技術〕
上記配線コンタクト部におけるＳｉの固相エピタキシャ
ル成長を防止するために、従来種々な手段が提案されて
おり、実用化されている第１の従来例として、第４図に
示すように、Ａｌ−５ｉ合金配線５４と該配線が接続す
るＳｉ基体５１面との間にタングステンシリサイド（Ｗ
Ｓｉｚ）やチタンシリサイド（ＴｉＳｉｚ）等の高融点
金属シリサイド層５６を介在せしめた構造が提案されて
いる。
ル成長を防止するために、従来種々な手段が提案されて
おり、実用化されている第１の従来例として、第４図に
示すように、Ａｌ−５ｉ合金配線５４と該配線が接続す
るＳｉ基体５１面との間にタングステンシリサイド（Ｗ
Ｓｉｚ）やチタンシリサイド（ＴｉＳｉｚ）等の高融点
金属シリサイド層５６を介在せしめた構造が提案されて
いる。
しかしこの構造においては、Ａｌ−５ｉ合金配線５４の
下部全域に高融点金属シリサイド層５６が配設されるた
め、配線形成後に加わる熱処理によってシリサイド中に
含まれるＳｉがＡｌ−５ｉ合金配線５４中に多量に固溶
し、該固溶したＳｔが冷却時に該ＡＩ −５ｉ合金配線
５４中に高抵抗を有する大きな結晶粒５７となって析出
して部分的に配線の実効断面を縮小させ、エレクトロマ
イグレーションによる配線劣化を生ぜしめるという問題
がある。
下部全域に高融点金属シリサイド層５６が配設されるた
め、配線形成後に加わる熱処理によってシリサイド中に
含まれるＳｉがＡｌ−５ｉ合金配線５４中に多量に固溶
し、該固溶したＳｔが冷却時に該ＡＩ −５ｉ合金配線
５４中に高抵抗を有する大きな結晶粒５７となって析出
して部分的に配線の実効断面を縮小させ、エレクトロマ
イグレーションによる配線劣化を生ぜしめるという問題
がある。
また実用化されている第２の従来例としては、第５図に
示すように、配線コンタクト部を含む＾１−Ｓｉ合金配
線５４の下部全域にＴｉ層５９とＴｉＮ層６層上０積層
膜を配設する構造があるが、この構造にはＴｉ層５９及
びＴｉＮ層６層上０バツタ工程が加わり、且つＴｉ層５
９及びＴｉＮ層６層上０ターニングが困難なことによっ
て生産性が非常に悪くなるという問題がある。
示すように、配線コンタクト部を含む＾１−Ｓｉ合金配
線５４の下部全域にＴｉ層５９とＴｉＮ層６層上０積層
膜を配設する構造があるが、この構造にはＴｉ層５９及
びＴｉＮ層６層上０バツタ工程が加わり、且つＴｉ層５
９及びＴｉＮ層６層上０ターニングが困難なことによっ
て生産性が非常に悪くなるという問題がある。
本発明が解決しようとする課題は、Ｓｉの固相エピタキ
シャル成長によって配線のコンタクト抵抗が増大するの
を防止するために、Ａｌ−３ｉ合金配線の下部に高融点
金属シリサイドを設ける従来構造においては、上記のよ
うにシリサイドから固溶し析出するＳｉ結晶粒による実
効断面積の減少から、エレクトロマイグレーションの発
生を容易にして配線の信頼性低下を招き、また配線の下
部にＴｉ層＋ＴｉＮ層を配設する従来構造においては、
膜形成工程の増及び該Ｔｉ層＋ＴｉＮ層のパターニング
の困難性から、生産性の低下を招くという問題があった
。
シャル成長によって配線のコンタクト抵抗が増大するの
を防止するために、Ａｌ−３ｉ合金配線の下部に高融点
金属シリサイドを設ける従来構造においては、上記のよ
うにシリサイドから固溶し析出するＳｉ結晶粒による実
効断面積の減少から、エレクトロマイグレーションの発
生を容易にして配線の信頼性低下を招き、また配線の下
部にＴｉ層＋ＴｉＮ層を配設する従来構造においては、
膜形成工程の増及び該Ｔｉ層＋ＴｉＮ層のパターニング
の困難性から、生産性の低下を招くという問題があった
。
そこで本発明は、簡単な工程で、Ｓｉの固相エピタキシ
ャル成長によるコンタクト抵抗の増大を抑え、且つ配線
の信鎖性低下をも防止した配線の形成手段を含む半導体
装置の製造方法を提供することを目的とする。
ャル成長によるコンタクト抵抗の増大を抑え、且つ配線
の信鎖性低下をも防止した配線の形成手段を含む半導体
装置の製造方法を提供することを目的とする。
上記課題は、配線材料にシリコンを含むアルミニウム合
金を用いる半導体装置の製造方法において、半導体基体
上の絶縁膜にコンタクト窓を形成した後、該コンタクト
窓内に表出する半導体基体面に、その結晶性を乱す濃度
に不活性ガス原子をイオン注入し、しかる後該コンタク
ト窓上にシリコンを含むアルミニウム合金よりなる金属
配線層を形成する工程を有する本発明による半導体装置
の製造方法によって解決される。
金を用いる半導体装置の製造方法において、半導体基体
上の絶縁膜にコンタクト窓を形成した後、該コンタクト
窓内に表出する半導体基体面に、その結晶性を乱す濃度
に不活性ガス原子をイオン注入し、しかる後該コンタク
ト窓上にシリコンを含むアルミニウム合金よりなる金属
配線層を形成する工程を有する本発明による半導体装置
の製造方法によって解決される。
〔作 用〕
即ち本発明においては、Ｓｉの固相エピタキシャル成長
において、エピタキシャルｂ 結晶性をそのまま拾って成長するので、基体面に欠陥、
汚染等がない程、成長が活発に行われ、欠陥等が多量に
存在する際にはその成長が大幅に遅れるという性質があ
る。
において、エピタキシャルｂ 結晶性をそのまま拾って成長するので、基体面に欠陥、
汚染等がない程、成長が活発に行われ、欠陥等が多量に
存在する際にはその成長が大幅に遅れるという性質があ
る。
そこで本発明においては、コンタクト窓部に表出するｓ
ｉ、１体面に高濃度に不活性ガス原子をイオン注入する
ことによって該配線コンタクト面の結晶性を乱し、これ
によって該配線コンタクト窓上に形成したＡｌ−５ｉ合
金配線中から該コンタクト窓内に表出するＳｉ基体上へ
のＳｉのエピタキシャル成長を大幅に遅らせる。
ｉ、１体面に高濃度に不活性ガス原子をイオン注入する
ことによって該配線コンタクト面の結晶性を乱し、これ
によって該配線コンタクト窓上に形成したＡｌ−５ｉ合
金配線中から該コンタクト窓内に表出するＳｉ基体上へ
のＳｉのエピタキシャル成長を大幅に遅らせる。
これによって配線形成後の熱処理工程においてＡｌ−５
ｉ配線とＳｔ基体とのコンタクト部に固相エピタキシャ
ル成長する高抵抗若しくはｐ型のＳｉ結晶の量は大幅に
減少して、該配線のコンタクト抵抗は減少する。
ｉ配線とＳｔ基体とのコンタクト部に固相エピタキシャ
ル成長する高抵抗若しくはｐ型のＳｉ結晶の量は大幅に
減少して、該配線のコンタクト抵抗は減少する。
以下本発明を、図示実施例により具体的に説明する。
第１図（ａ）〜（ｅ）は本発明の方法の一実施例の工程
断面図で、第２図はＳｉの固相エピタキシャル成長の遅
延効果を示す図である。
断面図で、第２図はＳｉの固相エピタキシャル成長の遅
延効果を示す図である。
全図を通じ同一対象物は同一符合で示す。
第１図（ａｌ参照
本発明の方法を用いて例えばｎチャネル型ＭＯ３半導体
装置を形成するに際しては、ｐ〜型Ｓｉｇ仮１に、通常
通りＳｉ基板１面の表出する素子形成右頁域２を画定す
るフィールド酸化膜３及びその下部のｐ型チャネルスト
ッパ４が形成されてなる被処理基板を用い、通常通り熱
酸化によりゲート酸化膜５を形成し、気相成長、バター
ニング工程を経て該ゲート酸化膜上に例えばポリＳｉよ
りなるゲート電極６を形成し、該ゲート電極６をマスク
にしゲート酸化膜５を通してソース・ドレイン領域形成
用の砒素（Ａｓ）を高濃度にイオン注入する。
装置を形成するに際しては、ｐ〜型Ｓｉｇ仮１に、通常
通りＳｉ基板１面の表出する素子形成右頁域２を画定す
るフィールド酸化膜３及びその下部のｐ型チャネルスト
ッパ４が形成されてなる被処理基板を用い、通常通り熱
酸化によりゲート酸化膜５を形成し、気相成長、バター
ニング工程を経て該ゲート酸化膜上に例えばポリＳｉよ
りなるゲート電極６を形成し、該ゲート電極６をマスク
にしゲート酸化膜５を通してソース・ドレイン領域形成
用の砒素（Ａｓ）を高濃度にイオン注入する。
１０７及び１０８はＡｓ注入領域を示す。
第１図（ｂｌ参照
次いで通常通り熱酸化によりＳｉ表出面上に不純物ブロ
ック用酸化膜９を形成した後、通常通りＣＶＤ法により
該被処理基板上に燐珪酸ガラス（ＰＳＧ）よりなる絶縁
膜１０を形成し、次いで通常のドライ・エツチング手段
により該ＰＳＧ絶縁膜１０及び不純物ブロック用酸化膜
９を貫通して前記＾Ｓ注入領域１０７及び１０８面を表
出するコンタクト窓１１及び１２を形成し、次いで通常
通りｐｓｃ絶縁膜１０のリフロー処理を行ってコンタク
ト窓１１．１２の開口部を斜面上になだらかに形成する
。このリフローに際しての熱処理により前記Ａｓ注入領
域１０７及び１０８は活性化してｎ゛゛ソース領域７及
びｎ゛型トドレイン領域８形成される。
ック用酸化膜９を形成した後、通常通りＣＶＤ法により
該被処理基板上に燐珪酸ガラス（ＰＳＧ）よりなる絶縁
膜１０を形成し、次いで通常のドライ・エツチング手段
により該ＰＳＧ絶縁膜１０及び不純物ブロック用酸化膜
９を貫通して前記＾Ｓ注入領域１０７及び１０８面を表
出するコンタクト窓１１及び１２を形成し、次いで通常
通りｐｓｃ絶縁膜１０のリフロー処理を行ってコンタク
ト窓１１．１２の開口部を斜面上になだらかに形成する
。このリフローに際しての熱処理により前記Ａｓ注入領
域１０７及び１０８は活性化してｎ゛゛ソース領域７及
びｎ゛型トドレイン領域８形成される。
以上は従来と同様の工程である。
第１図（Ｃ）参照
次いで本発明の方法においては、コンタクト窓１１及び
１２を介してソース領域７及びドレイン領域８の表面部
にアルゴン（Ａｒ）原子を結晶性を乱す程度の高濃度に
イオン注入する。
１２を介してソース領域７及びドレイン領域８の表面部
にアルゴン（Ａｒ）原子を結晶性を乱す程度の高濃度に
イオン注入する。
この注入条件としては、ドーズ１５Ｘ１０１３〜ｌＸ１
０Ｉ６ｃ＋ｉ−”、注入エネルギー３０〜１００ Ｋｅ
Ｖ程度が適当である。
０Ｉ６ｃ＋ｉ−”、注入エネルギー３０〜１００ Ｋｅ
Ｖ程度が適当である。
なお図中、Ａｒ”はアルゴンイオン、１３は計°注入に
よって結晶性が乱された層（格子不整層）を示す。
よって結晶性が乱された層（格子不整層）を示す。
第１図（ｄ）参照
次いで従来通り上記被処理基板上にスパッタ法により厚
さ１μｍ程度のＳｉを含むＡＩ −３ｉ合金膜例えば１
〜２％のＳｉを含むＡｌ−３ｉ（１〜２％）合金膜を形
成し、通常の方法でパターニングを行い前記コンタクト
窓１１及び１２上にソース領域７及びドレイン領域８に
接するＡｌ−３ｔ（１〜２％）合金配線１４及び１５を
形成する。
さ１μｍ程度のＳｉを含むＡＩ −３ｉ合金膜例えば１
〜２％のＳｉを含むＡｌ−３ｉ（１〜２％）合金膜を形
成し、通常の方法でパターニングを行い前記コンタクト
窓１１及び１２上にソース領域７及びドレイン領域８に
接するＡｌ−３ｔ（１〜２％）合金配線１４及び１５を
形成する。
第１図ｔｅｌ参照
次いで上記Ａｌ−５ｉ（１〜２％）合金配線１４及び１
５が形成された被処理基板上にＣＶＯ法により、配線を
劣化せしめない４００〜４５０℃程度の温度テ、ＰＳＧ
等からなる被覆絶縁膜１６を形成し、本発明の方法を用
いたＭＯ３型半導体装置が完成する。
５が形成された被処理基板上にＣＶＯ法により、配線を
劣化せしめない４００〜４５０℃程度の温度テ、ＰＳＧ
等からなる被覆絶縁膜１６を形成し、本発明の方法を用
いたＭＯ３型半導体装置が完成する。
なお本発明の方法においては上記実施例に示すようにコ
ンタクト窓１１及び１２内に表出するソース領域７及び
ドレイン領域８の表面部には前記格子不整層１３が形成
されているので、上記被覆絶縁膜１６形成の際の熱処理
において、該ソース領域７及びドレイン領域８の上記Ａ
ｌ−３ｔ合金配線１４及び１５との接触面上へのＳｉの
固相エピタキシャル成長は大幅に遅延し、コンタクト窓
１１及び１２に接する狭い微小幅の領域にしか前述した
高抵抗或いはｐ型のＳｉ結晶は成長しない。従って、Ａ
Ｉ −Ｓｔ合金配線１４及び１５とソース領域７及びド
レイン領域８とのコンタクト抵抗は低い値に保たれる。
ンタクト窓１１及び１２内に表出するソース領域７及び
ドレイン領域８の表面部には前記格子不整層１３が形成
されているので、上記被覆絶縁膜１６形成の際の熱処理
において、該ソース領域７及びドレイン領域８の上記Ａ
ｌ−３ｔ合金配線１４及び１５との接触面上へのＳｉの
固相エピタキシャル成長は大幅に遅延し、コンタクト窓
１１及び１２に接する狭い微小幅の領域にしか前述した
高抵抗或いはｐ型のＳｉ結晶は成長しない。従って、Ａ
Ｉ −Ｓｔ合金配線１４及び１５とソース領域７及びド
レイン領域８とのコンタクト抵抗は低い値に保たれる。
上記固相エピタキシャル成長の遅延効果を、実験的に、
結晶性の優れたＳｉ面にＡｌ−５ｔ（１〜２％）合金が
直に接する場合Ｔａ）と、本発明の方法による場合（ｂ
）とを、＾１−Ｓｉ合金層を選択的にエツチング除去し
た後のコンタクト窓部のＳＥＭ観察像によって比較して
示したのが第２図である。なおコンタクト窓の径は１．
４ μｍ、熱処理条件は５００℃、２時間である。
結晶性の優れたＳｉ面にＡｌ−５ｔ（１〜２％）合金が
直に接する場合Ｔａ）と、本発明の方法による場合（ｂ
）とを、＾１−Ｓｉ合金層を選択的にエツチング除去し
た後のコンタクト窓部のＳＥＭ観察像によって比較して
示したのが第２図である。なおコンタクト窓の径は１．
４ μｍ、熱処理条件は５００℃、２時間である。
この図に示されるように結晶性の優れたＳｉ面において
はコンタクト窓Ｈを殆ど覆うようにエピタキシャルＳｔ
層Ｓｉ、、１が成長しているのに対し、本発明に係る方
法によればコンタクト窓Ｈの内面に沿った０、１μｍ以
下程度の微小幅め領域にしかエピタキシャル５ｉＮＳｉ
ｅｐｉの成長は認められず、本発明による効果は顕著で
ある。
はコンタクト窓Ｈを殆ど覆うようにエピタキシャルＳｔ
層Ｓｉ、、１が成長しているのに対し、本発明に係る方
法によればコンタクト窓Ｈの内面に沿った０、１μｍ以
下程度の微小幅め領域にしかエピタキシャル５ｉＮＳｉ
ｅｐｉの成長は認められず、本発明による効果は顕著で
ある。
以上本発明の方法においては、ＡＩ −５ｔ合金配線と
Ｓｉ５体とのコンタクト部におけるＳｔの固相エピタキ
シャル成長を抑えてコンタクト抵抗の減少を図ることが
でき、且つ上記効果を得るために、＾ｒ原子のイオン注
入工程が追加されるのみで、大幅な工程増による生産性
の低下は生じない。またＳｉの固相エピタキシャル成長
を防止するためにＡｌ−５ｔ合金配線の下部に該配線と
固相反応を起こすような他の導電体層が形成されないの
でＡｌ−５ｔ合金配線の信頼性が確保される。
Ｓｉ５体とのコンタクト部におけるＳｔの固相エピタキ
シャル成長を抑えてコンタクト抵抗の減少を図ることが
でき、且つ上記効果を得るために、＾ｒ原子のイオン注
入工程が追加されるのみで、大幅な工程増による生産性
の低下は生じない。またＳｉの固相エピタキシャル成長
を防止するためにＡｌ−５ｔ合金配線の下部に該配線と
固相反応を起こすような他の導電体層が形成されないの
でＡｌ−５ｔ合金配線の信頼性が確保される。
なお格子不整層を形成し、同様の効果を得るために用い
るイオン注入物質は、上記静原子以外の不活性ガス原子
であってもよい。
るイオン注入物質は、上記静原子以外の不活性ガス原子
であってもよい。
以上説明のように本発明の方法によれば、大幅な工程増
を伴わず、且つＡＩ −５ｔ合金配線の信頼性を損なわ
ずに、Ａｌ−５ｔ合金配線のＳｉ基体に対するコンタク
ト抵抗を減少せしめることができる。
を伴わず、且つＡＩ −５ｔ合金配線の信頼性を損なわ
ずに、Ａｌ−５ｔ合金配線のＳｉ基体に対するコンタク
ト抵抗を減少せしめることができる。
従って本発明によれば、ＬＳＩ等高集積化される半導体
ＩＣの性能を向上することができる。
ＩＣの性能を向上することができる。
第１図ｆａ）〜（ｅ）は本発明の方法の一実施例の工程
第４図は第１の従来例の模式側断面図、第５図は第２の
従来例の模式側断面図 である。 図において、 ｌはｐ＝型Ｓｉ基板、 ２は素子形成領域、 ３はフィールド酸化膜、 ４はｐ型チャネルストッパ、 ５はゲート酸化膜、 ６はゲート電極、 ７はｎ“型ソース領域、 ８はｎ０型ドレイン領域、 ９は不純物ブロック用酸化膜、 １０はｌ’ｓＧ絶縁膜、 １１．１２はコンタクト窓、 １３は格子不整層、 １４．１５は＾Ｉ −３ｔ合金配線、 １６は被覆絶縁膜 を示す。 第 １図（佃１） 直に接する填含 （ρ）（ｂ）
第４図は第１の従来例の模式側断面図、第５図は第２の
従来例の模式側断面図 である。 図において、 ｌはｐ＝型Ｓｉ基板、 ２は素子形成領域、 ３はフィールド酸化膜、 ４はｐ型チャネルストッパ、 ５はゲート酸化膜、 ６はゲート電極、 ７はｎ“型ソース領域、 ８はｎ０型ドレイン領域、 ９は不純物ブロック用酸化膜、 １０はｌ’ｓＧ絶縁膜、 １１．１２はコンタクト窓、 １３は格子不整層、 １４．１５は＾Ｉ −３ｔ合金配線、 １６は被覆絶縁膜 を示す。 第 １図（佃１） 直に接する填含 （ρ）（ｂ）
Claims (1)
- 【特許請求の範囲】 配線材料にシリコンを含むアルミニウム合金を用いる
半導体装置の製造方法において、 半導体基体上の絶縁膜にコンタクト窓を形成した後、 該コンタクト窓内に表出する半導体基体面に、その結晶
性を乱す濃度に不活性ガス原子をイオン注入し、 しかる後該コンタクト窓上にシリコンを含むアルミニウ
ム合金よりなる金属配線層を形成する工程を有すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8384088A JPH01255220A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8384088A JPH01255220A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255220A true JPH01255220A (ja) | 1989-10-12 |
Family
ID=13813903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8384088A Pending JPH01255220A (ja) | 1988-04-05 | 1988-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255220A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5789310A (en) * | 1996-12-10 | 1998-08-04 | Advanced Micro Devices, Inc. | Method of forming shallow junctions by entrapment of interstitial atoms |
-
1988
- 1988-04-05 JP JP8384088A patent/JPH01255220A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585286A (en) * | 1995-08-31 | 1996-12-17 | Lsi Logic Corporation | Implantation of a semiconductor substrate with controlled amount of noble gas ions to reduce channeling and/or diffusion of a boron dopant subsequently implanted into the substrate to form P- LDD region of a PMOS device |
| US5789310A (en) * | 1996-12-10 | 1998-08-04 | Advanced Micro Devices, Inc. | Method of forming shallow junctions by entrapment of interstitial atoms |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523055B2 (ja) | ||
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JPS61133646A (ja) | 半導体装置の製造方法 | |
| EP0537351A1 (en) | Electronic device provided with metal fluoride film | |
| JPS61144872A (ja) | 半導体装置 | |
| JPH01255220A (ja) | 半導体装置の製造方法 | |
| JPH0296374A (ja) | 半導体装置およびその製造方法 | |
| JPS59197162A (ja) | 半導体装置 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| JPS61224435A (ja) | 半導体装置 | |
| JP3076243B2 (ja) | 半導体装置および該半導体装置の製造方法 | |
| JPH0795539B2 (ja) | 集積回路およびその製法 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0330474A (ja) | シリコン半導体装置 | |
| JPH0287671A (ja) | 耐高温性のショットキ接触を含む半導体デバイス | |
| JPS59123228A (ja) | 半導体装置の製造方法 | |
| JPH02235372A (ja) | 半導体装置とその製造方法 | |
| JPS59177926A (ja) | 半導体装置の製造方法 | |
| JPH01166556A (ja) | ｎ型ＧａＡｓオーム性電極およびその形成方法 | |
| JPS61225838A (ja) | 電極配線の形成方法 | |
| JP2650972B2 (ja) | 半導体装置の製造方法 | |
| JPS6276518A (ja) | 半導体装置の製造方法 | |
| JP2754653B2 (ja) | アルミニウム配線形成方法 | |
| JPS62143422A (ja) | 半導体装置の製造方法 |