JPH0330474A - シリコン半導体装置 - Google Patents
シリコン半導体装置Info
- Publication number
- JPH0330474A JPH0330474A JP16756089A JP16756089A JPH0330474A JP H0330474 A JPH0330474 A JP H0330474A JP 16756089 A JP16756089 A JP 16756089A JP 16756089 A JP16756089 A JP 16756089A JP H0330474 A JPH0330474 A JP H0330474A
- Authority
- JP
- Japan
- Prior art keywords
- plane
- contact
- silicon
- single crystal
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 31
- 239000010703 silicon Substances 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010409 thin film Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 abstract description 12
- 238000005530 etching Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 229910000676 Si alloy Inorganic materials 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000813 microbial effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、バイポーラトランジスタやＭＯＳ）ランジス
タ等を含むシリコン半導体装置に関する。
タ等を含むシリコン半導体装置に関する。
（１１１）面を主■ｊとするシリコン基板上には、（１
１１）面方位を有するアルミニウム薄膜がエピタキシャ
ル成長することが知られている。その様なｙＩ造は、５
００℃程度の熱処理を受けても界面は安定で、相互拡散
が生じないことが知られている。従って、その様な構造
は、バイポーラトランジスタ等の電極として極めて望ま
しいものである。
１１）面方位を有するアルミニウム薄膜がエピタキシャ
ル成長することが知られている。その様なｙＩ造は、５
００℃程度の熱処理を受けても界面は安定で、相互拡散
が生じないことが知られている。従って、その様な構造
は、バイポーラトランジスタ等の電極として極めて望ま
しいものである。
しかしながら、ＭＯ３型電界効果トランジスタ等の場合
では、通常（１００）面を主面とするシリコン単結晶基
板が用いられているため、コンタクト部全面において、
アルミニウム単結晶を成長させることができない。その
ため、コンタクト部の電極金属としては多結晶のアルミ
ニウム・シリコン合金を使用せざるを得なかった。アル
ミニウム・シリコン合金をコンタクト電極材料として用
いる場合には、シリコンの析出によるコンタクト抵抗値
の増加が重大な問題となっていた。
では、通常（１００）面を主面とするシリコン単結晶基
板が用いられているため、コンタクト部全面において、
アルミニウム単結晶を成長させることができない。その
ため、コンタクト部の電極金属としては多結晶のアルミ
ニウム・シリコン合金を使用せざるを得なかった。アル
ミニウム・シリコン合金をコンタクト電極材料として用
いる場合には、シリコンの析出によるコンタクト抵抗値
の増加が重大な問題となっていた。
本発明の目的は、純アルミニウムをコンタクト反び配線
に用いてもシリコンの析出による・コンタクト抵抗の増
大を沼かないシリコン半導体装置を提供することにある
。
に用いてもシリコンの析出による・コンタクト抵抗の増
大を沼かないシリコン半導体装置を提供することにある
。
本発明のシリコン半導体装置は、主面が（１１１）菌量
外の結晶面よりなるシリコン単結晶基板に形成された（
１１１）面に上に形成された単結晶アルミニウム薄膜に
よりコンタクトを設けたことを特徴とする。
外の結晶面よりなるシリコン単結晶基板に形成された（
１１１）面に上に形成された単結晶アルミニウム薄膜に
よりコンタクトを設けたことを特徴とする。
本発明によるシリコン半導体装置においては、アルミニ
ウムのコンタクト電極は、（ｉｔｉ＞面を主面とするシ
リコン基板上にエピタキシャル成長しているので、高い
耐熱性を有し、５００℃程度の熱処理によっても変化し
ない。
ウムのコンタクト電極は、（ｉｔｉ＞面を主面とするシ
リコン基板上にエピタキシャル成長しているので、高い
耐熱性を有し、５００℃程度の熱処理によっても変化し
ない。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例の製造方
法を説明するための工程順に示した断面図である。
法を説明するための工程順に示した断面図である。
まず、第１図（ａ）に示すように、通常の方法により主
面が（１００）のＰ型シリコン基板１にフィールド酸化
膜２、ゲート酸化膜３、ゲート電極４を設け、これをマ
スクにしてＮ型ソース・ドレイン領域を形成し、層間絶
縁膜６で覆い、ホトリソグラフィ技術を用いて、ソース
・ドレイン領域５の上の層間絶ｌ！膜６にコンタクト孔
７を形成する。
面が（１００）のＰ型シリコン基板１にフィールド酸化
膜２、ゲート酸化膜３、ゲート電極４を設け、これをマ
スクにしてＮ型ソース・ドレイン領域を形成し、層間絶
縁膜６で覆い、ホトリソグラフィ技術を用いて、ソース
・ドレイン領域５の上の層間絶ｌ！膜６にコンタクト孔
７を形成する。
次に、第１図ｂ）に示すように、（ｌ ｉ ｌ） ｉＩ
ｊのエツチング速度が（１００）面や（１１０）面より
小さい異方性エツチング液（例えば、エチレンジアミン
とピロカテコールの水溶液）を用いてコンタクト孔部の
シリコンの異方性エツチングを行ない、（ｌ ｌ １）
面８を露出させる。
ｊのエツチング速度が（１００）面や（１１０）面より
小さい異方性エツチング液（例えば、エチレンジアミン
とピロカテコールの水溶液）を用いてコンタクト孔部の
シリコンの異方性エツチングを行ない、（ｌ ｌ １）
面８を露出させる。
次に、第１図（Ｃ）に示すように、純アルミニウム配線
９を形成する。この際、アルミニウム配線９を形成する
ための純アルミニウムの膜のｉＨｌは、基板温度が３０
０℃程度で蒸着、スパッタリング、あるいはＣＶＤ法を
用いて行なうことにより、露出された（ｌ ｌ １）シ
リコン面上では、ｃｉ ｉ ｌ）面を有する純アルミニ
ウム膜をエピタキシャル成長させることができる。
９を形成する。この際、アルミニウム配線９を形成する
ための純アルミニウムの膜のｉＨｌは、基板温度が３０
０℃程度で蒸着、スパッタリング、あるいはＣＶＤ法を
用いて行なうことにより、露出された（ｌ ｌ １）シ
リコン面上では、ｃｉ ｉ ｌ）面を有する純アルミニ
ウム膜をエピタキシャル成長させることができる。
この様に、（Ｉｌｌ）シリコン面上にエピタキシャル成
長したアルミニウムとシリコンとの界面は、熱的に極め
て安定で、４５０’Ｃ程度の熱処理を行なってもシリコ
ンとアルミニウムとの合金化反応は生じない。
長したアルミニウムとシリコンとの界面は、熱的に極め
て安定で、４５０’Ｃ程度の熱処理を行なってもシリコ
ンとアルミニウムとの合金化反応は生じない。
第２図は本発明の第２の実施例の断面図である。
この実施例においては、ソース・ドレイン領域５ａの接
合位置は、コンタクト孔直下部で露出された（１１１）
シリコン表面とほぼ平行になっている。この様な構造は
、コンタクト孔部で（Ｉｌｌ）シリコン面を露出させた
後、コンタクト孔から不純物のイオン注入を行なうこと
により実現される。
合位置は、コンタクト孔直下部で露出された（１１１）
シリコン表面とほぼ平行になっている。この様な構造は
、コンタクト孔部で（Ｉｌｌ）シリコン面を露出させた
後、コンタクト孔から不純物のイオン注入を行なうこと
により実現される。
この構造においては、ソース・ドレイン領域５ａの接合
が浅い場合や、コンタクト孔が大きい場合でも、シリコ
ンの異方性エツチングより（ｉｌｌ）面を露出した際に
、（１１１）シリコン面の交点が接合深さより深くなる
という可能性がなくなる。
が浅い場合や、コンタクト孔が大きい場合でも、シリコ
ンの異方性エツチングより（ｉｌｌ）面を露出した際に
、（１１１）シリコン面の交点が接合深さより深くなる
という可能性がなくなる。
上記実施例においては、アルミニウム配線として純アル
ミニウドを用いたが、アルミニウム中に固溶度程度の銅
やパラジウム等の他の不純物を含有するアルミニウム合
金を用いることもできる。
ミニウドを用いたが、アルミニウム中に固溶度程度の銅
やパラジウム等の他の不純物を含有するアルミニウム合
金を用いることもできる。
さらに、上記実施例においては、ＭＯ５型電界効果トラ
ンジスタのソース・ドレイン電極への応用について説明
したが、バイポーラトランジスタ等の他のシリコン半導
体装置におけるアルミニウム系電極とシリコンとのオー
ミックコンタクトやショットキバリヤコンタクトに適用
できることは明らかである。
ンジスタのソース・ドレイン電極への応用について説明
したが、バイポーラトランジスタ等の他のシリコン半導
体装置におけるアルミニウム系電極とシリコンとのオー
ミックコンタクトやショットキバリヤコンタクトに適用
できることは明らかである。
以上説明した様に、本発明によれば、シリコンを含まな
いアルミニウムを用いても耐熱性に優れたアルミニウム
とシリコンとのコンタクトを有するシリコン半導体装置
を実現することができるという効果が得られる。
いアルミニウムを用いても耐熱性に優れたアルミニウム
とシリコンとのコンタクトを有するシリコン半導体装置
を実現することができるという効果が得られる。
第１図（ａ）〜（Ｃ）は本発明の第１の実施例の製造方
法を説明するための工程順に示した断面図、第２図は本
発明の第２の実施例の断面図である。 ｌ・・・・・・Ｐ型シリコンＭＬ ２・・・・・・フィ
ールド酸化膜、３・・・・・・ゲート酸化膜、４・・・
・・・ゲート電極、５．５ａ・・・・・・Ｎ型ソース・
ドレインＳＮ域、６・・・・・・層間絶縁膜、 ７ ・・・・・コンタク ト孔、 ８・・・・・・（１１１） 面、 ９・・・・・・アルミニウム配線。
法を説明するための工程順に示した断面図、第２図は本
発明の第２の実施例の断面図である。 ｌ・・・・・・Ｐ型シリコンＭＬ ２・・・・・・フィ
ールド酸化膜、３・・・・・・ゲート酸化膜、４・・・
・・・ゲート電極、５．５ａ・・・・・・Ｎ型ソース・
ドレインＳＮ域、６・・・・・・層間絶縁膜、 ７ ・・・・・コンタク ト孔、 ８・・・・・・（１１１） 面、 ９・・・・・・アルミニウム配線。
Claims (1)
- 主面が（１１１）以外の結晶面よりなるシリコン単結晶
基板に形成された（１１１）面上に形成された単結晶ア
ルミニウム薄膜によりコンタクトを設けたことを特徴と
するシリコン半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16756089A JPH0330474A (ja) | 1989-06-28 | 1989-06-28 | シリコン半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16756089A JPH0330474A (ja) | 1989-06-28 | 1989-06-28 | シリコン半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0330474A true JPH0330474A (ja) | 1991-02-08 |
Family
ID=15851992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16756089A Pending JPH0330474A (ja) | 1989-06-28 | 1989-06-28 | シリコン半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0330474A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5262361A (en) * | 1992-01-07 | 1993-11-16 | Texas Instruments Incorporated | Via filling by single crystal aluminum |
| US5541454A (en) * | 1990-05-31 | 1996-07-30 | Canon Kabushiki Kaisha | Semiconductor device containing electrostatic capacitive element and method for manufacturing same |
-
1989
- 1989-06-28 JP JP16756089A patent/JPH0330474A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5541454A (en) * | 1990-05-31 | 1996-07-30 | Canon Kabushiki Kaisha | Semiconductor device containing electrostatic capacitive element and method for manufacturing same |
| US5262361A (en) * | 1992-01-07 | 1993-11-16 | Texas Instruments Incorporated | Via filling by single crystal aluminum |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4458410A (en) | Method of forming electrode of semiconductor device | |
| JP3483581B2 (ja) | 半導体装置 | |
| KR20020058271A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| EP0111706B1 (en) | Sidewall isolation for gate of field effect transistor and process for the formation thereof | |
| JPS61234041A (ja) | 半導体装置及びその製造方法 | |
| JP2001185507A (ja) | 半導体装置及びその製造方法 | |
| JPH0330474A (ja) | シリコン半導体装置 | |
| JPH04225568A (ja) | 半導体装置のコンタクト構造及びその製造方法 | |
| JPH10284437A (ja) | 半導体装置の金属配線層形成方法 | |
| JPS58123724A (ja) | 半導体装置 | |
| JPH0620944A (ja) | 半導体装置及びその製造方法 | |
| JPH0233924A (ja) | 半導体装置 | |
| JPS61224435A (ja) | 半導体装置 | |
| JPH01255220A (ja) | 半導体装置の製造方法 | |
| JPS61214542A (ja) | 半導体装置の製造方法 | |
| JPS63196075A (ja) | Ｍｉｓ半導体装置の製造方法 | |
| JPH0728024B2 (ja) | 炭化けい素を用いた半導体素子 | |
| JPS6386514A (ja) | 半導体装置の製造方法 | |
| JPS6318348B2 (ja) | ||
| JP3352998B2 (ja) | 半導体装置の作製方法 | |
| JP3390731B2 (ja) | 半導体装置 | |
| JPS62159468A (ja) | 半導体装置 | |
| KR940005708B1 (ko) | 반도체집적회로용 금속배선의 제조방법 | |
| JPS6032349B2 (ja) | 半導体装置の製造方法 |