JP2000058836A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000058836A JP2000058836A JP10220299A JP22029998A JP2000058836A JP 2000058836 A JP2000058836 A JP 2000058836A JP 10220299 A JP10220299 A JP 10220299A JP 22029998 A JP22029998 A JP 22029998A JP 2000058836 A JP2000058836 A JP 2000058836A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hydrogen
- pulse
- polycrystalline
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000001257 hydrogen Substances 0.000 claims abstract description 58
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 56
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229920003023 plastic Polymers 0.000 claims abstract description 34
- 239000004033 plastic Substances 0.000 claims abstract description 34
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 275
- 239000010409 thin film Substances 0.000 claims description 51
- -1 polyethylene Polymers 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 9
- 239000004698 Polyethylene Substances 0.000 claims description 7
- 229920000573 polyethylene Polymers 0.000 claims description 7
- 229920000139 polyethylene terephthalate Polymers 0.000 claims description 7
- 239000005020 polyethylene terephthalate Substances 0.000 claims description 7
- 150000003457 sulfones Chemical class 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 5
- 230000008025 crystallization Effects 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 4
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000010894 electron beam technology Methods 0.000 claims description 3
- 238000010884 ion-beam technique Methods 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000004417 polycarbonate Substances 0.000 claims description 3
- 229920000515 polycarbonate Polymers 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 150000002431 hydrogen Chemical class 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010703 silicon Substances 0.000 claims 1
- 239000013078 crystal Substances 0.000 abstract description 13
- 238000003949 trap density measurement Methods 0.000 abstract description 11
- 229910004205 SiNX Inorganic materials 0.000 abstract 3
- 239000007789 gas Substances 0.000 description 29
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 238000005984 hydrogenation reaction Methods 0.000 description 11
- 238000005224 laser annealing Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000000155 melt Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 プラスチック基板のような低耐熱性の基板を
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる半導体装置の製造方
法を提供する。 【解決手段】 多結晶Ｓｉ膜により活性領域が構成され
た薄膜トランジスタの製造方法において、プラスチック
基板１上に、アモルファス状のＳｉ膜５を形成した後、
パルスレーザビーム１０を照射してＳｉ膜５を結晶化す
ることにより、多結晶Ｓｉ膜１１を形成する。多結晶Ｓ
ｉ膜１１のソース領域８、ドレイン領域９上の電極１
２，１３を形成した後、全面に、水素含有膜としてＳｉ
Ｎx 膜１４を形成する。パルスレーザビーム１５を照射
してＳｉＮx 膜１４を加熱することにより、ＳｉＮx 膜
１４中の水素を多結晶Ｓｉ膜１１に拡散させ水素化を行
い、多結晶Ｓｉ膜１１の結晶粒界のトラップ密度を低減
する。
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる半導体装置の製造方
法を提供する。 【解決手段】 多結晶Ｓｉ膜により活性領域が構成され
た薄膜トランジスタの製造方法において、プラスチック
基板１上に、アモルファス状のＳｉ膜５を形成した後、
パルスレーザビーム１０を照射してＳｉ膜５を結晶化す
ることにより、多結晶Ｓｉ膜１１を形成する。多結晶Ｓ
ｉ膜１１のソース領域８、ドレイン領域９上の電極１
２，１３を形成した後、全面に、水素含有膜としてＳｉ
Ｎx 膜１４を形成する。パルスレーザビーム１５を照射
してＳｉＮx 膜１４を加熱することにより、ＳｉＮx 膜
１４中の水素を多結晶Ｓｉ膜１１に拡散させ水素化を行
い、多結晶Ｓｉ膜１１の結晶粒界のトラップ密度を低減
する。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置の製造
方法に関し、特に、薄膜トランジスタの製造に用いて好
適なものである。
方法に関し、特に、薄膜トランジスタの製造に用いて好
適なものである。
【０００２】
【従来の技術】薄膜トランジスタ（ＴＦＴ）において
は、活性領域が例えば多結晶シリコン（Ｓｉ）膜により
構成さている。このような薄膜トランジスタを製造する
際には、通常、活性領域を構成する多結晶Ｓｉ膜の結晶
粒界のトラップ密度を減少させることを目的として、こ
の多結晶Ｓｉ膜を水素化する処理が行われ、これによっ
て、薄膜トランジスタの動作特性の向上が図られてい
る。従来、この多結晶Ｓｉ膜の水素化処理は、多結晶Ｓ
ｉ膜の上に水素含有膜、例えば水素を含有する窒化シリ
コン（ＳｉＮx ）膜を形成した後、３００℃程度以上の
温度で基板をアニールすることにより行われている。
は、活性領域が例えば多結晶シリコン（Ｓｉ）膜により
構成さている。このような薄膜トランジスタを製造する
際には、通常、活性領域を構成する多結晶Ｓｉ膜の結晶
粒界のトラップ密度を減少させることを目的として、こ
の多結晶Ｓｉ膜を水素化する処理が行われ、これによっ
て、薄膜トランジスタの動作特性の向上が図られてい
る。従来、この多結晶Ｓｉ膜の水素化処理は、多結晶Ｓ
ｉ膜の上に水素含有膜、例えば水素を含有する窒化シリ
コン（ＳｉＮx ）膜を形成した後、３００℃程度以上の
温度で基板をアニールすることにより行われている。
【０００３】一方で、最近では、薄膜トランジスタの基
板として、ポリエチレンサルフォン（ＰＥＳ）やポリエ
チレンテレフタレート（ＰＥＴ）からなるプラスチック
基板が用いられるようになっている。
板として、ポリエチレンサルフォン（ＰＥＳ）やポリエ
チレンテレフタレート（ＰＥＴ）からなるプラスチック
基板が用いられるようになっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ポリエチレンサルフォンからなるプラスチック基板の耐
熱温度は２００℃程度、ポリエチレンテレフタレートか
らなるプラスチック基板の耐熱温度は１００℃程度であ
り、ガラス基板などに比べて耐熱温度が低いため、次の
ような問題があった。
ポリエチレンサルフォンからなるプラスチック基板の耐
熱温度は２００℃程度、ポリエチレンテレフタレートか
らなるプラスチック基板の耐熱温度は１００℃程度であ
り、ガラス基板などに比べて耐熱温度が低いため、次の
ような問題があった。
【０００５】すなわち、上述の従来技術による多結晶Ｓ
ｉ膜の水素化処理の場合、基板を３００℃程度以上に加
熱しなければならないため、基板としてガラス基板を用
いた場合は特に問題とならないが、上述のように耐熱温
度の低いＰＥＳやＰＥＴからなるプラスチック基板を用
いた場合は、基板がプロセス温度に耐えられなくなって
しまうという問題がある。このため、薄膜トランジスタ
の製造プロセスにおいては、プラスチック基板の耐熱温
度以下の温度で、多結晶Ｓｉ膜の水素化を行うことが可
能な技術が必要となっている。
ｉ膜の水素化処理の場合、基板を３００℃程度以上に加
熱しなければならないため、基板としてガラス基板を用
いた場合は特に問題とならないが、上述のように耐熱温
度の低いＰＥＳやＰＥＴからなるプラスチック基板を用
いた場合は、基板がプロセス温度に耐えられなくなって
しまうという問題がある。このため、薄膜トランジスタ
の製造プロセスにおいては、プラスチック基板の耐熱温
度以下の温度で、多結晶Ｓｉ膜の水素化を行うことが可
能な技術が必要となっている。
【０００６】したがって、この発明の目的は、プラスチ
ック基板のような低耐熱性の基板を用いた場合であって
も、基板に損傷を与えることなく半導体膜の水素化を行
うことができる半導体装置の製造方法を提供することに
ある。
ック基板のような低耐熱性の基板を用いた場合であって
も、基板に損傷を与えることなく半導体膜の水素化を行
うことができる半導体装置の製造方法を提供することに
ある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、この発明による半導体装置の製造方法は、基板上に
半導体膜を形成する工程と、半導体膜上に水素含有膜を
形成する工程と、パルスエネルギービームを照射して水
素含有膜を加熱することにより水素含有膜中の水素を半
導体膜に拡散させる工程とを有することを特徴とするも
のである。
に、この発明による半導体装置の製造方法は、基板上に
半導体膜を形成する工程と、半導体膜上に水素含有膜を
形成する工程と、パルスエネルギービームを照射して水
素含有膜を加熱することにより水素含有膜中の水素を半
導体膜に拡散させる工程とを有することを特徴とするも
のである。
【０００８】この発明においては、基板として、例えば
耐熱温度が３００℃以下の低耐熱性の基板を用いること
が可能である。このような基板としては、例えば、耐熱
温度が２００℃程度のポリエチレンサルフォンからなる
プラスチック基板または耐熱温度が１００℃程度のポリ
エチレンテレフタレートからなるプラスチック基板があ
るが、これ以外にも、ポリメチルメタクリレ−ト（ＰＭ
ＭＡ）からなるプラスチック基板やポリカーボネート
（ＰＣ）からなるプラスチック基板などがある。また、
半導体膜としては、典型的には、多結晶半導体膜または
アモルファス半導体膜のような非単結晶半導体膜が用い
られるが、単結晶半導体膜を用いることも可能である。
具体的には、この半導体膜としては、例えば、多結晶シ
リコン膜、非晶質シリコン膜または単結晶シリコン膜が
用いられる。また、水素含有膜としては、典型的には、
水素を含有する絶縁膜が用いられるが、水素を含有する
半導体膜を用いることも可能である。具体的には、この
水素含有膜としては、例えば、水素を含む窒化シリコン
膜または非晶質シリコン膜が用いられる。また、パルス
エネルギービームは、例えば、水素含有膜が形成された
基板に対して水素含有膜の側から照射される。
耐熱温度が３００℃以下の低耐熱性の基板を用いること
が可能である。このような基板としては、例えば、耐熱
温度が２００℃程度のポリエチレンサルフォンからなる
プラスチック基板または耐熱温度が１００℃程度のポリ
エチレンテレフタレートからなるプラスチック基板があ
るが、これ以外にも、ポリメチルメタクリレ−ト（ＰＭ
ＭＡ）からなるプラスチック基板やポリカーボネート
（ＰＣ）からなるプラスチック基板などがある。また、
半導体膜としては、典型的には、多結晶半導体膜または
アモルファス半導体膜のような非単結晶半導体膜が用い
られるが、単結晶半導体膜を用いることも可能である。
具体的には、この半導体膜としては、例えば、多結晶シ
リコン膜、非晶質シリコン膜または単結晶シリコン膜が
用いられる。また、水素含有膜としては、典型的には、
水素を含有する絶縁膜が用いられるが、水素を含有する
半導体膜を用いることも可能である。具体的には、この
水素含有膜としては、例えば、水素を含む窒化シリコン
膜または非晶質シリコン膜が用いられる。また、パルス
エネルギービームは、例えば、水素含有膜が形成された
基板に対して水素含有膜の側から照射される。
【０００９】この発明において、パルスエネルギービー
ムとしては、典型的にはレーザビームが用いられる。な
お、このパルスエネルギービームとしては、レーザビー
ム以外にも、例えば電子ビームやイオンビームを用いる
ことも可能である。このパルスエネルギービームは、例
えば、水素含有膜が形成された基板に対して水素含有膜
の側から照射する。また、この発明においては、パルス
エネルギービームの照射により水素含有膜が効果的に加
熱されるように、パルスエネルギービームとしては、水
素含有膜で吸収されるような波長のものを用いることが
好ましい。なお、パルスエネルギービームが水素含有膜
では吸収されないが、下層の半導体膜で吸収されるもの
であれば、半導体膜の加熱によって結果的に水素含有膜
を加熱することができるので、このようなパルスエネル
ギービームを用いることも可能である。パルスエネルギ
ービームのエネルギー密度、パルス数およびパルス幅
は、好適には、半導体膜が溶融しないように設定され
る。また、基板上に半導体膜を形成した後、半導体膜上
に水素含有膜を形成する前に、半導体膜に別のパルスエ
ネルギービームを照射して半導体膜を結晶化または再結
晶化するようにしてもよく、この場合、水素含有膜の加
熱に用いられるパルスエネルギービームのエネルギー密
度は、例えば、半導体膜の結晶化または再結晶化に用い
られる別のパルスエネルギービームのエネルギー密度よ
り低く設定される。
ムとしては、典型的にはレーザビームが用いられる。な
お、このパルスエネルギービームとしては、レーザビー
ム以外にも、例えば電子ビームやイオンビームを用いる
ことも可能である。このパルスエネルギービームは、例
えば、水素含有膜が形成された基板に対して水素含有膜
の側から照射する。また、この発明においては、パルス
エネルギービームの照射により水素含有膜が効果的に加
熱されるように、パルスエネルギービームとしては、水
素含有膜で吸収されるような波長のものを用いることが
好ましい。なお、パルスエネルギービームが水素含有膜
では吸収されないが、下層の半導体膜で吸収されるもの
であれば、半導体膜の加熱によって結果的に水素含有膜
を加熱することができるので、このようなパルスエネル
ギービームを用いることも可能である。パルスエネルギ
ービームのエネルギー密度、パルス数およびパルス幅
は、好適には、半導体膜が溶融しないように設定され
る。また、基板上に半導体膜を形成した後、半導体膜上
に水素含有膜を形成する前に、半導体膜に別のパルスエ
ネルギービームを照射して半導体膜を結晶化または再結
晶化するようにしてもよく、この場合、水素含有膜の加
熱に用いられるパルスエネルギービームのエネルギー密
度は、例えば、半導体膜の結晶化または再結晶化に用い
られる別のパルスエネルギービームのエネルギー密度よ
り低く設定される。
【００１０】上述のように構成されたこの発明によれ
ば、パルスエネルギービームを照射して水素含有膜を加
熱することにより水素含有膜中の水素を半導体膜に拡散
させるようにしていることにより、水素含有膜を選択的
に加熱することによって半導体膜の水素化することがで
きるので、プラスチック基板のような低耐熱性の基板を
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる。
ば、パルスエネルギービームを照射して水素含有膜を加
熱することにより水素含有膜中の水素を半導体膜に拡散
させるようにしていることにより、水素含有膜を選択的
に加熱することによって半導体膜の水素化することがで
きるので、プラスチック基板のような低耐熱性の基板を
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる。
【００１１】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
て図面を参照しながら説明する。
【００１２】まず、この発明の第１の実施形態について
説明する。ここでは、活性領域が多結晶Ｓｉ膜により構
成されたボトムゲート型の薄膜トランジスタを製造する
場合について説明する。図１〜図５は、この第１の実施
形態による薄膜トランジスタの製造方法を説明するため
の断面図である。
説明する。ここでは、活性領域が多結晶Ｓｉ膜により構
成されたボトムゲート型の薄膜トランジスタを製造する
場合について説明する。図１〜図５は、この第１の実施
形態による薄膜トランジスタの製造方法を説明するため
の断面図である。
【００１３】この第１の実施形態による薄膜トランジス
タの製造方法においては、図１に示すように、例えば、
耐熱温度が２００℃程度のポリエチレンサルフォン（Ｐ
ＥＳ）からなるプラスチック基板１上に、例えば、低温
プラズマ化学気相成長（ＣＶＤ）法により、二酸化シリ
コン（ＳｉＯ2 ）膜、窒化シリコン（ＳｉＮx ）膜また
はこれらの積層膜のような保護膜２を形成する。次に、
例えばＡｌ膜を全面に形成した後、このＡｌ膜を所定形
状にパターニングすることによりゲート電極３を形成す
る。なお、このゲート電極３の材料としては、Ａｌ以外
に、例えばＴａやＭｏを用いてもよい。
タの製造方法においては、図１に示すように、例えば、
耐熱温度が２００℃程度のポリエチレンサルフォン（Ｐ
ＥＳ）からなるプラスチック基板１上に、例えば、低温
プラズマ化学気相成長（ＣＶＤ）法により、二酸化シリ
コン（ＳｉＯ2 ）膜、窒化シリコン（ＳｉＮx ）膜また
はこれらの積層膜のような保護膜２を形成する。次に、
例えばＡｌ膜を全面に形成した後、このＡｌ膜を所定形
状にパターニングすることによりゲート電極３を形成す
る。なお、このゲート電極３の材料としては、Ａｌ以外
に、例えばＴａやＭｏを用いてもよい。
【００１４】次に、ゲート電極３を覆うようにして全面
に、例えばスパッタリング法により、例えば膜厚１５０
ｎｍ程度のＳｉＯ2 膜からなるゲート絶縁膜４、例えば
膜厚３０ｎｍ程度のアモルファス状のＳｉ膜５および例
えば膜厚５０〜１００ｎｍ程度のＳｉＯ2 膜６を順次形
成する。これらのゲート絶縁膜４、Ｓｉ膜５およびＳｉ
Ｏ2 膜６を形成する際のスパッタリング条件の一例を挙
げると、ゲート絶縁膜４を形成する際には、ターゲット
としてＳｉ、プロセスガスとしてヘリウム（Ｈｅ）およ
び酸素（Ｏ2 ）の混合ガスを用い、ＨｅガスおよびＯ2
ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓｃｃｍとし、
放電パワーを１５０Ｗとする。Ｓｉ膜５を形成する際に
は、ターゲットとしてＳｉ、プロセスガスとしてＨｅガ
スを用い、Ｈｅガスの流量を５０ｓｃｃｍ、圧力を５ｍ
Ｔｏｒｒとし、放電パワーを１５０Ｗとする。ＳｉＯ2
膜６を形成する際には、ターゲットとしてＳｉ、プロセ
スガスとしてＨｅおよびＯ2 の混合ガスを用い、Ｈｅガ
スおよびＯ2 ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓ
ｃｃｍとし、放電パワーを１００Ｗとする。
に、例えばスパッタリング法により、例えば膜厚１５０
ｎｍ程度のＳｉＯ2 膜からなるゲート絶縁膜４、例えば
膜厚３０ｎｍ程度のアモルファス状のＳｉ膜５および例
えば膜厚５０〜１００ｎｍ程度のＳｉＯ2 膜６を順次形
成する。これらのゲート絶縁膜４、Ｓｉ膜５およびＳｉ
Ｏ2 膜６を形成する際のスパッタリング条件の一例を挙
げると、ゲート絶縁膜４を形成する際には、ターゲット
としてＳｉ、プロセスガスとしてヘリウム（Ｈｅ）およ
び酸素（Ｏ2 ）の混合ガスを用い、ＨｅガスおよびＯ2
ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓｃｃｍとし、
放電パワーを１５０Ｗとする。Ｓｉ膜５を形成する際に
は、ターゲットとしてＳｉ、プロセスガスとしてＨｅガ
スを用い、Ｈｅガスの流量を５０ｓｃｃｍ、圧力を５ｍ
Ｔｏｒｒとし、放電パワーを１５０Ｗとする。ＳｉＯ2
膜６を形成する際には、ターゲットとしてＳｉ、プロセ
スガスとしてＨｅおよびＯ2 の混合ガスを用い、Ｈｅガ
スおよびＯ2 ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓ
ｃｃｍとし、放電パワーを１００Ｗとする。
【００１５】次に、ゲート電極３に対応する部分におけ
るＳｉＯ2 膜６上に、ゲート電極３とほぼ同一の形状を
有するレジストパターン７を形成する。次に、このレジ
ストパターン７をマスクとして、エッチングによりＳｉ
Ｏ2 膜６をパターニングする。これにより、ゲート電極
３の上側に、ゲート絶縁膜４およびＳｉ膜５を介してゲ
ート電極３とほぼ同一形状のＳｉＯ2 膜６が形成され
る。
るＳｉＯ2 膜６上に、ゲート電極３とほぼ同一の形状を
有するレジストパターン７を形成する。次に、このレジ
ストパターン７をマスクとして、エッチングによりＳｉ
Ｏ2 膜６をパターニングする。これにより、ゲート電極
３の上側に、ゲート絶縁膜４およびＳｉ膜５を介してゲ
ート電極３とほぼ同一形状のＳｉＯ2 膜６が形成され
る。
【００１６】次に、図２に示すように、ＳｉＯ2 膜６上
にレジストパターン７を残したまま、これらのレジスト
パターン７およびＳｉＯ2 膜６をマスクとして、例えば
プラズマドーピング法により、Ｓｉ膜５中に選択的に例
えばＰのようなｎ型不純物をドーピングする。これによ
り、Ｓｉ膜５中にＳｉＯ2 膜６に対して自己整合的に、
したがってゲート電極３に対して自己整合的にｎ+ 型の
ソース領域８およびドレイン領域９が形成される。
にレジストパターン７を残したまま、これらのレジスト
パターン７およびＳｉＯ2 膜６をマスクとして、例えば
プラズマドーピング法により、Ｓｉ膜５中に選択的に例
えばＰのようなｎ型不純物をドーピングする。これによ
り、Ｓｉ膜５中にＳｉＯ2 膜６に対して自己整合的に、
したがってゲート電極３に対して自己整合的にｎ+ 型の
ソース領域８およびドレイン領域９が形成される。
【００１７】次に、レジストパターン７を除去した後、
基板に対してＳｉ膜５の側からパルスレーザビーム１０
を照射することにより、このＳｉ膜５をアニールする。
このパルスレーザビーム１０を用いたレーザアニールに
よって、アモルファス状のＳｉ膜５が結晶化される。図
３は、アモルファス状のＳｉ膜５を結晶化した後の状態
を示し、符号１１は、この結晶化によって形成された多
結晶Ｓｉ膜を示す。この多結晶Ｓｉ膜１１は、この薄膜
トランジスタの活性領域を構成するものである。この場
合、パルスレーザビーム１０によりＳｉ膜５が選択的に
加熱されるように、パルスレーザビーム１０の種類、Ｓ
ｉ膜５の厚さなどを選択することが好ましい。また、パ
ルスレーザビーム１０による照射エネルギー密度は、例
えばＳｉ膜５がほとんど溶融せず、しかもアニールが効
果的に行われるような値に選ばれる。具体的には、この
レーザアニールの際には、例えば、光源として波長３０
８ｎｍのＸｅＣｌエキシマレーザが用いられる。また、
Ｓｉ膜５の膜厚が３０ｎｍである場合、例えば、パルス
レーザビーム１０による照射エネルギー密度を２００ｍ
Ｊ／ｃｍ2 、パルス幅を３０ｎｓ、照射パルス数を１０
００パルスとしてレーザアニールを行う。
基板に対してＳｉ膜５の側からパルスレーザビーム１０
を照射することにより、このＳｉ膜５をアニールする。
このパルスレーザビーム１０を用いたレーザアニールに
よって、アモルファス状のＳｉ膜５が結晶化される。図
３は、アモルファス状のＳｉ膜５を結晶化した後の状態
を示し、符号１１は、この結晶化によって形成された多
結晶Ｓｉ膜を示す。この多結晶Ｓｉ膜１１は、この薄膜
トランジスタの活性領域を構成するものである。この場
合、パルスレーザビーム１０によりＳｉ膜５が選択的に
加熱されるように、パルスレーザビーム１０の種類、Ｓ
ｉ膜５の厚さなどを選択することが好ましい。また、パ
ルスレーザビーム１０による照射エネルギー密度は、例
えばＳｉ膜５がほとんど溶融せず、しかもアニールが効
果的に行われるような値に選ばれる。具体的には、この
レーザアニールの際には、例えば、光源として波長３０
８ｎｍのＸｅＣｌエキシマレーザが用いられる。また、
Ｓｉ膜５の膜厚が３０ｎｍである場合、例えば、パルス
レーザビーム１０による照射エネルギー密度を２００ｍ
Ｊ／ｃｍ2 、パルス幅を３０ｎｓ、照射パルス数を１０
００パルスとしてレーザアニールを行う。
【００１８】次に、図４に示すように、エッチングによ
り多結晶Ｓｉ膜１１を所定形状にパターニングし、薄膜
トランジスタ形成部をアイランド化する。次に、例えば
スパッタリング法およびリフトオフ法により、ソース領
域８およびドレイン領域９に対応する部分における多結
晶Ｓｉ膜１１上に、例えばＡｌからなる電極１２、電極
１３を形成する。
り多結晶Ｓｉ膜１１を所定形状にパターニングし、薄膜
トランジスタ形成部をアイランド化する。次に、例えば
スパッタリング法およびリフトオフ法により、ソース領
域８およびドレイン領域９に対応する部分における多結
晶Ｓｉ膜１１上に、例えばＡｌからなる電極１２、電極
１３を形成する。
【００１９】次に、図５に示すように、全面に、例えば
低温プラズマＣＶＤ法により、例えば膜厚１００ｎｍの
ＳｉＮx 膜１４を形成する。このＳｉＮx 膜１４の形成
条件の一例を挙げると、プロセスガスとしてＳｉＨ4 、
ＮＨ3 およびＮ2 の混合ガスを用い、ＳｉＨ4 ガスの流
量を１０ｓｃｃｍ、ＮＨ3 の流量を４０ｓｃｃｍ、Ｎ2
の流量を１３５ｓｃｃｍ、圧力を１００ｍＴｏｒｒ、プ
ラズマパワーを４０Ｗとする。このＳｉＮx 膜１４は、
膜中に水素を含有しており、後述する多結晶Ｓｉ膜１１
の水素化の際の水素供給源となる。
低温プラズマＣＶＤ法により、例えば膜厚１００ｎｍの
ＳｉＮx 膜１４を形成する。このＳｉＮx 膜１４の形成
条件の一例を挙げると、プロセスガスとしてＳｉＨ4 、
ＮＨ3 およびＮ2 の混合ガスを用い、ＳｉＨ4 ガスの流
量を１０ｓｃｃｍ、ＮＨ3 の流量を４０ｓｃｃｍ、Ｎ2
の流量を１３５ｓｃｃｍ、圧力を１００ｍＴｏｒｒ、プ
ラズマパワーを４０Ｗとする。このＳｉＮx 膜１４は、
膜中に水素を含有しており、後述する多結晶Ｓｉ膜１１
の水素化の際の水素供給源となる。
【００２０】次に、基板に対して、水素含有膜としての
ＳｉＮx 膜１４の側からパルスレーザビーム１５を照射
することによりＳｉＮx 膜１４を加熱し、このＳｉＮx
膜１４中の水素を多結晶Ｓｉ膜１１に拡散させて水素化
を行い、多結晶Ｓｉ膜１１の結晶粒界のダングリングボ
ンドを不活性化してトラップ密度を減少させる。また、
このとき、ソース領域８およびドレイン領域９と接続さ
れた電極１２，１３がシンタリングして、オーミック特
性が向上する。
ＳｉＮx 膜１４の側からパルスレーザビーム１５を照射
することによりＳｉＮx 膜１４を加熱し、このＳｉＮx
膜１４中の水素を多結晶Ｓｉ膜１１に拡散させて水素化
を行い、多結晶Ｓｉ膜１１の結晶粒界のダングリングボ
ンドを不活性化してトラップ密度を減少させる。また、
このとき、ソース領域８およびドレイン領域９と接続さ
れた電極１２，１３がシンタリングして、オーミック特
性が向上する。
【００２１】この場合、パルスレーザビーム１５の照射
によりＳｉＮx 膜１４が効果的に加熱されるように、パ
ルスレーザビーム１５としてＳｉＮx 膜１４で吸収され
るような波長のものを選択することが好ましい。なお、
パルスレーザビーム１５がＳｉＮx 膜１４で吸収されな
い場合であっても、下層の多結晶Ｓｉ膜１１で吸収され
て結果的にＳｉＮx 膜１４を加熱できるものであれば、
同様に用いることが可能である。ただし、パルスレーザ
ビーム１５が赤外光である場合は、ＳｉＮx 膜１４の下
層側の電極１２，１３やプラスチック基板１などが加熱
され、これらの温度が上昇してしまうため、パルスレー
ザビーム１５としては、なるべく短波長のものを用いる
ことが好ましい。
によりＳｉＮx 膜１４が効果的に加熱されるように、パ
ルスレーザビーム１５としてＳｉＮx 膜１４で吸収され
るような波長のものを選択することが好ましい。なお、
パルスレーザビーム１５がＳｉＮx 膜１４で吸収されな
い場合であっても、下層の多結晶Ｓｉ膜１１で吸収され
て結果的にＳｉＮx 膜１４を加熱できるものであれば、
同様に用いることが可能である。ただし、パルスレーザ
ビーム１５が赤外光である場合は、ＳｉＮx 膜１４の下
層側の電極１２，１３やプラスチック基板１などが加熱
され、これらの温度が上昇してしまうため、パルスレー
ザビーム１５としては、なるべく短波長のものを用いる
ことが好ましい。
【００２２】また、パルスレーザビーム１５による照射
エネルギー密度、パルス幅、照射パルス数は、例えば多
結晶Ｓｉ膜１１がほとんど溶融せず、しかもＳｉＮx 膜
１４の加熱が効果的に行われるような値に選ばれる。ま
た、このパルスレーザビーム１５の照射エネルギー密度
は、例えば、上述したアモルファス状のＳｉ膜５を結晶
化して多結晶Ｓｉ膜１１を形成する際に用いたパルスレ
ーザビーム１０の照射エネルギー密度より低く選ばれ
る。この場合、具体的には、例えば、パルスレーザビー
ム１５の光源として波長３０８ｎｍのＸｅＣｌエキシマ
レーザが用いられ、パルスレーザビーム１５による照射
エネルギー密度は、４０ｍＪ／ｃｍ2 以上２００ｍＪ／
ｃｍ2 以下、好適には、６０ｍＪ／ｃｍ2 以上１４０ｍ
Ｊ／ｃｍ2以下、具体的には１００ｍＪ／ｃｍ2 に選ば
れ、パルス幅は３０ｎｓ、照射パルス数は１パルス以上
１０4 パルス以下、好適には１パルス以上１０3 パルス
以下、具体的には５００パルスに選ばれる。この水素化
処理中のプラスチック基板１の温度は、概ね室温程度で
ある。
エネルギー密度、パルス幅、照射パルス数は、例えば多
結晶Ｓｉ膜１１がほとんど溶融せず、しかもＳｉＮx 膜
１４の加熱が効果的に行われるような値に選ばれる。ま
た、このパルスレーザビーム１５の照射エネルギー密度
は、例えば、上述したアモルファス状のＳｉ膜５を結晶
化して多結晶Ｓｉ膜１１を形成する際に用いたパルスレ
ーザビーム１０の照射エネルギー密度より低く選ばれ
る。この場合、具体的には、例えば、パルスレーザビー
ム１５の光源として波長３０８ｎｍのＸｅＣｌエキシマ
レーザが用いられ、パルスレーザビーム１５による照射
エネルギー密度は、４０ｍＪ／ｃｍ2 以上２００ｍＪ／
ｃｍ2 以下、好適には、６０ｍＪ／ｃｍ2 以上１４０ｍ
Ｊ／ｃｍ2以下、具体的には１００ｍＪ／ｃｍ2 に選ば
れ、パルス幅は３０ｎｓ、照射パルス数は１パルス以上
１０4 パルス以下、好適には１パルス以上１０3 パルス
以下、具体的には５００パルスに選ばれる。この水素化
処理中のプラスチック基板１の温度は、概ね室温程度で
ある。
【００２３】以上により、活性領域が多結晶Ｓｉ膜によ
り構成された、ボトムゲート型の薄膜トランジスタが製
造される。なお、この第１の実施形態における上述の各
プロセスは、いずれも、プラスチック基板１の耐熱温度
以下の温度で行われる。
り構成された、ボトムゲート型の薄膜トランジスタが製
造される。なお、この第１の実施形態における上述の各
プロセスは、いずれも、プラスチック基板１の耐熱温度
以下の温度で行われる。
【００２４】ここで、本発明者は、パルスレーザビーム
１５を照射してＳｉＮx 膜１４中の水素を多結晶Ｓｉ膜
１１に拡散させて水素化を行うことによる、多結晶Ｓｉ
膜１１の結晶粒界のトラップ密度低減の効果を検証すべ
く、この第１の実施形態による薄膜トランジスタの製造
方法により薄膜トランジスタを製造する際に、パルスレ
ーザビーム１５の照射エネルギー密度および照射パルス
数を変化させ、照射エネルギー密度および照射パルス数
の異なる試料について、ゲート電圧−ドレイン電流特性
を測定した。
１５を照射してＳｉＮx 膜１４中の水素を多結晶Ｓｉ膜
１１に拡散させて水素化を行うことによる、多結晶Ｓｉ
膜１１の結晶粒界のトラップ密度低減の効果を検証すべ
く、この第１の実施形態による薄膜トランジスタの製造
方法により薄膜トランジスタを製造する際に、パルスレ
ーザビーム１５の照射エネルギー密度および照射パルス
数を変化させ、照射エネルギー密度および照射パルス数
の異なる試料について、ゲート電圧−ドレイン電流特性
を測定した。
【００２５】パルスレーザビーム１５を照射しなかった
試料では、多結晶Ｓｉ膜１１の結晶粒界のトラップ密度
が高いため、ゲート電圧を印加してもチャネルが形成さ
れにくく、良好なゲート電圧−ドレイン電流特性は得ら
れなかった。これに対して、パルスレーザビーム１５の
照射パルス数を１００パルスとして、照射エネルギー密
度を４０ｍＪ／ｃｍ2 から段階的に増加させてゆくと、
照射エネルギー密度を８０ｍＪ／ｃｍ2 としたときにゲ
ート電圧−ドレイン電流特性に変化が見られた。
試料では、多結晶Ｓｉ膜１１の結晶粒界のトラップ密度
が高いため、ゲート電圧を印加してもチャネルが形成さ
れにくく、良好なゲート電圧−ドレイン電流特性は得ら
れなかった。これに対して、パルスレーザビーム１５の
照射パルス数を１００パルスとして、照射エネルギー密
度を４０ｍＪ／ｃｍ2 から段階的に増加させてゆくと、
照射エネルギー密度を８０ｍＪ／ｃｍ2 としたときにゲ
ート電圧−ドレイン電流特性に変化が見られた。
【００２６】図６は、この第１の実施形態による薄膜ト
ランジスタの製造方法により作製された試料におけるゲ
ート電圧−ドレイン電流特性の、パルスレーザビーム１
５の照射エネルギー密度および照射パルス数依存性を示
すグラフである。図６において、横軸はゲート電圧
（Ｖ）、縦軸はドレイン電流（Ａ）を示し、グラフａ
は、照射エネルギー密度を８０ｍＪ／ｃｍ2 、照射パル
ス数を１００パルスとした試料、グラフｂは、照射エネ
ルギー密度を９０ｍＪ／ｃｍ2 、照射パルス数を１００
パルスとした試料、グラフｃは、照射エネルギー密度を
９０ｍＪ／ｃｍ2 、照射パルス数を５００パルスとした
試料、グラフｄは、照射エネルギー密度を１００ｍＪ／
ｃｍ2 、照射パルス数を１００パルスとした試料、グラ
フｅは、照射エネルギー密度を１００ｍＪ／ｃｍ2 、照
射パルス数を５００パルスとした試料のゲート電圧−ド
レイン電流特性を示す。
ランジスタの製造方法により作製された試料におけるゲ
ート電圧−ドレイン電流特性の、パルスレーザビーム１
５の照射エネルギー密度および照射パルス数依存性を示
すグラフである。図６において、横軸はゲート電圧
（Ｖ）、縦軸はドレイン電流（Ａ）を示し、グラフａ
は、照射エネルギー密度を８０ｍＪ／ｃｍ2 、照射パル
ス数を１００パルスとした試料、グラフｂは、照射エネ
ルギー密度を９０ｍＪ／ｃｍ2 、照射パルス数を１００
パルスとした試料、グラフｃは、照射エネルギー密度を
９０ｍＪ／ｃｍ2 、照射パルス数を５００パルスとした
試料、グラフｄは、照射エネルギー密度を１００ｍＪ／
ｃｍ2 、照射パルス数を１００パルスとした試料、グラ
フｅは、照射エネルギー密度を１００ｍＪ／ｃｍ2 、照
射パルス数を５００パルスとした試料のゲート電圧−ド
レイン電流特性を示す。
【００２７】図６より、パルスレーザビーム１５の照射
パルス数を１００パルスとした場合は、照射エネルギー
密度を８０ｍＪ／ｃｍ2 （グラフａ）、９０ｍＪ／ｃｍ
2 （グラフｂ）、１００ｍＪ／ｃｍ2 （グラフｄ）と増
加させることにより、ゲート電圧−ドレイン電流特性が
向上することがわかる。また、図６より、照射エネルギ
ー密度を９０ｍＪ／ｃｍ2 とした場合、照射パルス数を
１００パルス（グラフｂ）から５００パルス（グラフ
ｃ）に増やすことによって、ゲート電圧−ドレイン電流
特性がさらに向上し、照射エネルギー密度を１００ｍＪ
／ｃｍ2 とした場合も、同様に、照射パルス数を１００
パルス（グラフｄ）から５００パルス（グラフｅ）に増
やすことによって、ゲート電圧−ドレイン電流特性がさ
らに向上することがわかる。
パルス数を１００パルスとした場合は、照射エネルギー
密度を８０ｍＪ／ｃｍ2 （グラフａ）、９０ｍＪ／ｃｍ
2 （グラフｂ）、１００ｍＪ／ｃｍ2 （グラフｄ）と増
加させることにより、ゲート電圧−ドレイン電流特性が
向上することがわかる。また、図６より、照射エネルギ
ー密度を９０ｍＪ／ｃｍ2 とした場合、照射パルス数を
１００パルス（グラフｂ）から５００パルス（グラフ
ｃ）に増やすことによって、ゲート電圧−ドレイン電流
特性がさらに向上し、照射エネルギー密度を１００ｍＪ
／ｃｍ2 とした場合も、同様に、照射パルス数を１００
パルス（グラフｄ）から５００パルス（グラフｅ）に増
やすことによって、ゲート電圧−ドレイン電流特性がさ
らに向上することがわかる。
【００２８】図７は、この第１の実施形態による薄膜ト
ランジスタの製造方法により、パルスレーザビーム１５
の照射エネルギー密度を１００ｍＪ／ｃｍ2 として作製
された試料におけるゲート電圧−ドレイン電流特性の、
照射パルス数依存性を示すグラフである。図７におい
て、横軸はゲート電圧（Ｖ）、縦軸はドレイン電流
（Ａ）を示し、グラフａは、照射パルス数を１００パル
スとした試料、グラフｂは、照射パルス数を５００パル
スとした試料、グラフｃは、照射パルス数を１０００と
した試料のゲート電圧−ドレイン電流特性を示す。ま
た、比較のため、図７中に、パルスレーザビーム１５を
照射しなかった試料のゲート電圧−ドレイン電流特性を
グラフｄとして示す。また、図８は、図７より求めたパ
ルスレーザビーム１５の照射パルス数と、ゲート電圧が
２０Ｖのときのドレイン電流との関係を示すグラフであ
る。図８において、横軸は照射パルス数、縦軸はゲート
電圧が２０Ｖのときのドレイン電流（Ａ）を示す。
ランジスタの製造方法により、パルスレーザビーム１５
の照射エネルギー密度を１００ｍＪ／ｃｍ2 として作製
された試料におけるゲート電圧−ドレイン電流特性の、
照射パルス数依存性を示すグラフである。図７におい
て、横軸はゲート電圧（Ｖ）、縦軸はドレイン電流
（Ａ）を示し、グラフａは、照射パルス数を１００パル
スとした試料、グラフｂは、照射パルス数を５００パル
スとした試料、グラフｃは、照射パルス数を１０００と
した試料のゲート電圧−ドレイン電流特性を示す。ま
た、比較のため、図７中に、パルスレーザビーム１５を
照射しなかった試料のゲート電圧−ドレイン電流特性を
グラフｄとして示す。また、図８は、図７より求めたパ
ルスレーザビーム１５の照射パルス数と、ゲート電圧が
２０Ｖのときのドレイン電流との関係を示すグラフであ
る。図８において、横軸は照射パルス数、縦軸はゲート
電圧が２０Ｖのときのドレイン電流（Ａ）を示す。
【００２９】図７および図８より、パルスレーザビーム
１５の照射パルス数が増加するにつれて、ドレイン電流
が増加することが明確にわかる。パルスレーザビーム１
５を１０００パルス程度照射した場合は、通常の薄膜ト
ランジスタ、すなわち、基板としてガラス基板を用い、
３００℃以上のアニールにより活性領域を構成する多結
晶Ｓｉ膜の水素化を行った薄膜トランジスタに比べても
遜色のない特性が得られている。これより、例えば、照
射エネルギー密度が４０ｍＪ／ｃｍ2 の場合でも、照射
パルス数を多くすることにより、良好な特性が得られる
と考えられる。
１５の照射パルス数が増加するにつれて、ドレイン電流
が増加することが明確にわかる。パルスレーザビーム１
５を１０００パルス程度照射した場合は、通常の薄膜ト
ランジスタ、すなわち、基板としてガラス基板を用い、
３００℃以上のアニールにより活性領域を構成する多結
晶Ｓｉ膜の水素化を行った薄膜トランジスタに比べても
遜色のない特性が得られている。これより、例えば、照
射エネルギー密度が４０ｍＪ／ｃｍ2 の場合でも、照射
パルス数を多くすることにより、良好な特性が得られる
と考えられる。
【００３０】また、図９は、この第１の実施形態による
薄膜トランジスタの製造方法により、パルスレーザビー
ム１５の照射エネルギー密度を４０ｍＪ／ｃｍ2 から１
００ｍＪ／ｃｍ2 まで１０ｍＪ／ｃｍ2 のステップで増
加させ、各照射エネルギー密度における照射パルス数を
１００パルスとして作製された試料における、ゲート電
圧−ドレイン電流を示すグラフである。図９において、
横軸はゲート電圧（Ｖ）、縦軸はドレイン電流（Ａ）を
示す。図９より、照射エネルギー密度が４０ｍＪ／ｃｍ
2 、５０ｍＪ／ｃｍ2 、６０ｍＪ／ｃｍ2 、７０ｍＪ／
ｃｍ2 、８０ｍＪ／ｃｍ2 、９０ｍＪ／ｃｍ2 、１００
ｍＪ／ｃｍ2 のパルスレーザビーム１５をそれぞれ１０
０パルスずつ照射することにより作製されたこの試料で
は、極めて良好な特性が得られた。
薄膜トランジスタの製造方法により、パルスレーザビー
ム１５の照射エネルギー密度を４０ｍＪ／ｃｍ2 から１
００ｍＪ／ｃｍ2 まで１０ｍＪ／ｃｍ2 のステップで増
加させ、各照射エネルギー密度における照射パルス数を
１００パルスとして作製された試料における、ゲート電
圧−ドレイン電流を示すグラフである。図９において、
横軸はゲート電圧（Ｖ）、縦軸はドレイン電流（Ａ）を
示す。図９より、照射エネルギー密度が４０ｍＪ／ｃｍ
2 、５０ｍＪ／ｃｍ2 、６０ｍＪ／ｃｍ2 、７０ｍＪ／
ｃｍ2 、８０ｍＪ／ｃｍ2 、９０ｍＪ／ｃｍ2 、１００
ｍＪ／ｃｍ2 のパルスレーザビーム１５をそれぞれ１０
０パルスずつ照射することにより作製されたこの試料で
は、極めて良好な特性が得られた。
【００３１】以上のように、多結晶Ｓｉ膜１１の水素化
に用いられるパルスレーザビーム１５の照射エネルギー
密度および照射パルス数を増やすことによって、薄膜ト
ランジスタのゲート電圧−ドレイン電流特性が向上する
という結果が得られた。これは、パルスレーザビーム１
５の照射エネルギー密度および照射パルス数の増加に伴
って、多結晶Ｓｉ膜１１の水素化が促進され、この多結
晶Ｓｉ膜１１の結晶粒界のトラップ密度が効果的に低減
されたことにより得られた効果である。これにより、パ
ルスレーザビーム１５を照射してＳｉＮx 膜１４を選択
的に加熱することにより、プラスチック基板１の耐熱温
度以下の温度で多結晶Ｓｉ膜１１の水素化を行うことが
できることが示された。
に用いられるパルスレーザビーム１５の照射エネルギー
密度および照射パルス数を増やすことによって、薄膜ト
ランジスタのゲート電圧−ドレイン電流特性が向上する
という結果が得られた。これは、パルスレーザビーム１
５の照射エネルギー密度および照射パルス数の増加に伴
って、多結晶Ｓｉ膜１１の水素化が促進され、この多結
晶Ｓｉ膜１１の結晶粒界のトラップ密度が効果的に低減
されたことにより得られた効果である。これにより、パ
ルスレーザビーム１５を照射してＳｉＮx 膜１４を選択
的に加熱することにより、プラスチック基板１の耐熱温
度以下の温度で多結晶Ｓｉ膜１１の水素化を行うことが
できることが示された。
【００３２】以上のように、この第１の実施形態によれ
ば、プラスチック基板１を用いた薄膜トランジスタの製
造プロセスにおいて、パルスレーザビーム１５を照射し
て水素含有層であるＳｉＮx 膜１４を加熱することによ
り、このＳｉＮx 膜１４中の水素を、薄膜トランジスタ
の活性領域を構成する多結晶Ｓｉ膜１１に拡散させるよ
うにしていることにより、ＳｉＮx 膜１４を選択的に加
熱することによって多結晶Ｓｉ膜１１を水素化すること
ができるので、低耐熱性のプラスチック基板１（この場
合、耐熱温度が２００℃程度）を用いた場合であって
も、このプラスチック基板１の耐熱温度以下の温度で多
結晶Ｓｉ膜１１の水素化を行うことができ、プラスチッ
ク基板１が損傷することを防止することができる。
ば、プラスチック基板１を用いた薄膜トランジスタの製
造プロセスにおいて、パルスレーザビーム１５を照射し
て水素含有層であるＳｉＮx 膜１４を加熱することによ
り、このＳｉＮx 膜１４中の水素を、薄膜トランジスタ
の活性領域を構成する多結晶Ｓｉ膜１１に拡散させるよ
うにしていることにより、ＳｉＮx 膜１４を選択的に加
熱することによって多結晶Ｓｉ膜１１を水素化すること
ができるので、低耐熱性のプラスチック基板１（この場
合、耐熱温度が２００℃程度）を用いた場合であって
も、このプラスチック基板１の耐熱温度以下の温度で多
結晶Ｓｉ膜１１の水素化を行うことができ、プラスチッ
ク基板１が損傷することを防止することができる。
【００３３】また、上述の多結晶Ｓｉ膜１１の水素化処
理によって、多結晶Ｓｉ膜１１の結晶粒界のトラップ密
度を効果的に低減することができるため、動作特性の良
好な薄膜トランジスタを製造することができる。また、
この場合、多結晶Ｓｉ膜１１上に電極１２，１３を形成
した後に、この上に水素含有膜であるＳｉＮx 膜１４を
形成し、さらにこの後に、パルスレーザビーム１５を照
射してＳｉＮx 膜１４を加熱することにより多結晶Ｓｉ
膜１１を水素化するようにしているため、多結晶Ｓｉ膜
１１の結晶粒界のトラップ密度の低減と同時に、電極１
２，１３のオーミック特性を向上させることもできる。
理によって、多結晶Ｓｉ膜１１の結晶粒界のトラップ密
度を効果的に低減することができるため、動作特性の良
好な薄膜トランジスタを製造することができる。また、
この場合、多結晶Ｓｉ膜１１上に電極１２，１３を形成
した後に、この上に水素含有膜であるＳｉＮx 膜１４を
形成し、さらにこの後に、パルスレーザビーム１５を照
射してＳｉＮx 膜１４を加熱することにより多結晶Ｓｉ
膜１１を水素化するようにしているため、多結晶Ｓｉ膜
１１の結晶粒界のトラップ密度の低減と同時に、電極１
２，１３のオーミック特性を向上させることもできる。
【００３４】なお、この第１の実施形態においては、多
結晶Ｓｉ膜１１の水素化処理を含めて、全てのプロセス
がプラスチック基板１の耐熱温度である２００℃以下の
温度で行われているため、プロセス中にプラスチック基
板１が損傷を受けることがない。
結晶Ｓｉ膜１１の水素化処理を含めて、全てのプロセス
がプラスチック基板１の耐熱温度である２００℃以下の
温度で行われているため、プロセス中にプラスチック基
板１が損傷を受けることがない。
【００３５】次に、この発明の第２の実施形態について
説明する。図１０は、この第２の実施形態による薄膜ト
ランジスタの製造方法を説明するための断面図である。
図１０において、第１の実施形態におけると同一または
対応する部分には、同一の符号を付す。
説明する。図１０は、この第２の実施形態による薄膜ト
ランジスタの製造方法を説明するための断面図である。
図１０において、第１の実施形態におけると同一または
対応する部分には、同一の符号を付す。
【００３６】この第２の実施形態による薄膜トランジス
タの製造方法においては、上述の第１の実施形態におけ
ると同様の製造方法により、図５に示すように、水素含
有膜としてのＳｉＮx 膜１４を形成する工程まで行う。
タの製造方法においては、上述の第１の実施形態におけ
ると同様の製造方法により、図５に示すように、水素含
有膜としてのＳｉＮx 膜１４を形成する工程まで行う。
【００３７】次に、図１０に示すように、ＳｉＮx 膜１
４上に、例えばモリブデン（Ｍｏ）からなる金属膜１６
を形成する。この金属膜１６の材料としては、Ｍｏ以外
に、例えば、タンタル（Ｔａ）またはタングステン
（Ｗ）などを用いることも可能である。次に、例えば第
１の実施形態におけると同様に、基板に対して、金属膜
１６の側からパルスレーザビーム１５を照射する。この
場合、パルスレーザビーム１５が金属膜１６で吸収され
て、この金属膜１６が加熱されることによってこの下層
のＳｉＮx 膜１４が加熱される。これにより、第１の実
施形態におけると同様に、ＳｉＮx 膜１４中の水素を多
結晶Ｓｉ膜１１に拡散させて水素化を行い、多結晶Ｓｉ
膜１１の結晶粒界のダングリングボンドを不活性化して
トラップ密度を減少させる。この後、金属膜１６を除去
する。
４上に、例えばモリブデン（Ｍｏ）からなる金属膜１６
を形成する。この金属膜１６の材料としては、Ｍｏ以外
に、例えば、タンタル（Ｔａ）またはタングステン
（Ｗ）などを用いることも可能である。次に、例えば第
１の実施形態におけると同様に、基板に対して、金属膜
１６の側からパルスレーザビーム１５を照射する。この
場合、パルスレーザビーム１５が金属膜１６で吸収され
て、この金属膜１６が加熱されることによってこの下層
のＳｉＮx 膜１４が加熱される。これにより、第１の実
施形態におけると同様に、ＳｉＮx 膜１４中の水素を多
結晶Ｓｉ膜１１に拡散させて水素化を行い、多結晶Ｓｉ
膜１１の結晶粒界のダングリングボンドを不活性化して
トラップ密度を減少させる。この後、金属膜１６を除去
する。
【００３８】この第２の実施形態による薄膜トランジス
タの製造方法の上記以外の構成は、第１の実施形態によ
る薄膜トランジスタの製造方法と同様であるので、説明
を省略する。
タの製造方法の上記以外の構成は、第１の実施形態によ
る薄膜トランジスタの製造方法と同様であるので、説明
を省略する。
【００３９】この第２の実施形態によっても、第１の実
施形態と同様な効果を得ることができる。また、この第
２の実施形態の場合、パルスレーザビーム１５が金属膜
１６によって吸収されるため、この金属膜１６の下層に
パルスレーザビーム１５が照射されることを防止するこ
ともできる。
施形態と同様な効果を得ることができる。また、この第
２の実施形態の場合、パルスレーザビーム１５が金属膜
１６によって吸収されるため、この金属膜１６の下層に
パルスレーザビーム１５が照射されることを防止するこ
ともできる。
【００４０】次に、この発明の第３の実施形態について
説明する。ここでは、活性領域が多結晶Ｓｉ膜により構
成されたトップゲート型の薄膜トランジスタを製造する
場合について説明する。図１１〜図１６は、この第３の
実施形態による薄膜トランジスタの製造方法を説明する
ための断面図である。
説明する。ここでは、活性領域が多結晶Ｓｉ膜により構
成されたトップゲート型の薄膜トランジスタを製造する
場合について説明する。図１１〜図１６は、この第３の
実施形態による薄膜トランジスタの製造方法を説明する
ための断面図である。
【００４１】この第３の実施形態による薄膜トランジス
タの製造方法においては、図１１に示すように、例え
ば、耐熱温度が２００℃程度のポリエチレンサルフォン
からなるプラスチック基板２１上に、例えば、低温プラ
ズマＣＶＤ法により、ＳｉＯ2膜、ＳｉＮx 膜またはこ
れらの積層膜のような保護膜２２を形成する。次に、こ
の保護膜２２の全面に、例えばスパッタリング法によ
り、例えば膜厚３０ｎｍ程度のアモルファス状のＳｉ膜
２３および例えば膜厚１００ｎｍ程度のＳｉＯ2 膜から
なるゲート絶縁膜２４を形成する。これらのＳｉ膜２３
およびゲート絶縁膜２４を形成する際のスパッタリング
条件の一例を挙げると、Ｓｉ膜２３を形成する際には、
ターゲットとしてＳｉ、プロセスガスとしてＨｅガスを
用い、Ｈｅガスの流量を５０ｓｃｃｍ、圧力を５ｍＴｏ
ｒｒとし、放電パワーを１５０Ｗとすし、ゲート絶縁膜
２４を形成する際には、ターゲットとしてＳｉ、プロセ
スガスとしてＨｅおよびＯ2 の混合ガスを用い、Ｈｅガ
スおよびＯ2 ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓ
ｃｃｍとし、放電パワーを１５０Ｗとする。
タの製造方法においては、図１１に示すように、例え
ば、耐熱温度が２００℃程度のポリエチレンサルフォン
からなるプラスチック基板２１上に、例えば、低温プラ
ズマＣＶＤ法により、ＳｉＯ2膜、ＳｉＮx 膜またはこ
れらの積層膜のような保護膜２２を形成する。次に、こ
の保護膜２２の全面に、例えばスパッタリング法によ
り、例えば膜厚３０ｎｍ程度のアモルファス状のＳｉ膜
２３および例えば膜厚１００ｎｍ程度のＳｉＯ2 膜から
なるゲート絶縁膜２４を形成する。これらのＳｉ膜２３
およびゲート絶縁膜２４を形成する際のスパッタリング
条件の一例を挙げると、Ｓｉ膜２３を形成する際には、
ターゲットとしてＳｉ、プロセスガスとしてＨｅガスを
用い、Ｈｅガスの流量を５０ｓｃｃｍ、圧力を５ｍＴｏ
ｒｒとし、放電パワーを１５０Ｗとすし、ゲート絶縁膜
２４を形成する際には、ターゲットとしてＳｉ、プロセ
スガスとしてＨｅおよびＯ2 の混合ガスを用い、Ｈｅガ
スおよびＯ2 ガスの流量をそれぞれ５０ｓｃｃｍ、５ｓ
ｃｃｍとし、放電パワーを１５０Ｗとする。
【００４２】次に、図１２に示すように、基板に対して
Ｓｉ膜２３の側からパルスレーザビーム２５を照射する
ことにより、Ｓｉ膜２３をアニールする。このパルスレ
ーザビーム２５を用いたレーザアニールによって、アモ
ルファス状のＳｉ膜２３が結晶化される。図１２は、ア
モルファス状のＳｉ膜２３を結晶化した後の状態を示
し、符号２６は、この結晶化によって形成された多結晶
Ｓｉ膜を示す。この多結晶Ｓｉ膜２６は、この薄膜トラ
ンジスタの活性領域を構成するものである。この場合、
パルスレーザビーム２５によりＳｉ膜２３が選択的に加
熱されるように、パルスレーザビーム２５の種類、Ｓｉ
膜２３の厚さなどを選択することが好ましい。また、パ
ルスレーザビーム２５による照射エネルギー密度は、例
えばＳｉ膜２３がほとんど溶融せず、しかもアニールが
効果的に行われるような値に選ばれる。具体的には、こ
のレーザアニールの際には、例えば、パルスレーザビー
ム２５の光源として波長３０８ｎｍのＸｅＣｌエキシマ
レーザが用いられ、パルスレーザビーム１０による照射
エネルギー密度を２００ｍＪ／ｃｍ2 、パルス幅を３０
ｎｓ、照射パルス数を５００パルスとしてレーザアニー
ルを行う。
Ｓｉ膜２３の側からパルスレーザビーム２５を照射する
ことにより、Ｓｉ膜２３をアニールする。このパルスレ
ーザビーム２５を用いたレーザアニールによって、アモ
ルファス状のＳｉ膜２３が結晶化される。図１２は、ア
モルファス状のＳｉ膜２３を結晶化した後の状態を示
し、符号２６は、この結晶化によって形成された多結晶
Ｓｉ膜を示す。この多結晶Ｓｉ膜２６は、この薄膜トラ
ンジスタの活性領域を構成するものである。この場合、
パルスレーザビーム２５によりＳｉ膜２３が選択的に加
熱されるように、パルスレーザビーム２５の種類、Ｓｉ
膜２３の厚さなどを選択することが好ましい。また、パ
ルスレーザビーム２５による照射エネルギー密度は、例
えばＳｉ膜２３がほとんど溶融せず、しかもアニールが
効果的に行われるような値に選ばれる。具体的には、こ
のレーザアニールの際には、例えば、パルスレーザビー
ム２５の光源として波長３０８ｎｍのＸｅＣｌエキシマ
レーザが用いられ、パルスレーザビーム１０による照射
エネルギー密度を２００ｍＪ／ｃｍ2 、パルス幅を３０
ｎｓ、照射パルス数を５００パルスとしてレーザアニー
ルを行う。
【００４３】次に、図１３に示すように、ゲート絶縁膜
２４の全面に、例えばＡｌ膜のような導電膜からなるゲ
ート電極２７を形成した後、このゲート電極２７上に所
定形状のレジストパターン２８を形成する。次に、この
レジストパターン２８をマスクとして、ゲート電極２７
およびゲート絶縁膜２４をエッチングにより順次所定形
状にパターニングする。
２４の全面に、例えばＡｌ膜のような導電膜からなるゲ
ート電極２７を形成した後、このゲート電極２７上に所
定形状のレジストパターン２８を形成する。次に、この
レジストパターン２８をマスクとして、ゲート電極２７
およびゲート絶縁膜２４をエッチングにより順次所定形
状にパターニングする。
【００４４】次に、図１４に示すように、例えばレジス
トパターン２８を残したままで、レジストパターン２
８、ゲート電極２７およびゲート絶縁膜２４をマスクと
して、例えばプラズマドーピング法により、多結晶Ｓｉ
膜２６中に選択的に例えばＰのようなｎ型不純物をドー
ピングする。これにより、多結晶Ｓｉ膜２６中にゲート
電極２７に対して自己整合的にｎ+ 型のソース領域２９
およびドレイン領域３０が形成される。この後、レジス
トパターン２８を除去する。
トパターン２８を残したままで、レジストパターン２
８、ゲート電極２７およびゲート絶縁膜２４をマスクと
して、例えばプラズマドーピング法により、多結晶Ｓｉ
膜２６中に選択的に例えばＰのようなｎ型不純物をドー
ピングする。これにより、多結晶Ｓｉ膜２６中にゲート
電極２７に対して自己整合的にｎ+ 型のソース領域２９
およびドレイン領域３０が形成される。この後、レジス
トパターン２８を除去する。
【００４５】次に、図１５に示すように、多結晶Ｓｉ膜
２６をエッチングにより所定形状にパターニングし、薄
膜トランジスタ形成部をアイランド化する。次に、例え
ばＣＶＤ法によりＳｉＯ2 膜のような絶縁膜３１を全面
に形成した後、この絶縁膜３１の所定部分をエッチング
により除去して開口３１ａ，３１ｂを形成する。次に、
例えばスパッタリング法により全面に例えばＡｌ膜を形
成した後、このＡｌ膜をエッチングにより所定形状にパ
ターニングして、電極３２、電極３３を形成する。
２６をエッチングにより所定形状にパターニングし、薄
膜トランジスタ形成部をアイランド化する。次に、例え
ばＣＶＤ法によりＳｉＯ2 膜のような絶縁膜３１を全面
に形成した後、この絶縁膜３１の所定部分をエッチング
により除去して開口３１ａ，３１ｂを形成する。次に、
例えばスパッタリング法により全面に例えばＡｌ膜を形
成した後、このＡｌ膜をエッチングにより所定形状にパ
ターニングして、電極３２、電極３３を形成する。
【００４６】次に、図１６に示すように、例えば低温プ
ラズマＣＶＤ法により、全面に例えば膜厚１００ｎｍ程
度のＳｉＮx 膜３４および例えば膜厚３０ｎｍ程度のア
モルファスＳｉ膜３５を順次形成する。ここで、ＳｉＮ
x 膜３４は、膜中に水素を含有しており、後述する多結
晶Ｓｉ膜２６の水素化の際の水素供給源となる。これら
のＳｉＮx 膜３４およびアモルファスＳｉ膜３５の形成
条件の一例を挙げると、ＳｉＮx 膜３４を形成する際に
は、プロセスガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の
混合ガスを用い、ＳｉＨ4 ガスの流量を１０ｓｃｃｍ、
ＮＨ3 ガスの流量を４０ｓｃｃｍ、Ｎ2 ガスの流量を１
３５ｓｃｃｍとし、圧力を１００ｍＴｏｒｒ、プラズマ
パワーを４０Ｗ、基板温度を１００℃とする。アモルフ
ァスＳｉ膜３５を形成する際には、プロセスガスとして
ＳｉＨ4 およびＨ2 の混合ガスを用い、ＳｉＨ4 ガスの
流量を２０ｓｃｃｍ、Ｈ2 ガスの流量を８０ｓｃｃｍと
し、圧力を１００ｍＴｏｒｒ、プラズマパワーを１０
Ｗ、基板温度を１００℃とする。
ラズマＣＶＤ法により、全面に例えば膜厚１００ｎｍ程
度のＳｉＮx 膜３４および例えば膜厚３０ｎｍ程度のア
モルファスＳｉ膜３５を順次形成する。ここで、ＳｉＮ
x 膜３４は、膜中に水素を含有しており、後述する多結
晶Ｓｉ膜２６の水素化の際の水素供給源となる。これら
のＳｉＮx 膜３４およびアモルファスＳｉ膜３５の形成
条件の一例を挙げると、ＳｉＮx 膜３４を形成する際に
は、プロセスガスとしてＳｉＨ4 、ＮＨ3 およびＮ2 の
混合ガスを用い、ＳｉＨ4 ガスの流量を１０ｓｃｃｍ、
ＮＨ3 ガスの流量を４０ｓｃｃｍ、Ｎ2 ガスの流量を１
３５ｓｃｃｍとし、圧力を１００ｍＴｏｒｒ、プラズマ
パワーを４０Ｗ、基板温度を１００℃とする。アモルフ
ァスＳｉ膜３５を形成する際には、プロセスガスとして
ＳｉＨ4 およびＨ2 の混合ガスを用い、ＳｉＨ4 ガスの
流量を２０ｓｃｃｍ、Ｈ2 ガスの流量を８０ｓｃｃｍと
し、圧力を１００ｍＴｏｒｒ、プラズマパワーを１０
Ｗ、基板温度を１００℃とする。
【００４７】次に、例えば、基板に対して、アモルファ
スＳｉ膜３５の側からパルスレーザビーム３６を照射す
る。この場合、パルスレーザビーム３６がアモルファス
Ｓｉ膜３５で吸収されて、このアモルファスＳｉ膜３５
が加熱されることによってこの下層のＳｉＮx 膜３４が
加熱される。これにより、ＳｉＮx 膜３４中の水素を多
結晶Ｓｉ膜２６に拡散させて水素化を行い、多結晶Ｓｉ
膜２６の結晶粒界のダングリングボンドを不活性化して
トラップ密度を減少させる。また、このとき、ソース領
域２９およびドレイン領域３０と接続された電極３２，
３３がシンタリングして、オーミック特性が向上する。
スＳｉ膜３５の側からパルスレーザビーム３６を照射す
る。この場合、パルスレーザビーム３６がアモルファス
Ｓｉ膜３５で吸収されて、このアモルファスＳｉ膜３５
が加熱されることによってこの下層のＳｉＮx 膜３４が
加熱される。これにより、ＳｉＮx 膜３４中の水素を多
結晶Ｓｉ膜２６に拡散させて水素化を行い、多結晶Ｓｉ
膜２６の結晶粒界のダングリングボンドを不活性化して
トラップ密度を減少させる。また、このとき、ソース領
域２９およびドレイン領域３０と接続された電極３２，
３３がシンタリングして、オーミック特性が向上する。
【００４８】この場合、パルスレーザビーム３６による
照射エネルギー密度、パルス幅、照射パルス数は、例え
ば多結晶Ｓｉ膜２６がほとんど溶融せず、しかもＳｉＮ
x 膜３４の加熱が効果的に行われるような値に選ばれ
る。また、このパルスレーザビーム３６の照射エネルギ
ー密度は、例えば、上述したアモルファス状のＳｉ膜２
３を結晶化して多結晶Ｓｉ膜２６を形成する際に用いた
パルスレーザビーム２５の照射エネルギー密度より低く
選ばれる。この場合、パルスレーザビーム３６の光源と
して波長３０８ｎｍのＸｅＣｌエキシマレーザが用いら
れる。このパルスレーザビーム３６による照射エネルギ
ー密度、パルス幅、照射パルス数は、例えば、第１の実
施形態における多結晶Ｓｉ膜１１の水素化処理の場合と
同様に選ばれる。なお、この第３の実施形態において
も、パルスレーザビーム３６が赤外光である場合は、Ｓ
ｉＮx 膜３４およびアモルファスＳｉ膜３５の下層側の
電極３２，３３やプラスチック基板２１などが加熱さ
れ、これらの温度が上昇するおそれがあるため、パルス
レーザビーム３６としては、短波長のものを用いること
が好ましい。
照射エネルギー密度、パルス幅、照射パルス数は、例え
ば多結晶Ｓｉ膜２６がほとんど溶融せず、しかもＳｉＮ
x 膜３４の加熱が効果的に行われるような値に選ばれ
る。また、このパルスレーザビーム３６の照射エネルギ
ー密度は、例えば、上述したアモルファス状のＳｉ膜２
３を結晶化して多結晶Ｓｉ膜２６を形成する際に用いた
パルスレーザビーム２５の照射エネルギー密度より低く
選ばれる。この場合、パルスレーザビーム３６の光源と
して波長３０８ｎｍのＸｅＣｌエキシマレーザが用いら
れる。このパルスレーザビーム３６による照射エネルギ
ー密度、パルス幅、照射パルス数は、例えば、第１の実
施形態における多結晶Ｓｉ膜１１の水素化処理の場合と
同様に選ばれる。なお、この第３の実施形態において
も、パルスレーザビーム３６が赤外光である場合は、Ｓ
ｉＮx 膜３４およびアモルファスＳｉ膜３５の下層側の
電極３２，３３やプラスチック基板２１などが加熱さ
れ、これらの温度が上昇するおそれがあるため、パルス
レーザビーム３６としては、短波長のものを用いること
が好ましい。
【００４９】以上により、活性領域が多結晶Ｓｉ膜によ
り構成された、トップゲート型の薄膜トランジスタが製
造される。なお、この第３の実施形態における上述の各
プロセスは、いずれも、プラスチック基板２１の耐熱温
度以下の温度で行われる。
り構成された、トップゲート型の薄膜トランジスタが製
造される。なお、この第３の実施形態における上述の各
プロセスは、いずれも、プラスチック基板２１の耐熱温
度以下の温度で行われる。
【００５０】この第３の実施形態によれば、トップゲー
ト型の薄膜トランジスタを製造する場合において、第１
の実施形態と同様な効果を得ることができる。また、こ
の第３の実施形態の場合、パルスレーザビーム３５がア
モルファスＳｉ膜３４で吸収されるため、このアモルフ
ァスＳｉ膜３４の下層にパルスレーザビーム３５が照射
されることを防止することもできる。
ト型の薄膜トランジスタを製造する場合において、第１
の実施形態と同様な効果を得ることができる。また、こ
の第３の実施形態の場合、パルスレーザビーム３５がア
モルファスＳｉ膜３４で吸収されるため、このアモルフ
ァスＳｉ膜３４の下層にパルスレーザビーム３５が照射
されることを防止することもできる。
【００５１】以上この発明の実施形態について具体的に
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、プロセスなどはあくまで例にすぎず、
必要に応じてこれらと異なる数値、材料、構造、プロセ
スを用いてもよい。具体的には、例えば、上述の第１〜
第３の実施形態においては、ポリエチレンサルフォンか
らなるプラスチック基板１，２１に代えて、それぞれ、
例えば耐熱温度が１００℃程度のポリエチレンテレフタ
レート（ＰＥＴ）からなるプラスチック基板を用いても
よく、これ以外にも、例えばポリメチルメタクリレ−ト
（ＰＭＭＡ）からなるプラスチック基板またはポリカー
ボネート（ＰＣ）からなるプラスチック基板などを用い
てもよい。なお、上述の第１〜第３の実施形態において
は、これらのプラスチック基板に代えて、例えばガラス
基板などを用いても構わない。また、上述の第１および
第２の実施形態においては、Ｓｉ膜５としてアモルファ
ス状のものを用いているが、これは、多結晶状のものを
用いてもよい。また、上述の第３の実施形態におけるＳ
ｉ膜２３としては、アモルファス状のものを用いること
が好ましいが、場合によっては多結晶状のものを用いて
もよい。
説明したが、この発明は、上述の実施形態に限定される
ものではなく、この発明の技術的思想に基づく各種の変
形が可能である。例えば、実施形態において挙げた数
値、材料、構造、プロセスなどはあくまで例にすぎず、
必要に応じてこれらと異なる数値、材料、構造、プロセ
スを用いてもよい。具体的には、例えば、上述の第１〜
第３の実施形態においては、ポリエチレンサルフォンか
らなるプラスチック基板１，２１に代えて、それぞれ、
例えば耐熱温度が１００℃程度のポリエチレンテレフタ
レート（ＰＥＴ）からなるプラスチック基板を用いても
よく、これ以外にも、例えばポリメチルメタクリレ−ト
（ＰＭＭＡ）からなるプラスチック基板またはポリカー
ボネート（ＰＣ）からなるプラスチック基板などを用い
てもよい。なお、上述の第１〜第３の実施形態において
は、これらのプラスチック基板に代えて、例えばガラス
基板などを用いても構わない。また、上述の第１および
第２の実施形態においては、Ｓｉ膜５としてアモルファ
ス状のものを用いているが、これは、多結晶状のものを
用いてもよい。また、上述の第３の実施形態におけるＳ
ｉ膜２３としては、アモルファス状のものを用いること
が好ましいが、場合によっては多結晶状のものを用いて
もよい。
【００５２】また、上述の第１〜第３の実施形態におい
ては、パルスレーザビーム１５，３６の光源として、Ｘ
ｅＣｌエキシマレーザ（波長３０８ｎｍ）を用いている
が、パルスレーザビーム１５，３６の光源としては、例
えば、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、Ａｒ
Ｆエキシマレーザ（波長１９３ｎｍ）などを用いること
も可能である。また、パルスレーザビーム１５，３６に
代えて、電子ビームやイオンビームを照射するようにし
てもよい。
ては、パルスレーザビーム１５，３６の光源として、Ｘ
ｅＣｌエキシマレーザ（波長３０８ｎｍ）を用いている
が、パルスレーザビーム１５，３６の光源としては、例
えば、ＫｒＦエキシマレーザ（波長２４８ｎｍ）、Ａｒ
Ｆエキシマレーザ（波長１９３ｎｍ）などを用いること
も可能である。また、パルスレーザビーム１５，３６に
代えて、電子ビームやイオンビームを照射するようにし
てもよい。
【００５３】また、上述の第１〜第３の実施形態におい
ては、活性領域が多結晶Ｓｉ膜により構成された薄膜ト
ランジスタの製造する場合を例に、多結晶Ｓｉ膜を水素
化する場合について説明したが、この発明は、アモルフ
ァスＳｉ膜を水素化する場合にも同様に適用することが
できる。また、この発明は、単結晶デバイスの界面欠陥
を減少させる場合にも適用可能である。
ては、活性領域が多結晶Ｓｉ膜により構成された薄膜ト
ランジスタの製造する場合を例に、多結晶Ｓｉ膜を水素
化する場合について説明したが、この発明は、アモルフ
ァスＳｉ膜を水素化する場合にも同様に適用することが
できる。また、この発明は、単結晶デバイスの界面欠陥
を減少させる場合にも適用可能である。
【００５４】
【発明の効果】以上説明したように、この発明によれ
ば、パルスエネルギービームを照射して水素含有膜を加
熱することにより水素含有膜中の水素を半導体膜に拡散
させるようにしていることにより、水素含有膜を選択的
に加熱することによって半導体膜の水素化することがで
きるので、プラスチック基板のような低耐熱性の基板を
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる半導体装置の製造方
法を提供することができる。特に、製造すべき半導体装
置が、半導体膜を活性領域とする薄膜トランジスタであ
る場合は、その活性領域を構成する半導体膜のトラップ
密度を効果的に低減することが可能となり、特性の良好
な薄膜トランジスタを製造することができる。
ば、パルスエネルギービームを照射して水素含有膜を加
熱することにより水素含有膜中の水素を半導体膜に拡散
させるようにしていることにより、水素含有膜を選択的
に加熱することによって半導体膜の水素化することがで
きるので、プラスチック基板のような低耐熱性の基板を
用いた場合であっても、基板に損傷を与えることなく半
導体膜の水素化を行うことができる半導体装置の製造方
法を提供することができる。特に、製造すべき半導体装
置が、半導体膜を活性領域とする薄膜トランジスタであ
る場合は、その活性領域を構成する半導体膜のトラップ
密度を効果的に低減することが可能となり、特性の良好
な薄膜トランジスタを製造することができる。
【図面の簡単な説明】
【図１】 この発明の第１の実施形態による薄膜トラン
ジスタの製造方法を説明するための断面図である。
ジスタの製造方法を説明するための断面図である。
【図２】 この発明の第１の実施形態による薄膜トラン
ジスタの製造方法を説明するための断面図である。
ジスタの製造方法を説明するための断面図である。
【図３】 この発明の第１の実施形態による薄膜トラン
ジスタの製造方法を説明するための断面図である。
ジスタの製造方法を説明するための断面図である。
【図４】 この発明の第１の実施形態による薄膜トラン
ジスタの製造方法を説明するための断面図である。
ジスタの製造方法を説明するための断面図である。
【図５】 この発明の第１の実施形態による薄膜トラン
ジスタの製造方法を説明するための断面図である。
ジスタの製造方法を説明するための断面図である。
【図６】 この第１の実施形態による薄膜トランジスタ
の製造方法により作製された試料におけるゲート電圧−
ドレイン電流特性の、パルスレーザビームの照射エネル
ギー密度および照射パルス数依存性を示すグラフであ
る。
の製造方法により作製された試料におけるゲート電圧−
ドレイン電流特性の、パルスレーザビームの照射エネル
ギー密度および照射パルス数依存性を示すグラフであ
る。
【図７】 この第１の実施形態による薄膜トランジスタ
の製造方法により、パルスレーザビームの照射エネルギ
ー密度を１００ｍＪ／ｃｍ2 として作製された試料にお
けるゲート電圧−ドレイン電流特性の、照射パルス数依
存性を示すグラフである。
の製造方法により、パルスレーザビームの照射エネルギ
ー密度を１００ｍＪ／ｃｍ2 として作製された試料にお
けるゲート電圧−ドレイン電流特性の、照射パルス数依
存性を示すグラフである。
【図８】 図７より求めたパルスレーザビームの照射パ
ルス数と、ゲート電圧が２０Ｖのときのドレイン電流と
の関係を示すグラフである。
ルス数と、ゲート電圧が２０Ｖのときのドレイン電流と
の関係を示すグラフである。
【図９】 この第１の実施形態による薄膜トランジスタ
の製造方法により、パルスレーザビームの照射エネルギ
ー密度を４０ｍＪ／ｃｍ2 から１００ｍＪ／ｃｍ2 まで
１０ｍＪ／ｃｍ2 のステップで増加させ、各照射エネル
ギー密度における照射パルス数を１００パルスとして作
製された試料における、ゲート電圧−ドレイン電流を示
すグラフである。
の製造方法により、パルスレーザビームの照射エネルギ
ー密度を４０ｍＪ／ｃｍ2 から１００ｍＪ／ｃｍ2 まで
１０ｍＪ／ｃｍ2 のステップで増加させ、各照射エネル
ギー密度における照射パルス数を１００パルスとして作
製された試料における、ゲート電圧−ドレイン電流を示
すグラフである。
【図１０】 この発明の第２の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１１】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１２】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１３】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１４】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１５】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
【図１６】 この発明の第３の実施形態による薄膜トラ
ンジスタの製造方法を説明するための断面図である。
ンジスタの製造方法を説明するための断面図である。
１，２１・・・プラスチック基板、２，２２・・・保護
膜、３，２７・・・ゲート電極、４，２４・・・ゲート
絶縁膜、５，２３・・・Ｓｉ膜、６・・・ＳｉＯ2 膜、
７，２８・・・レジストパターン、８，２９・・・ソー
ス領域、９，３０・・・ドレイン領域、１０、１５，２
５，３６・・・パルスレーザビーム、１１，２６・・・
多結晶Ｓｉ膜、１２，１３，３２，３３・・・電極、１
４，３４・・・ＳｉＮx 膜、１６・・・金属膜、３１・
・・絶縁膜、３５・・・アモルファスＳｉ膜
膜、３，２７・・・ゲート電極、４，２４・・・ゲート
絶縁膜、５，２３・・・Ｓｉ膜、６・・・ＳｉＯ2 膜、
７，２８・・・レジストパターン、８，２９・・・ソー
ス領域、９，３０・・・ドレイン領域、１０、１５，２
５，３６・・・パルスレーザビーム、１１，２６・・・
多結晶Ｓｉ膜、１２，１３，３２，３３・・・電極、１
４，３４・・・ＳｉＮx 膜、１６・・・金属膜、３１・
・・絶縁膜、３５・・・アモルファスＳｉ膜
Claims (11)
- 【請求項１】 基板上に半導体膜を形成する工程と、 上記半導体膜上に水素含有膜を形成する工程と、 パルスエネルギービームを照射して上記水素含有膜を加
熱することにより上記水素含有膜中の水素を上記半導体
膜に拡散させる工程とを有することを特徴とする半導体
装置の製造方法。 - 【請求項２】 上記パルスエネルギービームのエネルギ
ー密度、パルス数およびパルス幅を上記半導体膜が溶融
しないように設定することを特徴とする請求項１記載の
半導体装置の製造方法。 - 【請求項３】 上記パルスエネルギービームは、レーザ
ビーム、電子ビームまたはイオンビームであることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項４】 上記基板上に上記半導体膜を形成した
後、上記半導体膜上に上記水素含有膜を形成する前に、
別のパルスエネルギービームを照射して上記半導体膜を
結晶化または再結晶化する工程をさらに有し、上記水素
含有膜の加熱に用いられる上記パルスエネルギービーム
のエネルギー密度を、上記半導体膜の結晶化または再結
晶化に用いられる上記別のパルスエネルギービームのエ
ネルギー密度より低く設定することを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項５】 上記基板は、ポリエチレンサルフォン、
ポリエチレンテレフタレート、ポリメチルメタクリレ−
トまたはポリカーボネートからなるプラスチック基板で
あることを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項６】 上記半導体膜は、多結晶シリコン膜、非
晶質シリコン膜または単結晶シリコン膜であることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項７】 上記水素含有膜は、水素を含有する窒化
シリコン膜、水素を含有する非晶質シリコン膜またはこ
れらの積層膜であることを特徴とする請求項１記載の半
導体装置の製造方法。 - 【請求項８】 上記半導体膜上に上記水素含有膜を形成
した後、上記パルスエネルギービームの照射により上記
水素含有膜を加熱する前に、上記水素含有膜上に上記パ
ルスエネルギービームを吸収する膜を形成する工程をさ
らに有し、上記パルスエネルギービームを照射して上記
パルスエネルギービームを吸収する膜を加熱することに
より上記水素含有膜を加熱するようにしたことを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項９】 上記パルスビームエネルギーを吸収する
膜は、モリブデン、タンタルまたはタングステンからな
る金属膜であることを特徴とする請求項８記載の半導体
装置の製造方法。 - 【請求項１０】 上記パルスビームエネルギーを吸収す
る膜は、シリコンからなる半導体膜であることを特徴と
する請求項８記載の半導体装置の製造方法。 - 【請求項１１】 上記半導体装置は、上記半導体膜を活
性領域とする薄膜トランジスタであることを特徴とする
請求項１記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22029998A JP4174862B2 (ja) | 1998-08-04 | 1998-08-04 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
| US09/362,055 US6806169B2 (en) | 1998-08-04 | 1999-07-28 | Semiconductor device manufacturing method |
| KR1019990031915A KR100615502B1 (ko) | 1998-08-04 | 1999-08-04 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22029998A JP4174862B2 (ja) | 1998-08-04 | 1998-08-04 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058836A true JP2000058836A (ja) | 2000-02-25 |
| JP4174862B2 JP4174862B2 (ja) | 2008-11-05 |
Family
ID=16748990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22029998A Expired - Fee Related JP4174862B2 (ja) | 1998-08-04 | 1998-08-04 | 薄膜トランジスタの製造方法および半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6806169B2 (ja) |
| JP (1) | JP4174862B2 (ja) |
| KR (1) | KR100615502B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176003A (ja) * | 2000-12-07 | 2002-06-21 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
| JP2005175476A (ja) * | 2003-12-06 | 2005-06-30 | Samsung Electronics Co Ltd | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 |
| WO2006128247A1 (en) * | 2005-06-03 | 2006-12-07 | Csg Solar Ag | Method and apparatus for hydrogenation of thin film silicon on glass |
| JP2007028297A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | Ｓａｗデバイスの製造方法 |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US7964250B2 (en) | 2006-02-21 | 2011-06-21 | Samsung Electronics Co., Ltd. | Flexible display device having enhanced thin film semiconductive layer and method of manufacture |
| JP2015146427A (ja) * | 2008-07-31 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003053577A1 (fr) * | 2001-12-21 | 2003-07-03 | Nippon Sheet Glass Co., Ltd. | Element avec fonction photocatalytique et procede de fabrication de celui-ci |
| GB0222450D0 (en) * | 2002-09-27 | 2002-11-06 | Koninkl Philips Electronics Nv | Method of manufacturing an electronic device comprising a thin film transistor |
| CN100482346C (zh) * | 2003-06-09 | 2009-04-29 | 日本板硝子株式会社 | 光催化剂构件 |
| US20050101160A1 (en) * | 2003-11-12 | 2005-05-12 | Diwakar Garg | Silicon thin film transistors and solar cells on plastic substrates |
| EP1852402A1 (en) * | 2004-12-06 | 2007-11-07 | Nippon Sheet Glass Company Limited | Glass member having photocatalytic function and heat ray reflective function, and double layer glass employing it |
| US7436044B2 (en) * | 2006-01-04 | 2008-10-14 | International Business Machines Corporation | Electrical fuses comprising thin film transistors (TFTS), and methods for programming same |
| TWI422035B (zh) * | 2009-12-22 | 2014-01-01 | Au Optronics Corp | 半導體元件結構及其製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4737379A (en) * | 1982-09-24 | 1988-04-12 | Energy Conversion Devices, Inc. | Plasma deposited coatings, and low temperature plasma method of making same |
| US5198371A (en) * | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
| US5304509A (en) * | 1992-08-24 | 1994-04-19 | Midwest Research Institute | Back-side hydrogenation technique for defect passivation in silicon solar cells |
| DE69416363T2 (de) * | 1993-03-23 | 1999-09-23 | Tdk Corp | Abbildendes festkörperbauteil und herstellungsverfahren dafür |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| US5620906A (en) * | 1994-02-28 | 1997-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device by introducing hydrogen ions |
| JP3148519B2 (ja) * | 1994-06-24 | 2001-03-19 | シャープ株式会社 | 液晶表示素子の製造方法 |
| JP3389387B2 (ja) * | 1994-11-29 | 2003-03-24 | 三洋電機株式会社 | 薄膜多結晶半導体層の形成方法 |
| JP3865145B2 (ja) * | 1996-01-26 | 2007-01-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6107641A (en) * | 1997-09-10 | 2000-08-22 | Xerox Corporation | Thin film transistor with reduced parasitic capacitance and reduced feed-through voltage |
| JPH11102861A (ja) * | 1997-09-25 | 1999-04-13 | Toshiba Corp | 多結晶シリコン薄膜の製造方法 |
| TW457555B (en) * | 1998-03-09 | 2001-10-01 | Siemens Ag | Surface passivation using silicon oxynitride |
| US6165896A (en) * | 1998-06-25 | 2000-12-26 | Siemens Aktiengesellschaft | Self-aligned formation and method for semiconductors |
| US6028015A (en) * | 1999-03-29 | 2000-02-22 | Lsi Logic Corporation | Process for treating damaged surfaces of low dielectric constant organo silicon oxide insulation material to inhibit moisture absorption |
-
1998
- 1998-08-04 JP JP22029998A patent/JP4174862B2/ja not_active Expired - Fee Related
-
1999
- 1999-07-28 US US09/362,055 patent/US6806169B2/en not_active Expired - Fee Related
- 1999-08-04 KR KR1019990031915A patent/KR100615502B1/ko not_active IP Right Cessation
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176003A (ja) * | 2000-12-07 | 2002-06-21 | Sony Corp | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び薄膜半導体素子 |
| KR101026644B1 (ko) * | 2003-01-08 | 2011-04-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
| US7919779B2 (en) | 2003-01-08 | 2011-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing thereof |
| JP2005175476A (ja) * | 2003-12-06 | 2005-06-30 | Samsung Electronics Co Ltd | 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法 |
| WO2006128247A1 (en) * | 2005-06-03 | 2006-12-07 | Csg Solar Ag | Method and apparatus for hydrogenation of thin film silicon on glass |
| US8039051B2 (en) | 2005-06-03 | 2011-10-18 | Csg Solar Ag | Method and apparatus for hydrogenation of thin film silicon on glass |
| JP2007028297A (ja) * | 2005-07-19 | 2007-02-01 | Seiko Epson Corp | Ｓａｗデバイスの製造方法 |
| US7964250B2 (en) | 2006-02-21 | 2011-06-21 | Samsung Electronics Co., Ltd. | Flexible display device having enhanced thin film semiconductive layer and method of manufacture |
| JP2015146427A (ja) * | 2008-07-31 | 2015-08-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9412798B2 (en) | 2008-07-31 | 2016-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9859441B2 (en) | 2008-07-31 | 2018-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4174862B2 (ja) | 2008-11-05 |
| US6806169B2 (en) | 2004-10-19 |
| KR100615502B1 (ko) | 2006-08-25 |
| US20020004289A1 (en) | 2002-01-10 |
| KR20000017056A (ko) | 2000-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5904770A (en) | Method of manufacturing a semiconductor device | |
| US5543352A (en) | Method for manufacturing a semiconductor device using a catalyst | |
| JP2860869B2 (ja) | 半導体装置およびその作製方法 | |
| US6465288B1 (en) | Method of manufacturing a semiconductor device using a crystalline semiconductor film | |
| US6815269B2 (en) | Thin-film transistor and method for manufacturing the same | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| KR19980086477A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP4174862B2 (ja) | 薄膜トランジスタの製造方法および半導体装置の製造方法 | |
| US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
| JP2006060185A (ja) | 薄膜トランジスタの製造方法 | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| KR980012600A (ko) | 반도체 장치 및 박막 트랜지스터의 제조 방법 | |
| US20020016027A1 (en) | Method of manufacturing semiconductor device | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| KR20080025288A (ko) | 반도체막의 결정화 방법 및 이 방법에 의해 결정화된반도체막 | |
| US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
| JP3190512B2 (ja) | 半導体作製方法 | |
| JPH08339960A (ja) | 半導体装置の作製方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JP3291845B2 (ja) | 結晶成長方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06333827A (ja) | 結晶成長方法およびｍｏｓ型トランジスタのチャネル形成方法 | |
| JPH05235039A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06342912A (ja) | 薄膜半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050309 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080630 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080729 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080811 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110829 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |