JP2005150743A - ラテラル結晶化のための方法 - Google Patents

ラテラル結晶化のための方法 Download PDF

Info

Publication number
JP2005150743A
JP2005150743A JP2004329838A JP2004329838A JP2005150743A JP 2005150743 A JP2005150743 A JP 2005150743A JP 2004329838 A JP2004329838 A JP 2004329838A JP 2004329838 A JP2004329838 A JP 2004329838A JP 2005150743 A JP2005150743 A JP 2005150743A
Authority
JP
Japan
Prior art keywords
laser
substrate
pulse
silicon film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004329838A
Other languages
English (en)
Other versions
JP4931102B2 (ja
Inventor
Apostolos T Voutsas
ティー． ブートサス アポストロス
Robert S Sposili
エス． スポシル ロバート
Mark A Crowder
エー． クロウダー マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JP2005150743A publication Critical patent/JP2005150743A/ja
Application granted granted Critical
Publication of JP4931102B2 publication Critical patent/JP4931102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B13/00—Single-crystal growth by zone-melting; Refining by zone-melting
    • C30B13/16—Heating of the molten zone
    • C30B13/22—Heating of the molten zone by irradiation or electric discharge
    • C30B13/24—Heating of the molten zone by irradiation or electric discharge using electromagnetic waves
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 ラテラル成長長さ（ＬＧＬ）を増大させるためのラテラル結晶化プロセスの提供。
【解決手段】 基板の局所化領域が短時間の間加熱され基板の局所化領域が加熱されている間、基板の上に位置するシリコン膜を照射してシリコン膜をアニールし、加熱された基板領域と熱接触するシリコン膜の一部分を結晶化する。ＣＯ２レーザを加熱源として使用して基板を加熱し、他方紫外線レーザまたは可視スペクトルレーザを使用して膜を照射および結晶化するラテラル結晶化プロセス。
【選択図】なし

Description

本発明は、一般に多結晶薄膜を形成する方法に関し、より具体的には、レーザアニールおよびラテラル結晶化を用いる方法に関する。
多結晶シリコン薄膜を使用して、ピクセルスイッチング素子用の薄膜トランジスタ（ＴＦＴ）および他の集積回路が表示基板上に同時に形成、製造される。これらの薄膜およびＴＦＴを用いて、例えば、ガラス、プラスチック、または金属等の種々の基板上に集積回路を製造できる。これらの薄膜およびＴＦＴは、さらに非表示用途にも用いられ得る。例えば、センサ、ＡＳＩＣＳ、メモリモジュール、またはプリンタヘッド等の非表示用途が考えられる。
多結晶シリコン膜（ポリＳｉとのいう）は、アモルファスシリコンまたは微結晶シリコンを結晶化することによって生成され得る。高品質ポリＳｉ膜は、ラテラル成長プロセス（ラテラル結晶化ともいう）を用いて生成され得る。さらに、高品質ポリＳｉ膜を用いて高性能ポリＳｉ ＴＦＴを生成できる。膜およびそれから得られるＴＦＴの品質は、結晶特性に大きく左右される。高品質ポリＳｉ膜を生成するために、エキシマレーザを用いて結晶が横方向に成長するようにアモルファスシリコンを結晶化するレーザ誘起ラテラル結晶化が使用されてきた。レーザを移動させて隣接する領域を連続的に露光することによって、走査方向に配向された長い結晶粒を有する多結晶膜を形成することが可能である。
レーザ誘起ラテラル結晶化および関連の結晶化技術の成功にもかかわらず、高品質ポリＳｉ材料を生成する上での問題点は残っている。生成された膜の材料特性がやはり不均一である。均一性の欠如は、部分的に、ラテラル成長の方向に沿ってサブ境界（ｓｕｂ−ｂｏｕｎｄａｒｙ）が形成されることによって生じる。サブ境界は、活性層内にトラップ状態を生成し、これによりデバイスの動作が変調され得、その結果、閾値電圧などのデバイス特性に不均一性をもたらす。別の問題は、レーザショットごとに結晶が横方向に成長する距離であるラテラル成長長さ（ＬＧＬ）に関する。ＬＧＬは、現在、約３〜５μｍ未満に制限されている。このＬＧＬの制限もまた、走査することによる連続的結晶化を採用する技術に影響を及ぼす。なぜなら、連続的レーザショット間の移動ピッチ（ｐ）は、この移動ピッチがＬＧＬ未満（ｐ＜ＬＧＬ）である必要があるという点で、さらに制限されているからである。デバイスを製造するために望ましい約３０μｍ〜１００μｍの長さにわたる結晶化はレーザの照射回数を多く必要とするので、プロセス時間が増大し、生産性が低下する。
従って、ＬＧＬを大きくするプロセスが提供される。この方法はまた、同時にサブ境界間の間隔を大きくするので、サブ境界によって引き起こされる不均一性の問題にデバイス特性が影響されにくくなる。
ラテラル結晶化のプロセスは、基板表面上にシリコン膜を提供するステップを包含する。基板表面の局所化基板領域をレーザ熱源に暴露する。レーザ熱源は、例えば、ＣＯ２レーザであり得る。局所化基板領域と熱接触するシリコン膜の一部分は、レーザアニール源からの照射によって結晶化される。レーザアニール源は、エキシマレーザ等の紫外線レーザ、または固体レーザの第２高調波等の可視光レーザであり得る。
本発明のラテラル結晶化プロセスは、基板表面上にシリコン膜を提供するステップと、
該基板表面上の局所化領域を、該基板が著しく損傷しないように短時間の間、該基板の融点を越える温度に加熱するステップと、該局所化基板領域を該基板の該融点に維持しながら、該基板領域と熱接触する該シリコン膜の一部分を照射して、該シリコン膜の該部分を結晶化するステップとを包含する。
本発明のラテラル結晶化プロセスは、基板表面上にシリコン膜を提供するステップと、
該基板表面上の局所化基板領域を、レーザ加熱源を用いて露光するステップと、該シリコン膜をレーザアニール源に暴露することによって、該局所化基板領域と熱接触する該シリコン膜の一部分をアニールするステップとを包含する。
前記基板表面はＳｉＯ２であり、前記レーザ加熱源は約９〜１１μｍの光波長を有してもよい。
前記レーザ加熱源はＣＯ２レーザでもよい。
前記ＣＯ２レーザは約０．０１ミリ秒〜１ミリ秒のパルス持続時間を有してもよい。
前記レーザアニール源は、エキシマレーザでもよい。
前記エキシマレーザは、ＸｅＣｌレーザまたはＫｒＦレーザでもよい。
前記エキシマレーザは約３０ナノ秒〜３００ナノ秒のパルス持続時間を有してもよい。
前記レーザアニール源は固体レーザでもよい。
前記固体レーザは２倍周波数Ｎｄ−ＹＡＧレーザまたは２倍周波数Ｎｄ−ＹＶＯ４レーザでもよい。
前記固体レーザは３倍周波数Ｎｄ−ＹＡＧレーザまたは３倍周波数Ｎｄ−ＹＶＯ４レーザでもよい。
前記レーザアニール源は約１００Ｈｚ〜５００Ｈｚの放射周波数を有してもよい。
前記レーザアニール源は約１０ｋＨｚ〜１００ｋＨｚの放射周波数を有してもよい。
前記レーザ加熱源がパルス化され、前記アニール源が化パルスされ、かつ該レーザ加熱源は該アニール源のパルスによる前記シリコン膜の照射の前に該基板を照射してもよい。
前記レーザアニール源のパルスは前記レーザ加熱源のパルスよりも短く、かつ該レーザ加熱源のパルス中に開始してもよい。
前記レーザアニール源のパルスは前記レーザ加熱源のパルス中に完了してもよい。
前記レーザアニール源のパルスは前記レーザ加熱源のパルスの後に生じてもよい。
本発明のラテラル結晶化プロセスは、ＳｉＯ２層と熱接触するシリコン膜を基板上に提供するステップと、該ＳｉＯ２層の一部分を、約０．０１ミリ秒〜１ミリ秒の持続時間を有するＣＯ２レーザパルスに暴露するステップであって、これにより該ＳｉＯ２層の該暴露部分が加熱される、ステップと、該シリコン膜の一部分をパルス化エキシマレーザまたはパルス化固体レーザの第２高調波を用いて照射することによって、該ＳｉＯ２層の該加熱部分と熱接触する該シリコン膜の一部分を結晶化するステップとを包含する。
レーザアニールの物理に関する理論的研究によって、ラテラル成長長さ（ＬＧＬ）が、過冷却溶融シリコン内に核生成が生じることを防止する温度範囲で、または、この温度範囲をわずかに越える温度で溶融Ｓｉ膜が維持できる時間と関連することが明らかにされた。本明細書中で核生成温度とは、その温度範囲より低い場合に核形成が生じる温度をいう。結晶化の間のＳｉの温度は、部分的に、照射領域からの熱損失率に左右される。照射領域は、レーザアニールの間に照射されるシリコン膜の部分のことである。核生成温度以上の場合、時間が長くなるにつれて熱損失はより遅くなる。照射領域内のＳｉが核生成温度よりも高い時間が長くなるほど、結果として生じるラテラル成長長さが長くなる。
基板の定常温度が上昇すると、冷却溶融Ｓｉ膜からの熱損失率が低減する。図１は、３つの基板温度に対応するレーザ照射されたＳｉ膜の温度履歴を示す。温度履歴は、照射領域内の特定の位置の時間に対する温度のプロットのことである。図１は、Ｓｉ膜の照射領域の表面の温度履歴のプロットを示す。第１の温度履歴１２は、約３００Ｋの室温での基板上のシリコン膜についてのものである。第２の温度履歴１４は、約９００Ｋでの基板上のシリコン膜についてのものである。第３の温度履歴１６は、約１２００Ｋでの基板上のシリコン膜についてのものである。一般に、３つのプロットは、レーザパルスによって照射された膜に対していくつかの共通パターンを示す。レーザパルスは、Ｓｉ膜を加熱し、その温度を数ナノ秒内に急速に上昇させて、Ｓｉ膜の照射領域を溶融する。レーザパルスの照射期間は、３０〜３００ナノ秒であり得る。図１に示す例においては３０ナノ秒であった。一旦レーザパルスが終了した後も、溶融Ｓｉ膜の温度はレーザによって膜に導入されたエネルギーに対応して、最高温度に達するまで上昇し続ける。最高点の温度値は、レーザフルエンス、基板温度、パルス持続時間、および膜厚などの要因およびその他の要因に左右される。熱は、照射領域の下部および周囲の非溶融膜への伝導、ならびに上面からの放射によって除去されるので、照射領域の温度は最大値に達した後、熱が照射領域から除去されるにしたがって低下する。伝導は、熱除去プロセスの主な部分を占める傾向がある。溶融Ｓｉ領域の温度が膜の融点より下がると、膜内にラテラル成長が生じる。融点未満の温度で存在する溶融Ｓｉは、過冷却液と呼ばれる。このような液体は、実質的に融点未満の温度で存在し得る。例えば、結晶シリコンは、１４１０℃の融点を有するが、過冷却Ｓｉは、約９００℃といった低い温度で存在し得る。温度が低下し続けるとラテラル成長が継続する。しかしながら、核生成の確率は、溶融Ｓｉの過冷却の量と関連する。過冷却液の温度が低いほど、Ｓｉ融液内に核生成が生じる確率が高くなる。核生成は、ラテラル成長プロセスを阻害するので、ラテラル成長長さが制限される。核生成が生じた場合、潜熱の放出は、再結晶化されたＳｉ膜の温度を瞬間的に上昇させ、これは、温度履歴上に隆起として現れる。核生成温度は固定されないが、核生成は温度および時間の確率過程であるので、核生成の確率がラテラル結晶化プロセスを妨害するほどに十分高くなるような温度帯域を特定することが可能である。この帯域は、実験的に約１２００Ｋ〜１３００Ｋの範囲に決定されてきた。図１における水平方向の破線は、この帯域のほぼ中心に対応する。溶融Ｓｉ膜が純粋なラテラル成長か、またはラテラル成長と核生成プロセスとの組み合わせによって完全に固体Ｓｉに変化した後も、図１に示されるように、温度は降下し続ける。
３つの異なった基板温度に関する３つの温度履歴プロットを比較することによって、基板の温度が膜の温度履歴の特性に及ぼす大きな影響が示される。より高い基板温度は、溶融Ｓｉが核生成の確率に対応する帯域よりも高い温度に留まる時間である平均急冷時間を長くする。約１２００Ｋの基板の場合の平均急冷時間１８が示される。基板温度が高くなることによってもまた、進行中の（ａｄｖａｎｃｉｎｇ）固体界面の速度である凝固速度が低下する。凝固速度は、約１２００Ｋの基板温度を用いる場合について２２で示される温度履歴曲線の勾配によって与えられ、材料の欠陥生成する傾向と関連する。また、基板温度が高くなることによってサブ境界の間隔が大きくなる。基板温度がＳｉ融点に近づくにつれて、約２〜５μｍのオーダーのサブ境界間隔を得ることができる。これに対して、基板温度が室温に対応する場合、サブ境界間隔は、約０．２〜０．５μｍのオーダーにすぎない。膜が融点未満であるが高核生成確率に対応する帯域を超えて維持される時間が長いほど、より長いＬＧＬが達成される。
高い基板温度（例えば、１２００Ｋよりも高い）を用いることの利点は明らかであるが、これらの温度は、表示基板に一般的に用いられるガラス基板に不適合である。表示ガラスを、約６００℃を超える定常温度に維持することは実用的でない。
しかしながら、加熱の期間が十分に短く、かつ加熱領域が十分に小さい場合は、高温度にしても基板に著しい損傷を引き起こずに、より高い基板温度の利点のいくつかを引き出し得る。例えば、Ｓｉの照射領域の直下のガラス基板への加熱が十分に短い時間で行われた場合、基板に著しい損傷を引き起こすことなく、より高い基板温度の利点を得ることができる。著しい損傷とは、さらなる処理ができなくなるほどの、または所期の目的のために使用することが全く不可能となるほどの基板の損傷を意味する。従って、ある程度の基板の劣化であれば、パラメータまたは製造歩留まりが影響を受けるとしても、許容可能であり得る。
本発明の方法の１実施形態では、第１のレーザ源を使用してシリコン膜を照射し、第２のレーザ源を使用してシリコン膜の下に位置する基板を加熱する。Ｓｉは、紫外線−可視光域（例えば、０．８μｍ未満）で強く吸収するので、第１のレーザ源は、この紫外線−可視光域で放射することが好ましい。例えば、第１のレーザ源として、エキシマレーザが使用可能である。ＳｉＯ２、および、例えば、ＣＯＲＮＩＮＧ１７３７等のホウケイ酸ガラスといったガラスは、約９〜１１μｍの遠赤外線領域で強く吸収する。第２のレーザ源は、この遠赤外線領域で放射することが好ましい。ＣＯ２レーザは、１０．６μｍの波長で商業的に入手可能であり、第２のレーザ源として適切である。
単一ＣＯ２レーザパルス用の基板のピーク温度および温度履歴を制御する主なパラメータは、瞬時パワー（エネルギー／時間）、瞬時パワー密度（瞬時パワー／面積）、およびフルエンス（瞬時パワー密度×パルス持続時間であり、エネルギー／面積／パルスに対応する）を含む。いくつかのレーザシステムでは、瞬時パワーは固定パラメータである。この場合、瞬時パワー密度（ＩＰＤ）は、ビーム面積を調節することによって調節され得る。同様に、フルエンスは、ビーム面積を調節することによって、およびパルス持続時間を制御することによって調節され得る。ビーム面積が低減すると、ＩＰＤおよびフルエンスの両方が増大する。しかし、フルエンスは、レーザパルス持続時間を調節することによってＩＰＤから独立して制御され得る。
複数のレーザパルスを使用して基板を加熱している場合、平均パワー密度はまた、温度履歴に影響を及ぼし得る。平均パワー密度は、フルエンス×繰り返し速度（ｒｅｐｅｔｉｔｉｏｎ ｒａｔｅ）に対応し、また瞬時パワー密度×デューティサイクルに対応する。デューティサイクルは、ＣＯ２レーザが実際に発射される時間の割合である。平均パワー密度は、フルエンスおよびＩＰＤの両方に影響を及ぼすビーム面積を調節するか、フルエンスに影響を及ぼすパルス幅を調節するか、またはフルエンスまたはＩＰＤとは関係なくデューティサイクルおよび平均パワー密度に影響を及ぼす繰り返し速度を調節することによって制御され得る。
連続的ラテラル凝固プロセスにおいて、アニールレーザ源は、アニール暴露間のラテラル成長長さ（ＬＧＬ）の所定の割合である走査距離だけ移動される。基板が連続的に走査される場合、所望の走査距離に達するとアニールレーザ源が発射され得る。本発明の方法の１実施形態では、ＣＯ２レーザは、アニール暴露とともに走査され得る。これにより、走査が進行するにつれ、基板の所与の領域が複数回露光される。従って、累積平均パワー密度は、基板の温度履歴に影響を及ぼす。累積平均パワー密度は、平均パワー密度×所与の位置が暴露される照射回数である。アニールレーザ照射ごとにＣＯ２レーザ照射が１回である本発明の方法の１実施形態では、照射回数は、走査方向のビーム全体の距離をＣＯ２レーザのステップサイズで割ることによって決まる。
別の実施形態では、基板を連続的に走査する際に、アニールレーザの照射と照射の間に複数のＣＯ２レーザショットが行われる。この場合、照射回数は、やはり走査方向のビーム全体の距離をＣＯ２レーザのステップサイズで割ることによって決定される。ＣＯ２レーザは、アニールレーザと同じステップサイズまたはビーム全体の距離を有さなくてもよい。
別の実施形態では、基板は離散のステップで走査され、アニールレーザの照射と照射の間に複数のＣＯ２レーザショットが行われる。この場合、照射回数は、走査のステップとステップの間のＣＯ２レーザ照射回数に走査方向のＣＯ２ビーム全体の距離を掛けて、ＣＯ２レーザステップサイズで割ることによって決定され得る。
図２は、例として１ｍｍ２ビーム面積を用いる３つのパルスの温度履歴を示す。パルスは、パルス持続時間およびフルエンスによって特徴付けられる。第１の曲線３２は、１５ｍＪ／ｍｍ２での４００μｓパルスに対応する。第２の曲線３４は、１０ｍＪ／ｍｍ２での４００μｍに対応する。第３の曲線３６は、４ｍＪ／ｍｍ２での１００μｓパルスに対応する。パルス例ごとのこれらの所与の値から、ＩＰＤを計算することが可能である。これらの例について、パルスとパルスの間の時間は、約３ｍｓであり、従って、平均パワー密度もまた決定され得る。瞬時パワーは、達成可能温度および温度履歴に関する特定の制御パラメータの影響を示すこれら例のために、固定されなかった。図２に示される温度履歴は、基板走査を考慮に入れない。
図２に示されるものと同様の温度履歴から分かるように、アニールプロセスが生じる有効基板温度をおおよそ選択することが可能である。本発明のプロセスの１実施形態によると、Ｓｉ膜、およびＳｉ膜と接触する任意の支持層（ＳｉＯ２基板、ガラス基板、または、ガラス基板の上に位置するＳｉＯ２層など）が、２つの局所照射源によって照射される。一方の照射源は、Ｓｉ膜を結晶化するために適切な紫外線−可視光源である。他方の照射源は、ＳｉＯ２基板を加熱するために適切である。これらの２つの照射源は、既知のピーク温度および温度履歴の照射領域に対して効果的な基板温度を選択するために用いられ得る時間オフセットを有する。
１実施形態では、例えば、ＣＯ２レーザをレーザ加熱源として使用してＳｉ膜の下のＳｉＯ２層を加熱する。Ｓｉ膜は、エキシマレーザまたは３倍周波数固体レーザ等の紫外線レーザ、または２倍周波数固定レーザ等の可視光レーザを用いて照射される。例えば、エキシマレーザとして、３０８ｎｍのＸｅＣｌレーザまたは２４３ｎｍのＫｒＦレーザが可能である。例えば、紫外線レーザとして、３倍Ｎｄ−ＹＡＧレーザまたは３倍Ｎｄ−ＹＶＯ４レーザ等の３倍周波数固体レーザが可能である。例えば、可視光レーザとして、５３２ｎｍで動作する２倍Ｎｄ−ＹＡＧレーザまたは２倍Ｎｄ−ＹＶＯ４レーザ等の固体レーザの第２高調波が可能である。
図３は、本発明のプロセスの１実施形態を模式的に示す。２つの理想化されたレーザパルスが示される。ＣＯ２レーザパルス４２が起動し、ＳｉＯ２基板を加熱する。しばらく後に、エキシマレーザパルス４４がＳｉ層を照射して、これを結晶化する。ＣＯ２レーザパルスの開始とエキシマレーザパルスの開始との間の時間（時間オフセット（τｐｒｅ）ともいう）によって、所与の温度履歴のエキシマレーザパルスの時点に有効基板温度を設定することができる。この例では、ＣＯ２レーザパルスおよびエキシマレーザパルスの両方が組み合わされた照射の期間τｃｏｍｂにわたって、同時に同じ領域を照射する。τｃｏｍｂの間、溶融Ｓｉ膜がエキシマレーザおよびＣＯ2レーザの両方からエネルギーを吸収することが可能である。これは、固体Ｓｉが赤外線に対して実質的に透過性であるが、溶融Ｓｉは赤外線を吸収するからである。２つのビームの全フルエンスは、Ｓｉ膜の凝集を回避するように調節される必要があり得る。エキシマパルスが終了した後も、ＣＯ２レーザパルスは、期間τｐｏｓｔにわたってオンの状態であり得る。ＣＯ２レーザパルスからのいくらかの吸収が、溶融Ｓｉ膜内で継続し得る。上昇した基板温度と共に、この吸収がＳｉ膜内の急冷速度を低減し、かつラテラル成長の有効時間を増加させ、これにより可能な最大ラテラル成長長さを増加させる。
図４は、本プロセスの別の実施形態を模式的に示す。２つの理想化されたレーザパルスが示される。ＣＯ２レーザパルス４２が起動し、ＳｉＣＯ２基板を加熱する。ＣＯ２レーザパルスが終了したしばらく後に、エキシマレーザパルス４４は、Ｓｉ層を照射して、これを結晶化する。ＣＯ２レーザパルスの開始とエキシマレーザパルスの開始との間の時間（時間オフセット（τｐｒｅ）ともいう）によって、ＣＯ２レーザパラメータに基づいた基板の所与の温度履歴のエキシマレーザパルスの時点に有効基板温度を設定できる。２つのレーザパルスは重ならないので、Ｓｉ膜は、ＣＯ２レーザとは独立に、エキシマレーザパルスからの放射を吸収する。Ｓｉ膜は、ＣＯ２レーザパルスに対して実質的に透過性であり、従って、ＣＯ２レーザパルスをそれほど吸収しない。このスキームは、２つの異なった照射源の効果を切り離す一方で、急冷時間を増大する有効基板温度を依然として提供する。２つのレーザの最も速いものが周波数（ｆ）で放射すると仮定して、２つのパルス間の時間オフセット（τｐｒｅ）は、τＣＯ２≦τｐｒｅ＜１／ｆ−τｆａｓｔ（ただし、τｆａｓｔは、高速放射の持続時間である）という関係によってゆるやかに制約される。
図５は、本プロセスの別の実施形態を模式的に示す。２つの理想化されたレーザパルスが示される。ＣＯ２レーザパルス４２が起動し、ＳｉＣＯ２基板を加熱する。ＣＯ２レーザパルスが終了する所定時間前に、エキシマレーザパルス４４は、Ｓｉ層を照射して、これを結晶化する。ＣＯ２レーザパルスの開始とエキシマレーザパルスの開始との間の時間（時間オフセット（τｐｒｅ）ともいう）によって、レーザパルスと関連した基板の温度履歴を参照することによって、エキシマレーザパルスの時点に有効基板温度を設定できる。エキシマレーザパルス４４は、ＣＯ２レーザパルスが終了した後も継続する。この例では、ＣＯ２レーザパルスおよびエキシマレーザパルスの両方が、組み合わされた照射の期間τｃｏｍｂにわたって、同時に同じ領域を照射する。τｃｏｍｂの間、溶融Ｓｉ膜は、エキシマレーザおよびＣＯ２レーザの両方からエネルギーを吸収することが可能である。これは、固体Ｓｉが赤外線に対して実質的に透過性であるが、溶融Ｓｉが赤外線を吸収するためである。２つのビームの全フルエンスは、Ｓｉ膜の凝集を回避するように調節される必要があり得る。エキシマレーザパルスは、ＣＯ２レーザパルスが終了した後も、時間τｐｏｓｔにわたってオンの状態であり得る。
エキシマレーザパルスを、図５に示されるようにＣＯ２レーザパルスの終了と同時に開始するか、またはＣＯ２レーザパルスが終了した後で基板および膜の温度が上昇し続ける場合に開始すると、エキシマレーザパルスは一時的に最高有効基板温度にほぼ対応する。本発明の方法の１実施形態では、時間オフセットはエキシマレーザパルスが最大有効基板温度にほぼ対応するように決定され、最大有効基板温度は基板に導入されるエネルギーを調節することによって制御され、これは温度履歴を決定する。上述のように、ＣＯ２レーザによって基板に導入されたエネルギーは、多くの要因を調節することによって制御され得る。瞬時パワーは、いくつかの実施形態で調節され得る。ビーム面積を調節して、ＩＰＤおよびフルエンスを増減し得る。パルス持続時間は、ＩＰＤとは独立にフルエンスを変更するために用いられ得る。繰り返し速度、または対応するデューティサイクルは、各個別パルスに関連した要因とは独立な、複数のレーザパルスの平均パワー密度を制御するために調節され得る。さらに、走査用途の場合、複数の走査回数の累積平均パワー密度は、走査方向のビーム寸法に対するステップ距離を変更することによってさらに調節され得る。
ＣＯ２レーザパルスは、基板の局所化領域を、融点を越える温度に加熱し得るので、レーザアニール源とＣＯ２レーザパルスとを空間的に位置合わせして２つの照射源の重なりを最大化することが好ましい。このようにして、ＣＯ２レーザパルスの最大熱エネルギーを使用して、未使用のさらなる熱を基板に導入することなく、所望の利点を提供し得る。例えば、融点は、バルク材料の定常融点のことであり、本明細書中で述べられるように、基板に著しい損傷を引き起こすことなく、局所化領域において短時間の間、融点よりも高くなり得る。
これらのパルスシーケンスのいずれかを用いて、基板における温度変化速度はアニール源に対して十分に遅いので、基板はアニール源の約３０ｎｓ〜３００ｎｓのパルス持続時間に足すことの再凝固のための後の約２００ｎｓ〜５００ｎｓのパルス持続時間にわたって実質的に一定の基板温度を有する。これは、図１と図２との間の時間目盛りの差から明らかである。従って、基板表面の温度履歴に基づいた所望の基板温度に対応する時間オフセット（τｐｒｅ）を決定することによって、例えば、ＣＯ２レーザ等のレーザ加熱源から所与のレーザパルスを使用して有効基板温度を設定することが可能である。同様に、所与の時間オフセットにわたって、ＣＯ２レーザパルスシーケンスを調節して、アニールレーザパルスの時点に所望の基板温度を達成し得る。
本発明の１つ以上の実施形態を実施するためにある数値範囲が適切であり得る。ＣＯ２パルス面積は、エキシマビーム面積と一致することが好ましいが、これよりも大きいか、または小さいビームが用いられてもよい。ＣＯ２パルス瞬時パワーは、使用されるビーム面積に基づいた所望の瞬時パワー密度を提供するように選択され得る。以下の数値範囲が一般的なガイドラインとして用いられ得る：
ＣＯ２パルス持続時間：５〜１０００μｓ、好ましくは、５〜１００μｓｅｃまたは５〜３０μｓｅｃ
ＣＯ２パルス面積：１ｍｍ２〜１ｃｍ２
ＣＯ２パルス瞬時パワー密度：５０〜１５０Ｗ／ｍｍ２
ＣＯ２パルスフルエンス：０．４〜４Ｊ／ｃｍ２；より好ましくは、０．４〜１．５Ｊ／ｃｍ２；さらに好ましくは、０．４〜１Ｊ／ｃｍ２。
エキシマパルス持続時間：３０〜３００ｎｓ
パルス周波数（ｆ）：１００〜３００Ｈｚ。
時間オフセット（τｐｒｅ）：５〜１５００μｓ
図６は、走査結晶化プロセスのための、図３に対応する繰り返しパルスシーケンスを示す。図４および図５に示されるシーケンスは、走査結晶化プロセスで使用するために同様に繰り返され得る。
本発明のプロセスの例を用いるＳｉ膜のラテラル成長は、レーザ加熱源を用いない場合よりも実質的に長いことが見出された。例えば、７０μのパルス持続時間および０．５〜２Ｊ／ｃｍ２のフルエンスのＣＯ２レーザ、ならびに約６０〜７０μｓの時間オフセットのエキシマレーザを用いて、２０〜２５μｍのラテラル成長長さを得ることができる。ＣＯ２レーザを使用しない同じエキシマレーザパルス、および室温での基板が約２μｍのラテラル成長長さを生成した。５０ｎｍ厚さのＳｉ膜の場合、２μｍのサブ境界の間隔が観察された。これは、レーザ加熱源を使用せずに取得されたものと比べて８倍の向上である。
図７は、３０８ｎｍで５００ｍＪ／ｃｍ２レーザフルエンスのＸｅＣｌエキシマレーザをレーザアニール源として使用し、単一の孤立レーザ加熱パルスを仮定して、有効基板温度の関数としてのラテラル成長長さの依存性を計算したグラフである。
長いラテラル成長長さの取得は、局所化領域内で短時間であっても、極度の温度により長い間暴露された結果としての基板への潜在的損傷に対する有効基板温度のバランスの問題である。
本発明のいくつかの実施形態が記載された。これらのプロセスの改変は、当業者に明らかであるので、上記の請求項は、特定の実施形態に限定されない。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
シリコン膜の温度履歴のプロットである。 ＳｉＯ２基板の温度履歴のプロットである。 プロセスシーケンスを示す図である。 プロセスシーケンスを示す図である。 プロセスシーケンスを示す図である。 繰り返しプロセスシーケンスを示す図である。 基板温度対テラル成長長さのグラフである。
符号の説明
３２ 第１の曲線
３４ 第２の曲線
３６ 第３の曲線
４２ ＣＯ２レーザパルス
４４ エキシマレーザパルス

Claims (18)

  1. ラテラル結晶化するための方法であって、
    基板表面上にシリコン膜を提供するステップと、
    該基板表面上の局所化領域を、該基板が著しく損傷しないように短時間の間、該基板の融点を越える温度に加熱するステップと、
    該局所化基板領域を該基板の該融点に維持しながら、該基板領域と熱接触する該シリコン膜の一部分を照射して、該シリコン膜の該部分を結晶化するステップと
    を包含する方法。
  2. ラテラル結晶化するための方法であって、
    基板表面上にシリコン膜を提供するステップと、
    該基板表面上の局所化基板領域を、レーザ加熱源を用いて露光するステップと、
    該シリコン膜をレーザアニール源に暴露することによって、該局所化基板領域と熱接触する該シリコン膜の一部分をアニールするステップと
    を包含する方法。
  3. 前記基板表面はＳｉＯ２であり、前記レーザ加熱源は約９〜１１μｍの光波長を有する、請求項２に記載の方法。
  4. 前記レーザ加熱源はＣＯ２レーザである、請求項３に記載の方法。
  5. 前記ＣＯ２レーザは約０．０１ミリ秒〜１ミリ秒のパルス持続時間を有する、請求項４に記載の方法。
  6. 前記レーザアニール源は、エキシマレーザである、請求項２に記載の方法。
  7. 前記エキシマレーザは、ＸｅＣｌレーザまたはＫｒＦレーザである、請求項６に記載の方法。
  8. 前記エキシマレーザは約３０ナノ秒〜３００ナノ秒のパルス持続時間を有する、請求項６に記載の方法。
  9. 前記レーザアニール源は固体レーザである、請求項２に記載の方法。
  10. 前記固体レーザは２倍周波数Ｎｄ−ＹＡＧレーザまたは２倍周波数Ｎｄ−ＹＶＯ４レーザである、請求項９に記載の方法。
  11. 前記固体レーザは、３倍周波数Ｎｄ−ＹＡＧレーザまたは３倍周波数Ｎｄ−ＹＶＯ４レーザである、請求項９に記載の方法。
  12. 前記レーザアニール源は約１００Ｈｚ〜５００Ｈｚの放射周波数を有する、請求項２に記載の方法。
  13. 前記レーザアニール源は約１０ｋＨｚ〜１００ｋＨｚの放射周波数を有する、請求項２に記載の方法。
  14. 前記レーザ加熱源がパルス化され、前記アニール源が化パルスされ、かつ該レーザ加熱源は該アニール源のパルスによる前記シリコン膜の照射の前に該基板を照射する、請求項２に記載の方法。
  15. 前記レーザアニール源のパルスは前記レーザ加熱源のパルスよりも短く、かつ該レーザ加熱源のパルス中に開始する、請求項１４に記載の方法。
  16. 前記レーザアニール源のパルスは前記レーザ加熱源のパルス中に完了する、請求項１５に記載の方法。
  17. 前記レーザアニール源のパルスは前記レーザ加熱源のパルスの後に生じる、請求項１４に記載の方法。
  18. ラテラル結晶化のための方法であって、
    ＳｉＯ２層と熱接触するシリコン膜を基板上に提供するステップと、
    該ＳｉＯ２層の一部分を、約０．０１ミリ秒〜１ミリ秒の持続時間を有するＣＯ２レーザパルスに暴露するステップであって、これにより該ＳｉＯ２層の該暴露部分が加熱される、ステップと、
    該シリコン膜の一部分をパルス化エキシマレーザまたはパルス化固体レーザの第２高調波を用いて照射することによって、該ＳｉＯ２層の該加熱部分と熱接触する該シリコン膜の一部分を結晶化するステップと
    を包含する方法。
JP2004329838A 2003-11-13 2004-11-12 ラテラル結晶化のための方法 Expired - Fee Related JP4931102B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/713,383 2003-11-13
US10/713,383 US7018468B2 (en) 2003-11-13 2003-11-13 Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing

Publications (2)

Publication Number Publication Date
JP2005150743A true JP2005150743A (ja) 2005-06-09
JP4931102B2 JP4931102B2 (ja) 2012-05-16

Family

ID=34435683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004329838A Expired - Fee Related JP4931102B2 (ja) 2003-11-13 2004-11-12 ラテラル結晶化のための方法

Country Status (2)

Country Link
US (4) US7018468B2 (ja)
JP (1) JP4931102B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081433A (ja) * 2007-09-26 2009-04-16 Sharp Corp 結晶化方法および活性半導体膜構造体
JP2012507878A (ja) * 2008-11-04 2012-03-29 ソイテック プライミングおよび光束によって板状体の層を加熱するための方法および装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing
US7292616B2 (en) * 2005-02-09 2007-11-06 Ultratech, Inc. CO2 laser stabilization systems and methods
US8377743B2 (en) * 2008-05-21 2013-02-19 Cbrite Inc. Laser annealing of metal oxide semiconductor on temperature sensitive substrate formations
US20100068897A1 (en) * 2008-09-16 2010-03-18 Tokyo Electron Limited Dielectric treatment platform for dielectric film deposition and curing
SG10201503478UA (en) 2012-06-11 2015-06-29 Ultratech Inc Laser annealing systems and methods with ultra-short dwell times
US9558973B2 (en) 2012-06-11 2017-01-31 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN103361734B (zh) * 2013-07-09 2015-11-25 上海和辉光电有限公司 一种提高多晶硅产出效率的方法
US9343307B2 (en) 2013-12-24 2016-05-17 Ultratech, Inc. Laser spike annealing using fiber lasers
US10083843B2 (en) 2014-12-17 2018-09-25 Ultratech, Inc. Laser annealing systems and methods with ultra-short dwell times
CN109195529B (zh) 2016-01-29 2022-09-27 Gi动力公司 带凸缘的胃肠装置以及其使用方法
CN106744674A (zh) * 2017-01-11 2017-05-31 兰州空间技术物理研究所 一种表面跨尺度功能微纳结构的制造方法
CN111315440A (zh) 2017-07-21 2020-06-19 Gi动力公司 分段式胃肠装置以及其使用方法
KR102074170B1 (ko) * 2019-01-17 2020-02-06 서종현 폴리머 기판 상에 금속 박막을 형성하는 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06345415A (ja) * 1993-05-27 1994-12-20 Samsung Electron Co Ltd 多結晶シリコンの製造方法および装置
JPH11307450A (ja) * 1998-04-17 1999-11-05 Nec Corp 薄膜の改質方法及びその実施に使用する装置
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2002217125A (ja) * 2001-01-23 2002-08-02 Sumitomo Heavy Ind Ltd 表面処理装置及び方法
JP2005109302A (ja) * 2003-10-01 2005-04-21 Sharp Corp 半導体薄膜の製造方法とその薄膜を含む半導体デバイス

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346850A (en) * 1992-10-29 1994-09-13 Regents Of The University Of California Crystallization and doping of amorphous silicon on low temperature plastic
TW280037B (en) * 1994-04-22 1996-07-01 Handotai Energy Kenkyusho Kk Drive circuit of active matrix type display device and manufacturing method
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
JP2001319891A (ja) * 2000-05-10 2001-11-16 Nec Corp 薄膜処理方法及び薄膜処理装置
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6566687B2 (en) * 2001-01-18 2003-05-20 International Business Machines Corporation Metal induced self-aligned crystallization of Si layer for TFT
US6495405B2 (en) 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6635555B2 (en) 2001-02-28 2003-10-21 Sharp Laboratories Of America, Inc. Method of controlling crystallographic orientation in laser-annealed polycrystalline silicon films
US6602758B2 (en) * 2001-06-15 2003-08-05 Agere Systems, Inc. Formation of silicon on insulator (SOI) devices as add-on modules for system on a chip processing
US6645454B2 (en) 2001-06-28 2003-11-11 Sharp Laboratories Of America, Inc. System and method for regulating lateral growth in laser irradiated silicon films
US7018468B2 (en) * 2003-11-13 2006-03-28 Sharp Laboratories Of America, Inc. Process for long crystal lateral growth in silicon films by UV and IR pulse sequencing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06345415A (ja) * 1993-05-27 1994-12-20 Samsung Electron Co Ltd 多結晶シリコンの製造方法および装置
JPH11307450A (ja) * 1998-04-17 1999-11-05 Nec Corp 薄膜の改質方法及びその実施に使用する装置
JP2002217125A (ja) * 2001-01-23 2002-08-02 Sumitomo Heavy Ind Ltd 表面処理装置及び方法
JP2001274088A (ja) * 2001-02-28 2001-10-05 Trustees Of Columbia Univ In The City Of New York 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP2005109302A (ja) * 2003-10-01 2005-04-21 Sharp Corp 半導体薄膜の製造方法とその薄膜を含む半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081433A (ja) * 2007-09-26 2009-04-16 Sharp Corp 結晶化方法および活性半導体膜構造体
JP2012507878A (ja) * 2008-11-04 2012-03-29 ソイテック プライミングおよび光束によって板状体の層を加熱するための方法および装置

Also Published As

Publication number Publication date
JP4931102B2 (ja) 2012-05-16
US6881686B1 (en) 2005-04-19
US7018468B2 (en) 2006-03-28
US20060054077A1 (en) 2006-03-16
US7608144B2 (en) 2009-10-27
US20050158995A1 (en) 2005-07-21
US7056843B2 (en) 2006-06-06
US20050103255A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
US7608144B2 (en) Pulse sequencing lateral growth method
US20140045347A1 (en) Systems and methods for processing a film, and thin films
US20050272185A1 (en) Method of fabricating a semiconductor thin film and semiconductor thin film fabrication apparatus
JP2006041082A (ja) 半導体薄膜の結晶化装置および半導体薄膜の結晶化方法
WO2005029138A2 (en) Systems and methods for inducing crystallization of thin films using multiple optical paths
US9087696B2 (en) Systems and methods for non-periodic pulse partial melt film processing
KR20060048396A (ko) 반도체 박막의 제조 방법 및 제조 장치
MX2012005204A (es) Sistemas y metodos para el procesamiento de peliculas por fusion parcial mediante pulsos no periodicos.
JP2009164321A (ja) 半導体装置の製造方法とその製造装置、結晶化方法、結晶化装置、半導体装置及び表示装置
JP5578584B2 (ja) レーザアニール装置およびレーザアニール方法
JP4092414B2 (ja) レーザアニール方法
KR100708365B1 (ko) 결정화 반도체 박막의 제조 방법 및 그 제조 장치
JP2006196534A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2005276944A (ja) 半導体デバイス、その製造方法および製造装置
TWI467659B (zh) 結晶質膜的製造方法以及結晶質膜的製造裝置
JP2006086447A (ja) 半導体薄膜の製造方法および半導体薄膜の製造装置
JP2006135192A (ja) 半導体デバイスの製造方法と製造装置
JP2009004629A (ja) 多結晶半導体膜形成方法及び多結晶半導体膜形成装置
JP5339322B2 (ja) レーザによるシリコン結晶成長方法
JP2009032814A (ja) レーザ光照射装置および結晶成長方法
JP2007207896A (ja) レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置
JP2004260144A (ja) レーザアニーリング方法および装置
KR100575235B1 (ko) 레이저 광학계 및 이를 이용한 결정화 방법
JP2005045209A (ja) レーザアニール方法
JP2005072487A (ja) 半導体膜のレーザアニーリング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120210

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120210

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4931102

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

LAPS Cancellation because of no payment of annual fees