JP2005223337A - 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 - Google Patents
連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 Download PDFInfo
- Publication number
- JP2005223337A JP2005223337A JP2005029126A JP2005029126A JP2005223337A JP 2005223337 A JP2005223337 A JP 2005223337A JP 2005029126 A JP2005029126 A JP 2005029126A JP 2005029126 A JP2005029126 A JP 2005029126A JP 2005223337 A JP2005223337 A JP 2005223337A
- Authority
- JP
- Japan
- Prior art keywords
- region
- single crystal
- thin film
- forming
- silicon thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 116
- 239000010409 thin film Substances 0.000 title claims abstract description 66
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 42
- 238000007711 solidification Methods 0.000 title abstract description 3
- 230000008023 solidification Effects 0.000 title abstract description 3
- 239000013078 crystal Substances 0.000 claims abstract description 78
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000002425 crystallisation Methods 0.000 claims description 55
- 230000008025 crystallization Effects 0.000 claims description 48
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 21
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- 238000005452 bending Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 238000001914 filtration Methods 0.000 description 42
- 239000007790 solid phase Substances 0.000 description 37
- 230000008569 process Effects 0.000 description 29
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002079 cooperative effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- High Energy & Nuclear Physics (AREA)
- Electromagnetism (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法を提供する。
【解決手段】 基板上に形成された非晶質シリコン層を結晶化する方法において、結晶の成長が開始される第１領域、粒界のない単結晶が成長される第３領域、および前記第１領域と前記第３領域との間を連結するものであって、前記第１領域で発生した粒界が前記第３領域に到達することを防止するために、前記第１領域および前記第２領域に比べて幅が狭く形成された第２領域とを有するように、前記非晶質シリコン層をパターニングする段階と、前記第１領域上にマスク層を部分的に形成する段階と、前記第１領域から第３領域まで順次に１ステップずつレーザビームを照射することによって、前記非晶質シリコン層を結晶化する段階と、を含むことを特徴とする単結晶シリコン薄膜の形成方法。
【選択図】 図７Ｄ
【解決手段】 基板上に形成された非晶質シリコン層を結晶化する方法において、結晶の成長が開始される第１領域、粒界のない単結晶が成長される第３領域、および前記第１領域と前記第３領域との間を連結するものであって、前記第１領域で発生した粒界が前記第３領域に到達することを防止するために、前記第１領域および前記第２領域に比べて幅が狭く形成された第２領域とを有するように、前記非晶質シリコン層をパターニングする段階と、前記第１領域上にマスク層を部分的に形成する段階と、前記第１領域から第３領域まで順次に１ステップずつレーザビームを照射することによって、前記非晶質シリコン層を結晶化する段階と、を含むことを特徴とする単結晶シリコン薄膜の形成方法。
【選択図】 図７Ｄ
Description
本発明は、単結晶シリコン薄膜を形成する方法に係り、さらに詳細には、パターニングされた粒界フィルタ領域を形成した後、連続側面固相（Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）法を利用して単結晶シリコン薄膜を形成する方法に関する。
ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ） ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）等の平面ディスプレイの核心部分は、スイッチング素子の薄膜トランジスタといえる。一般的に、このような薄膜トランジスタのチャンネルは、非晶質状態のシリコンまたは非晶質シリコンを結晶化した結晶状態のシリコンより形成される。しかし、非晶質シリコン（ａ−Ｓｉ）は、電荷移動度が低いため高速動作が難しく、したがって、高解像度のディスプレイには適用し難い。多結晶状態のシリコンは、電荷移動度がａ−Ｓｉに比べて１００倍以上速いという長所を有している。このような長所により、駆動回路を別途に装着せず、ディスプレイパネルに内蔵でき、コスト低減とスリム化とが可能であるだけでなく、大面積高解像度ディスプレイを具現できる。
基板上に蒸着された非晶質シリコン薄膜を結晶化する方法としては、エキシマーレーザによるアニーリング（Ｅｘｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ：ＥＬＡ）を利用した結晶化方法と、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）とがあり、最近では、ＥＬＡ法をさらに改良した金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＬＣ）や連続粒界固相化法（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＣＧＳ）も使われている。これらの方法は、いずれも非晶質シリコン薄膜を多結晶シリコン薄膜として結晶化する方法である。
しかし、多数の粒界によって、多結晶シリコン薄膜の場合にも、依然として電荷のフローが妨害される。したがって、さらに優秀な電気的な特性を得るためには、薄膜トランジスタが形成される領域全体が一つの単結晶シリコンで構成されることが望ましい。このような要求を充足するために提案された方法がＳＬＳ法である。ＳＬＳ法は、現在まで考案されたレーザ結晶化方式のうちで最も進歩した方法であって、特定領域にシリコン結晶を非常に大きく成長させて、その領域上に薄膜トランジスタを形成できる方法である。
図１Ａないし図１Ｄは、このようなＳＬＳ方法のうちの一つである線形ビームＳＬＳ方法による結晶化過程を説明するための図面である。この方法によれば、まず、図１Ａに示すように、幅の長さがＬである長い線形のレーザビームを非晶質シリコンの真上から垂直に照射して、レーザが照射された部分の非晶質シリコンを上側から下側まで完全に溶融させる。それにより、レーザが照射された部分の両側境界から結晶化が開始されて内側に結晶化が進行する。このとき、結晶の粒界は、レーザビーム境界に対して約９０？の方向に進行する。これにより、中心部分まで完全に結晶化すれば、図１Ｂに示されたように、レーザをＬ／２ほど次のステップに移動させて、再び、非晶質シリコンを上側から下側まで完全に溶融させる。それと同様に、レーザが照射された部分の両側境界から結晶化が進行する。この時、既結晶化領域１０で先に結晶化されている領域から連続して結晶化が進行する。
したがって、このような方法で非晶質シリコン薄膜全体を結晶化する場合、図１Ｃに示すように、１方向にのみ粒界が形成され、大きい結晶粒が連続的に成長する。その後、図１Ｄに示すように、粒界方向に薄膜トランジスタを形成すれば、従来に比べて、薄膜トランジスタを横切る粒界の数がはるかに少ないため、さらに優秀な電気的特性が得られる。
しかし、前記方法によっても、得られるシリコン薄膜には、依然として多数の粒界が存在するため、これをさらに改善するために開発された方法が、シェブロン（ｓｈｅｖｒｏｎ）ビームＳＬＳ方法である。図２Ａないし図２Ｄは、シェブロンビームＳＬＳ方法によるシリコン結晶化過程を示す。シェブロンビームＳＬＳ方法は、山形（シェブロン）状のビームを連続して照射する方法である。図２Ａに示すように、まず、幅の長さがＬであるシェブロン状のレーザを非晶質シリコンの真上から垂直に照射し、レーザが照射された部分の非晶質シリコンを上側から下側まで完全に溶融させる。それにより、レーザが照射された部分の両側境界から結晶化が開始されて内側に結晶化が進行する。しかし、粒界の進行方向がほとんどレーザビーム境界から９０°の方向に進むため、図２Ａに示すように、粒界なしに大きい結晶が生じる四角形の単結晶領域３０が形成される。
その後、図２Ｂに示すように、前記単結晶領域３０の境界部分とレーザビームの境界部分とが一致するように前記レーザを矢印３５の方向に移動させ、再び、非晶質シリコンを上側から下側まで完全に溶融させる。それにより、図２Ｂに示すように、粒界のない単結晶領域３０が成長してさらに拡大される。このような方法で結晶化を進めれば、図２Ｃに示すように、非常に大きい単結晶領域３０が得られる。実際に実験すれば、図２Ｄに示すように、結晶化過程でシリコン内部の応力によって微細な粒界が多数発生して、実質的に欠陥の全くない領域は、予想よりは狭く形成される。それにも拘わらず、この方法によれば、従来に比べて非常に大きい単結晶シリコン薄膜が得られる。
しかし、この方法は、幾つかの非常に大きい問題を有している。まず、シェブロンビームＳＬＳ方法は、線形ビームＳＬＳ方法とは異なり、基板の全体領域を一定のマスクで一括処理し難い。一般的に、ＳＬＳ方法は、次のように行われる。すなわち、図３Ａに示すように、レーザ４２から放出されたレーザビームを、鏡４３が基板４７に対して垂直に反射し、基板４７上のマスク４５がレーザビームを特定の形で通過させて、基板４７にレーザビームを照射させる。レーザビームが照射された領域で結晶化が完了すれば、移送装置４８を少しずつ移動させて、次の領域を結晶化する。一方、シェブロンビームＳＬＳ方法では、非晶質シリコン全体を結晶化するのではなく、薄膜トランジスタが形成される小さな領域のみが結晶化される。しかし、基板上の薄膜トランジスタが形成される多数の領域の配列位置と配列方向とは、図３Ｂに示すように、非常に多様であるため、このような各トランジスタが求める要件に合せようとすれば、各領域を一つ一つ結晶化するしかない。したがって、シェブロンビームＳＬＳ方法は、生産性が非常に低く、量産化が難しいという問題がある。
また、以後の製造過程で、単結晶シリコン領域３０上にトランジスタのソースおよびドレイン領域をそれぞれパターニングしなければならないが、前記単結晶シリコン領域３０が小さいため、非常に精密にパターニングを行わなければならない。図４（ａ）のように、単結晶シリコン領域３０に正確にソースおよびドレイン領域がパターニングされれば問題がないが、図４（ｂ）のように、５〜２０μｍほどの誤差が存在しても、ソースおよびドレイン領域の一部は、結晶化されない領域となってしまう。このような問題によって、以後の製造過程で不良が発生する確率が非常に高い。
さらに、シェブロンビームＳＬＳ方式によっても、全ての場合に粒界を完全に除去できず、図５（ｂ）および図６（ｂ）に示すように、単結晶シリコン領域３０内に相当数の粒界が発生する。もし、図５に示すように、薄膜トランジスタを通じて流れる電流の方向に沿って粒界が発生する場合には、約１０〜３０％ほど電荷移動度が低下する。さらに深刻な場合は、図６に示すように、薄膜トランジスタを通じて流れる電流の方向と直角の方向に粒界が発生する場合であるが、この場合、約５０％以上電荷移動度が低下する。
このような問題によって、シェブロンビームＳＬＳ方法に比較して結晶性と電荷移動度が低い、という不利があるにも拘わらず、ほとんどの場合、多くの粒界が形成されても、均一性が相対的に保証される線形ビームＳＬＳ方法が広く使用されている。
本発明が解決しようとする課題は、前記のような従来のＳＬＳ方法の問題点を改善するためのものであって、粒界のない単結晶シリコン薄膜をさらに安定的に均一に形成できる方法を提供することである。
本発明が解決しようとする他の課題は、量産化が可能であり、薄膜トランジスタを形成する過程で不良が発生する確率が少ない単結晶シリコン薄膜を形成する方法を提供することである。
本発明の一類型によれば、基板上に形成された非晶質シリコン層を結晶化する本発明による方法は、結晶の成長が開始される第１領域、粒界のない単結晶が成長される第３領域、および前記第１領域と前記第３領域との間を連結するものであって、前記第１領域で発生した粒界が前記第３領域に到達することを防止するために、前記第１領域および前記第２領域に比べて幅が狭く形成された第２領域とを有するように、前記非晶質シリコン層をパターニングする段階と、前記第１領域上にマスク層を部分的に形成する段階と、前記第１領域から第３領域まで順次に１ステップずつレーザビームを照射することによって、前記非晶質シリコン層を結晶化する段階と、を含むことを特徴とする。
このとき、前記第３領域の一部分は、前記第２領域に向かって次第に幅が狭くなるようにテーパ状に形成されていることを特徴とする。
前述したように、従来には、例えば、ＳｉＯ2層上に非晶質シリコンを形成した後、レーザを利用して前記非晶質シリコンを結晶化させた。その後、前記結晶化されたシリコン層をパターニングして薄膜シリコンアイランドを形成し、次いで、パターニングされた薄膜シリコンアイランド上に薄膜トランジスタを形成した。
一方、本発明の場合、ＳｉＯ2層上に非晶質シリコンを形成する過程までは同じであるが、非晶質シリコン層を結晶化する前にあらかじめ前記シリコン層をパターニングして薄膜トランジスタが形成される薄膜シリコンアイランド領域を形成し、その上に反射マスクをパターニングする。その後、本発明の結晶化方法によって線形ビームＳＬＳ方法を利用して、前記パターニングされた薄膜シリコンアイランドを結晶化し、その上に薄膜トランジスタを形成する。この時、反射マスク層と粒界フィルタリング領域との共同作用によって、粒界のない単結晶領域の薄膜シリコンアイランドを得る。
本発明によれば、粒界のない単結晶シリコン薄膜を安定的かつ均一に形成できて、不良が発生する確率が少ない。それだけでなく、従来に比べてはるかに広い面積を有する単結晶シリコン薄膜を形成できる。したがって、本発明による単結晶シリコン薄膜は、電気的特性が従来に比べて優秀であるため、以後の工程を通じて優秀な薄膜トランジスタを製造できる。また、従来とは違って、薄膜トランジスタが形成される領域を一つ一つ結晶化する必要がないため、量産化も可能である。したがって、さらに速くかつ正確なＴＦＴ ＬＣＤを簡単に製造できる。
以下、添付図面を参照して、本発明の実施形態について、さらに詳細に説明する。
図７Ａないし図７Ｅは、本発明の第１実施形態による結晶化過程を示すものであって、結晶化されるシリコン層の上側から下側への形を示す平面図である。図８は、結晶化過程で、基板上に形成される各層を示す断面図である。
図８に示すとおり、例えば、ＳｉＯ2等の材料よりなるバッファ層１０５上に非晶質シリコン（ａ−Ｓｉ）層１１０を形成した後、図７Ａに示す形に前記ａ−Ｓｉ層１１０をパターニングする。その後、再び、ＳｉＯ2等の材料よりなる絶縁層１２０を形成し、その絶縁層１２０の上に、再び、アルミニウム（Ａｌ）等の光反射率の高い金属よりなる反射マスク層１３０を形成する。そして、図７Ａに示す形のように、前記反射マスク層１３０と絶縁層１２０とをパターニングする。
このようにパターニングされたａ−Ｓｉ層１１０と反射マスク層１３０の形についてさらに具体的に説明すれば、次の通りである。まず、前記ａ−Ｓｉ層１１０は、結晶化作業が開始される直方体状の成長開始領域１１２と、前記成長開始領域１１２の一側端の中央から延出され、前記成長開始領域１１２より狭い幅を有する長い粒界フィルタリング領域１１４と、前記粒界フィルタリング領域１１４より広い幅を有し、前記粒界フィルタリング領域１１４と連結される部分がテーパ状になるように形成されている無粒界単結晶領域１１６と、に区分される。したがって、パターニングされたａ−Ｓｉ層１１０の全体的な形は、粒界フィルタリング領域１１４の部分が凹状に埋め込まれており、前記粒界フィルタリング領域１１４と無粒界単結晶領域１１６との境界からは、前記無粒界単結晶領域１１６の幅が次第に拡大して、再び一定になる形である。このとき、結晶化は、前記成長開始領域１１２から開始されて、粒界フィルタリング領域１１４と無粒界単結晶領域１１６とに向かって進行する。
一方、図７Ａないし図７Ｅに示すように、このようにパターニングされたａ−Ｓｉ層１１０上には、粒界の形成方向を変え、単結晶領域のシード領域を形成するために、屈曲やエッジを有する反射マスク層１３０が形成される。そして、前記反射マスク層１３０とａ−Ｓｉ層１１０との間には、ＳｉＯ2等の材料よりなる絶縁層１２０が介設される。例えば、前記反射マスク層１３０は、四角形、三角形等の多角形にすることができる。このような反射マスク層１３０は、ａ−Ｓｉ層１１０の成長開始領域１１２の幅中心線に沿って所定の位置に存在し、前記幅中心線を基準に対称となっていることが望ましい。また、前記反射マスク層１３０の頂点のうちの一つは、レーザの進行方向の前記幅中心線上にあることが望ましい。すなわち、粒界フィルタリング領域１１４と対向する方向に、前記反射マスク層１３０の頂点が位置する。
このような形でａ−Ｓｉ層１１０と反射マスク層１３０とが形成された後には、エキシマーレーザ（図示せず）を用いる連続側面固相化（ＳＬＳ）方法によって、シリコンの結晶化過程が進められる。前記結晶化過程は、図７Ａから図７Ｄまでに順を追って示されている。図７Ａないし図７Ｄに示すように、ＳＬＳ方法による結晶化過程は、成長開始領域１１２の一側端から開始されて、反対側端の無粒界単結晶領域１１６で完了する。したがって、レーザビームの照射方法は、線形ビームＳＬＳ方法と同じである。
図７Ａにおいて、点線で表された四角形２００は、レーザが照射されている領域であり、実線で表された四角形２１０は、レーザの照射によって溶融されている領域である。そして、矢印は、レーザが進む方向を表す。まず、所定のビーム幅ｂを有する長い線形のレーザビームをａ−Ｓｉ層１１０の成長開始領域１１２の端部から基板に対して垂直に照射して非晶質シリコンを上側から下側まで完全に溶融させる。それにより、レーザが照射された部分の両側境界から結晶化が開始されて内側に結晶化が進められる。このとき、粒界は、レーザビームの境界に対して約９０°の方向に進行する。これにより、結晶化が完了したとき、レーザが照射される領域が重畳されるように所定の幅ほど（すなわち、ｂ以下）レーザを前進させて、再び、新しい領域で非晶質シリコンを上側から下側まで完全に溶融させる。それにより、既結晶化領域の既生成結晶から連続して結晶化が進行する。これにより、レーザの進行方向に沿って多数の粒界がほぼ平行に形成される。
次いで、図７Ｂに示すとおり、レーザビームが菱形の反射マスク層１３０上に照射される。ここで、反射マスク層１３０は、前記レーザビームの透過を防止し、好ましくは、Ａｌ等の光を反射する性質を有する金属層とすることができる。したがって、反射マスク層１３０が形成された領域の下にある非晶質シリコン層は、レーザが反射されて溶融されない。これにより、前記反射マスク層１３０の下の部分では、以前に形成された粒界が切断され、新たに粒界が形成されて進行する。このとき、図示されたように、前記反射マスク層１３０は、レーザの進行方向に沿って傾斜してその幅が次第に狭くなるため、新たに形成される粒界は、反射マスク層１３０の左右に傾斜した方向に進行する。すなわち、新たに形成される粒界は、反射マスク層１３０の左右の側端（エッジ）から約９０度の角度の方向に進行する。したがって、図７Ｃに示すように、前記粒界は、ネックが狭く形成された粒界フィルタリング領域１１４を通過できなくなる。また、結晶化過程で発生する応力による小さな副粒界２５０も、前記粒界フィルタリング領域１１４によって遮断される。
次いで、図７Ｄに示すように、レーザが無粒界単結晶領域１１６の端部まで到達すれば、結晶化は完了する。前述したように、最初の成長開始領域１１２で形成された粒界は、前記反射マスク層１３０によって直進できず、傾いて進むので、狭いネックよりなる粒界フィルタリング領域１１４によって進行が遮断されて無粒界単結晶領域１１６では粒界が存在しなくなる。したがって、無粒界単結晶領域１１６は、粒界が存在していない単結晶より構成されるため、非常に優秀な電気的特性を有する。
ここで、無粒界単結晶領域１１６のエッジ部分で新たに粒界が形成されることを防止するために、前記無粒界単結晶領域１１６と粒界フィルタリング領域１１４との間は、テーパ状に連結されなければならない。もし、図７Ｅに示すように、無粒界単結晶領域１１６がテーパ状の粒界フィルタリング領域１１４を有しないで、長方形に形成されれば、成長開始領域１１２で粒界が形成されるのと同じ原理で、前記無粒界単結晶領域１１６のエッジ部分でレーザの進行方向に粒界が形成される。
このとき、無粒界単結晶領域１１６のテーパ状部分（粒界フィルタリング領域１１４）の角度と、レーザビームの進行ステップとの関係は、次のような一定の条件を満足しなければならない。図９Ａは、レーザビームが照射されている無粒界単結晶領域１１６を示す。この時、レーザビームの一側の境界部分は、既に結晶化された単結晶シリコン部分１１６ｂを照射しており、他側の境界部分は、まだ結晶化されていない非晶質シリコン部分１１６ａを照射している。以下では、まだ結晶化されていない非晶質シリコン部分１１６ａを照射しているレーザビームの境界を第１ビーム境界とし、既に結晶化された単結晶シリコン部分１１６ｂを照射しているレーザビームの境界を第２ビーム境界とする。それにより、図９Ｂに示すように、第２ビーム境界では、単結晶シリコンが成長するが、第１ビーム境界では、粒界のある多結晶シリコンが成長する。結局、両側のビーム境界でそれぞれ成長した結晶は、図９Ｂに示されたカーブ２６０で出合う。
両側で結晶の成長速度が同じであるとする時、無粒界単結晶領域１１６の中心部分では、ビーム境界から垂直に結晶が成長するため、ビーム幅の１／２となる地点で２種類の結晶が出合う。しかし、無粒界単結晶領域１１６のエッジ部分では、そのエッジに沿って結晶が成長する傾向がある。したがって、非晶質シリコン部分１１６ａのビーム境界面の長さが単結晶部分１１６ｂのビーム境界面の長さに比べて大きいので、単結晶部分１１６ｂのビーム境界面のエッジに沿う距離と、非晶質シリコン部分１１６ａのビーム境界面から垂直方向の距離とが同じ地点で、２種類の結晶が出合う。図９Ｂに示すように、この距離をｘ、レーザビームの幅をｂとし、テーパ角度をθとすれば、前記ｘとｂとの間には、次の数式１に示す関係がある。
また、両側ビーム境界で成長する結晶がビーム幅の１／２地点で出合えるようにするためには、ｂ／２は、距離ｄC-SLGより小さくなければならない。ここで、距離ｄC-SLGは、ビーム境界から結晶が成長できる最大の距離である。この距離は、材料の種類、レーザビームの出力、周辺雰囲気の温度によって決定されるということは良く知られている。もし、ビームの幅が過度に大きければ、ビーム幅の中心部分で結晶が出合わなくなる。したがって、次のような不等式（数式２）が一般的に満足されなければならない。
これにより、現在レーザビームが照射されている部分で結晶化が完了すれば、次の結晶化する領域にレーザビームを移動させなければならない。このとき、単結晶をずっと成長させるためには、レーザビームの一側の境界は、非晶質シリコン上になければならず、他側境界は、単結晶のみが形成されている領域以内になければならず、多結晶が形成されている領域（すなわち、粒界がある領域）に入ってはならない。したがって、レーザビームが一度に移動できる範囲は、現在の第２ビーム境界から前記カーブ２６０の両端部までの直線距離を超えてはならない。すなわち、レーザビームの１回の移動距離は、ｘｃｏｓθより小さくなければならない。したがって、数式１および数式２を考慮して、次のような不等式が満足されなければならない。
このようにレーザビームの照射領域を少しずつ移動させつつ結晶化作業を行えば、前記第２ビーム境界から連続して単結晶が成長するので、最終的には、前記無粒界単結晶領域１１６全体が粒界のない一つのシリコン単結晶となる。したがって、以後の工程を通じて前記無粒界単結晶領域１１６上に薄膜トランジスタを蒸着すれば、電気的な特性が非常に優秀であり、速度が非常に速い薄膜トランジスタが得られる。
しかし、図１０に示すように、前述した結晶化方法によれば、反射マスク層１３０の１つの頂点Ｃでほぼ垂直方向に大きい粒界がよく発生することもあるので、前述した第１実施形態によれば、このように間歇的に発生する垂直方向の粒界が無粒界単結晶領域１１６に到達することを防止することができない。無粒界単結晶領域１１６に粒界が存在すれば、以後に形成される薄膜トランジスタの性能が顕著に劣化するので、前記のように、垂直方向に発生した粒界が無粒界単結晶領域１１６に到達することを防止する必要がある。
下記の第２実施形態ないし第４実施形態は、このような垂直方向の粒界が無粒界単結晶領域１１６に到達することを防止するためのものである。
下記の第２実施形態ないし第４実施形態は、このような垂直方向の粒界が無粒界単結晶領域１１６に到達することを防止するためのものである。
まず、図１０は、本発明の第２実施形態を説明するための図面である。図１０に示すように、基板上にパターニングされた非晶質シリコン層１１０において、粒界フィルタリング領域１１４が一直線ではなく、２回屈曲された形になっている。すなわち、前記粒界フィルタリング領域１１４が１回屈曲された後、再び、前記屈曲角度と同じ角度に逆方向にもう一度屈曲される。これ以外に、残りの構造は、第１実施形態の場合と同じである。したがって、第２実施形態も、図８のような層構造になっており、パターニングされたａ−Ｓｉ層１１０は、結晶化が開始される直方体の成長開始領域１１２と、前記成長開始領域１１２の一側に、ネックが狭く形成された粒界フィルタリング領域１１４と、前記粒界フィルタリング領域１１４より広い幅を有し、前記粒界フィルタリング領域１１４と連結される部分がテーパ状に形成されている無粒界単結晶領域１１６とより構成される。そして、パターニングされたａ−Ｓｉ層１１０の成長開始領域１１２の中心部位には、粒界の形成方向を変えるための屈曲やエッジのある反射マスク層１３０が存在する。
また、前記成長開始領域１１２の一側端から開始されて反対の側端である無粒界単結晶領域１１６まで線形のレーザビームを順次に照射して結晶化過程を行うという点も、一地点での結晶化完了後に次の地点を結晶化するためのレーザビームの１回移動距離に対する制限も、第１実施形態と同じである。
このように、第２実施形態では、粒界フィルタリング領域１１４が屈曲されているので、反射マスク層１３０の頂点Ｃでほぼ垂直方向に発生した粒界が前記無粒界単結晶領域１１６に到達できず、粒界フィルタリング領域１１４で遮断される。このとき、粒界の到達を確実に防止するためには、十分な角度で屈曲されている必要がある。例えば、図１０（ｂ）に示すように、反射マスク層１３０の頂点Ｃと、第１屈曲部の内側屈曲点Ｂと、第２屈曲部の内側屈曲点Ａとを連結する線分が一直線となる場合にも、粒界が粒界フィルタリング領域１１４を通過して無粒界単結晶領域１１６に到達する可能性がある。したがって、前記反射マスク層１３０の頂点Ｃと第１屈曲部の内側屈曲点Ｂとを連結する線分の傾斜度は、第１屈曲部の内側屈曲点Ｂと第２屈曲部の内側屈曲点Ａとを連結する線分の傾斜度より大きくなければならない。この条件を満足する場合には、マスク層１３０の頂点Ｃでほぼ垂直方向に発生した粒界が無粒界単結晶領域１１６に到達する可能性が非常に小さくなる。
図１１は、前記第２実施形態を変形した第３実施形態を示す。図１１に示すように、成長開始領域１１２の幅が粒界フィルタリング領域１１４に向かって次第に縮小するように構成されている。反射マスク層１３０から発生する粒界は、前記反射マスク層１３０の各辺に対して垂直の方向にずっと進行しなければならない。しかし、レーザビームを移動させつつ結晶化を進める度に、次第に粒界の方向がレーザの移動方向に向かって変わる場合が発生することもある。そのような場合、粒界が粒界フィルタリング領域１１４を通過して無粒界単結晶領域１１６に到達することもある。
第３実施形態は、このような可能性を除去するためのものであって、図１１に示すように、成長開始領域１１２の幅が粒界フィルタリング領域１１４に向かって次第に縮小するように構成されている。すなわち、成長開始領域１１２の両側コーナ部分を除去して、結晶化が進められる時に粒界の方向が変わる可能性を除去する。また、第１実施形態および第２実施形態の場合と比較する時、反射マスク層１３０と、粒界フィルタリング領域１１４との間の距離をさらに狭めることによって、その効果をさらに上昇させることができる。
一方、図１２に示された第４実施形態も、前記反射マスク層１３０の頂点Ｃから垂直方向に形成される大きい粒界を遮断するための構造である。第１実施形態では、粒界フィルタリング領域１１４が成長開始領域１１２の一側の中心に形成されたが、図１２に示すように、この第４実施形態では、中心からある程度外れた位置に粒界フィルタリング領域１１４が形成されている。これ以外に、第４実施形態の残りの特徴は、第１実施形態の場合と完全に同じである。粒界フィルタリング領域１１４が成長開始領域１１２の中心から外れた位置に形成されているため、第４実施形態によれば、反射マスク層１３０の頂点Ｃから垂直方向に形成された粒界を遮断できる。しかし、この場合には、前記反射マスク層１３０の頂点Ｃから傾いて発生した粒界が前記無粒界単結晶領域１１６に到達することもあるため、これを完全に防止するためには、次のような所定の条件を満足しなければならない。
すなわち、図１２（ｂ）に示すように、粒界フィルタリング領域１１４の長さが過度に短ければ、反射マスク層１３０の頂点Ｃから傾いて発生した粒界が粒界フィルタリング領域１１４を通過して無粒界単結晶領域１１６に到達できる。さらに、反射マスク層１３０の頂点Ｃと、前記粒界フィルタリング領域１１４と前記反射マスク層１３０とが出合う二つの点のうち中心側にある点Ｄと、粒界フィルタリング領域１１４と無粒界単結晶領域１１６とが出合う二つの点のうち、外側にある点Ｅと、が一直線をなす場合にも、反射マスク層１３０の頂点Ｃから傾いて発生した粒界が前記無粒界単結晶領域１１６に到達できる。したがって、前記粒界フィルタリング領域１１４の長さが十分に長くなければならない。すなわち、点Ｃと点Ｄとを連結する線分の傾斜度より点Ｄと点Ｅとを連結する線分の傾斜度がさらに大きくなければならない。
言い換えれば、反射マスク層１３０の頂点Ｃから前記粒界フィルタリング領域１１４と接する成長開始領域１１２のエッジまでのレーザの進行方向の距離をｄ、成長開始領域１１２のエッジ中心から粒界フィルタリング領域１１４までのレーザ進行方向に垂直方向の距離をｍ、粒界フィルタリング領域１１４の長さをｌ、そして粒界フィルタリング領域１１４の幅をｗとする時、次のような不等式（数式４）が満足されなければならない。
一方、前述したように、結晶成長過程で粒界が全くない単結晶部分１１３は、反射マスク層１３０の頂点Ｃから開始されてほぼ左右対称に成長する。このとき、前記単結晶部分１１３の幅は、結晶化過程での応力によって発生する小さな副粒界によって結晶成長方向に沿ってずっと拡大せず、一定の幅を維持する。単結晶が粒界フィルタリング領域１１４を通過して無粒界単結晶領域１１６まで到達して成長できるためには、前記単結晶部分１１３の少なくとも一部が粒界フィルタリング領域１１４と重畳されなければならない。したがって、第４実施形態では、粒界フィルタリング領域１１４は、成長開始領域１１２の中心からあまりにも外れた位置に形成されてはならない。すなわち、図１２（ａ）に示すように、前記単結晶部分１１３の幅をＰとする時、次のような不等式（数式５）が満足されなければならない。
第４実施形態で、前記数式４および数式５を満足する場合、無粒界単結晶領域１１６に粒界が到達することを十分に防止しつつ、粒界のない単結晶シリコンを安定的に成長させることができる。
本発明は、大面積の無粒系単結晶シリコン薄膜の製造およびそれを利用した高性能薄膜トランジスタの製造に利用することができる。
１１２ 成長開始領域
１１４ 粒界フィルタリング領域
１１６ 無粒界単結晶領域
１３０ 反射マスク層
２５０ 副粒界
１１４ 粒界フィルタリング領域
１１６ 無粒界単結晶領域
１３０ 反射マスク層
２５０ 副粒界
Claims (20)
- 基板上に形成された非晶質シリコン層を結晶化する方法において、
結晶の成長が開始される第１領域、粒界のない単結晶が成長される第３領域、および前記第１領域と前記第３領域との間を連結するものであって、前記第１領域で発生した粒界が前記第３領域に到達することを防止するために、前記第１領域および前記第２領域に比べて幅が狭く形成された第２領域とを有するように、前記非晶質シリコン層をパターニングする段階と、
前記第１領域上にマスク層を部分的に形成する段階と、
前記第１領域から第３領域まで順次に１ステップずつレーザビームを照射することによって、前記非晶質シリコン層を結晶化する段階と、を含むことを特徴とする単結晶シリコン薄膜の形成方法。 - 前記第３領域の一部分は、前記第２領域に向かって次第に幅が狭くなるようにテーパ状に形成されることを特徴とする請求項１に記載の単結晶シリコン薄膜の形成方法。
- 前記第３領域のテーパ状に形成されない残りの部分は、一定の幅を維持することを特徴とする請求項２に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層は、レーザビームを反射する材料で形成されることを特徴とする請求項１に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層は、Ａｌを含む材料で形成されることを特徴とする請求項４に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層は、頂点を有する形であることを特徴とする請求項４に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層は、前記第１領域で形成され始めた粒界の方向を斜めに変更できるように、前記第２領域と対向する方向に頂点が位置することを特徴とする請求項６に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層の頂点は、前記第１領域の幅の中心線上に位置することを特徴とする請求項７に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層は、前記第１領域の幅中心線を基準に対称となることを特徴とする請求項８に記載の単結晶シリコン薄膜の形成方法。
- 前記レーザビームの幅をｂとし、ビーム境界から結晶が成長可能な最大の距離をｄC-SLGとするとき、次の数式：
- 前記少なくともテーパ部分におけるレーザビームの１ステップ当りの移動距離は、レーザの移動方向に対するテーパ角度をθとするとき、次の数式：
- 前記第２領域は、前記第１領域の一側の中心からレーザの進行方向に延設されることを特徴とする請求項１１に記載の単結晶シリコン薄膜の形成方法。
- 前記第２領域は、所定の角度で少なくとも１回以上屈曲されたことを特徴とする請求項１２に記載の単結晶シリコン薄膜の形成方法。
- 前記第２領域は、前記第２領域が所定の角度で屈曲された第１屈曲部と、前記第２領域が前記角度だけ逆方向にもう一度屈曲された第２屈曲部とを有し、前記第１屈曲部は、前記第２屈曲部より前記第１領域に近接していることを特徴とする請求項１３に記載の単結晶シリコン薄膜の形成方法。
- 前記マスク層の頂点と前記第１屈曲部の内側の屈曲点とを連結する線分の傾斜度は、前記第１屈曲部の内側の屈曲点と前記第２屈曲部の内側の屈曲点とを連結する線分の傾斜度より大きいことを特徴とする請求項１４に記載の単結晶シリコン薄膜の形成方法。
- 前記第１領域の幅は、前記第２領域に近づくほど次第に狭くなることを特徴とする請求項１３に記載の単結晶シリコン薄膜の形成方法。
- 前記第２領域は、前記第１領域の一側の中心から所定の距離だけ離れた位置からレーザの進行方向に延設されていることを特徴とする請求項１１に記載の単結晶シリコン薄膜の形成方法。
- 前記第１領域と前記第２領域とが接する前記第１領域の面から前記マスク層の頂点までのレーザ進行方向への距離をｄ、前記第１領域と前記第２領域とが接する前記第１領域の面中心から前記第２領域までのレーザ進行方向に垂直な距離をｍ、前記第２領域の長さをｌ、そして前記第２領域の幅をｗとするとき、次の数式：
- 前記第１領域に形成される単結晶部分の幅をＰとするとき、次の数式：
- 前記非晶質シリコン層を結晶化する段階は、線形ビームＳＬＳ方法を利用して行われることを特徴とする請求項１に記載の単結晶シリコン薄膜の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040008175A KR101045204B1 (ko) | 2004-02-07 | 2004-02-07 | 연속 측방 고상법을 이용하여 단결정 실리콘 박막을형성하는 방법 |
| KR2004-008175 | 2004-02-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005223337A true JP2005223337A (ja) | 2005-08-18 |
| JP4689288B2 JP4689288B2 (ja) | 2011-05-25 |
Family
ID=34825120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005029126A Expired - Fee Related JP4689288B2 (ja) | 2004-02-07 | 2005-02-04 | 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7238559B2 (ja) |
| JP (1) | JP4689288B2 (ja) |
| KR (1) | KR101045204B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6792029B2 (en) * | 2002-03-27 | 2004-09-14 | Sharp Laboratories Of America, Inc. | Method of suppressing energy spikes of a partially-coherent beam |
| KR100707176B1 (ko) * | 2005-01-13 | 2007-04-13 | 삼성전자주식회사 | 단결정 실리콘으로 구성된 박막 트랜지스터의 채널 영역형성 방법 |
| TWI256138B (en) * | 2005-02-01 | 2006-06-01 | Ind Tech Res Inst | Method of fabricating a poly-silicon thin film transistor |
| TWI299431B (en) * | 2005-08-23 | 2008-08-01 | Au Optronics Corp | A mask for sequential lateral solidification (sls) process and a method thereof |
| KR100713894B1 (ko) * | 2006-03-17 | 2007-05-04 | 비오이 하이디스 테크놀로지 주식회사 | 결정화 패턴 및 이를 이용한 비정질실리콘의 결정화 방법 |
| KR102470876B1 (ko) * | 2021-01-28 | 2022-11-25 | 재단법인대구경북과학기술원 | 모놀리식 3차원 소자의 상부층 고결정화 방법 및 이를 통해 제조된 모놀리식 3차원 소자 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250620A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001274088A (ja) * | 2001-02-28 | 2001-10-05 | Trustees Of Columbia Univ In The City Of New York | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
| JP2002118061A (ja) * | 2000-10-05 | 2002-04-19 | Sharp Corp | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 |
| JP2002329667A (ja) * | 2000-11-11 | 2002-11-15 | Seung Ki Joo | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5817548A (en) * | 1995-11-10 | 1998-10-06 | Sony Corporation | Method for fabricating thin film transistor device |
| KR100327087B1 (ko) * | 1999-06-28 | 2002-03-13 | 구본준, 론 위라하디락사 | 레이저 어닐링 방법 |
-
2004
- 2004-02-07 KR KR1020040008175A patent/KR101045204B1/ko active IP Right Grant
-
2005
- 2005-02-04 JP JP2005029126A patent/JP4689288B2/ja not_active Expired - Fee Related
- 2005-02-07 US US11/051,338 patent/US7238559B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250620A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2002118061A (ja) * | 2000-10-05 | 2002-04-19 | Sharp Corp | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 |
| JP2002329667A (ja) * | 2000-11-11 | 2002-11-15 | Seung Ki Joo | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 |
| JP2001274088A (ja) * | 2001-02-28 | 2001-10-05 | Trustees Of Columbia Univ In The City Of New York | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4689288B2 (ja) | 2011-05-25 |
| KR101045204B1 (ko) | 2011-06-30 |
| US7238559B2 (en) | 2007-07-03 |
| US20050176189A1 (en) | 2005-08-11 |
| KR20050079861A (ko) | 2005-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
| KR100618184B1 (ko) | 결정화 방법 | |
| KR100296109B1 (ko) | 박막트랜지스터제조방법 | |
| JP4296380B2 (ja) | ポリシリコン結晶化方法及びそれに用いられるマスク | |
| US6300175B1 (en) | Method for fabricating thin film transistor | |
| US7354810B2 (en) | Method of and apparatus for manufacturing semiconductor thin film, and method of manufacturing thin film transistor | |
| JP4689288B2 (ja) | 連続側面固相法を利用して単結晶シリコン薄膜を形成する方法 | |
| US8445332B2 (en) | Single crystal silicon rod fabrication methods and a single crystal silicon rod structure | |
| US7235811B2 (en) | Thin film structure from LILAC annealing | |
| KR20030019889A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005159285A (ja) | 非晶質シリコン膜の結晶化方法 | |
| KR100707176B1 (ko) | 단결정 실리콘으로 구성된 박막 트랜지스터의 채널 영역형성 방법 | |
| JPH06140321A (ja) | 半導体薄膜の結晶化方法 | |
| JP2009152224A (ja) | 半導体素子の製造方法、アクティブマトリクス基板の製造方法、表示装置の製造方法、及び、レーザー結晶化装置 | |
| JP2000183357A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4881197B2 (ja) | 結晶化パターンおよびこれを用いた非晶質シリコンの結晶化方法 | |
| JP2003037061A (ja) | 半導体薄膜およびその形成方法並びに半導体装置 | |
| US20040248346A1 (en) | Inducing semiconductor crystallization using a capillary structure | |
| US20080176351A1 (en) | Manufacturing method of display device | |
| JP4467276B2 (ja) | 半導体薄膜を製造する方法と装置 | |
| JP2003309068A (ja) | 半導体膜の形成方法および半導体膜、並びに半導体装置の製造方法および半導体装置 | |
| US20080237593A1 (en) | Semiconductor Device, Method of Fabricating the Same, and Apparatus for Fabricating the Same | |
| JP2005228808A (ja) | 半導体デバイスの製造方法 | |
| JP2008311494A (ja) | 結晶性半導体膜の製造方法、及び、レーザー装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100702 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4689288 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |