JP2007227960A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007227960A JP2007227960A JP2007110939A JP2007110939A JP2007227960A JP 2007227960 A JP2007227960 A JP 2007227960A JP 2007110939 A JP2007110939 A JP 2007110939A JP 2007110939 A JP2007110939 A JP 2007110939A JP 2007227960 A JP2007227960 A JP 2007227960A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- narrow region
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】幅広領域3aと幅狭領域3bとを有し、幅狭領域3bが幅広領域3aに対して非対称に位置するように連結されてなる形状の非晶質シリコン膜3を形成し、幅狭領域3bをシリコン酸化膜4を介して多結晶シリコン膜5が保温膜として側面から囲む状態で、幅広領域3aから幅狭領域3bへ向かってCWレーザ光を走査して結晶化させ、動作半導体膜11を形成する。
【選択図】図5
Description
(2)a−Si膜をレーザのエネルギーを加えて熔融させ、冷却時に結晶化させて多結晶シリコン膜を形成する。
(3)600℃以上の温度において化学気相成長法、または物理蒸着法により直接多結晶シリコン膜を形成する。
(3)に述べた結晶成長方法では、柱状結晶が形成され、結晶粒径も小さいために結晶性が十分ではなく、高い移動度を示す結晶を形成できない。
本実施形態では、半導体装置として薄膜トランジスタ(TFT)を例示し、その構成を製造方法とともに説明する。
当該製造方法を述べるにあたって、先ず本発明の特徴であるTFTの動作半導体膜の構造について説明する。
(1)1つの結晶粒を形成するためのメカニズム
(2)成長方向を制御するメカニズム
(3)成長中に他の結晶粒の発生を抑えるメカニズム
1つの結晶粒を形成するには、余分な結晶粒界を単結晶を形成したい領域から排除すればよい。
エキシマレーザ結晶化(ELC)は高速の溶融・凝固の過程による。結晶は融液シリコンと下地との界面で偶然に形成された結晶核から成長する。この結晶核の位置を制御することは極めて困難である。結晶核の数が少ない場合には、結晶粒径はシリコン膜厚よりもはるかに大きく、距離は短いながらもラテラル成長が生じていると見なすことができる。その結晶サイズは隣の結晶核から成長してきた結晶粒の衝突で決まる。このラテラル成長は人為的に制御されたものではなく自然現象による。これに対して、時間に対して連続的にエネルギーを出力するエネルギービーム、ここではCWレーザを利用した結晶化過程では、エネルギービームをスキャンすることによりフローパターンを形成し、成長方向をある程度の距離にわたって制御することが可能である。
目的とする結晶粒以外の成長を抑制するには、半導体膜の温度勾配を制御すればよい。
次に、動作半導体膜の形成方法について説明する。
初めに第1の形成方法について説明する。図1及び図2は、動作半導体膜の第1の形成方法を工程順に示す概略断面図である。
先ず、図1(a)に示すように、ガラス基板1上に膜厚400nm程度にバッファー層となるシリコン酸化膜2を形成した後、半導体膜として膜厚200nm程度に、ここではアモルファスシリコンからなる非晶質シリコン膜3をPECVD法で形成する。非晶質シリコン膜3の膜厚は、後述する保温膜の膜厚との関係から、400nm以下、好ましくは30nm〜200nm程度とする。次に、水素出しのためにガラス基板1に450℃で2時間の熱処理を加える。
この非晶質シリコン膜3は、幅狭領域3bの側部位のみが保温膜となる厚い多結晶シリコン膜5で覆われているために、側面の多結晶シリコン膜5が熱浴として作用する。その結果、幅狭領域3bの側面から結晶核が発生することはない。この場合、幅狭領域3bの中心部分から温度低下が進行して結晶化してゆくが、幅狭領域3bの側部位のみが多結晶シリコン膜5で選択的に覆われていることにより、当該側部位が最も温度低下し難くなり、効率的な結晶化が実現する。ネッキング領域で選択された単一結晶粒は、幅狭領域3bの結晶化の際における種結晶として作用する(図6(a))。CWレーザ光は幅狭領域3bに平行に走査されるので固液界面も幅狭領域3bに平行に移動する。結晶化はただ1つの種結晶から進行するために、幅狭領域3bには単結晶シリコンが形成されることになる(図6(b))。
実際にSEMにより観測した結果を図7(b)に示す。この画像ではセコエッチングを行い、結晶粒界を顕在化させた様子を示す。
以上のメカニズムにより、幅狭領域3bが単結晶化される。
以上により、動作半導体膜(シリコン島)11を完成させる。
ここでは、欠陥を明瞭化させるためにセコエッテングを行っており、幅狭領域11bのみを残すマスクパターンを利用して幅狭領域11bの結晶性を調べた。そのために幅広領域11aの一部が消失している。この写真からも、幅狭領域11bが単結晶状態となっていることが確認される。
ここで、良好な結晶成長を考慮し、パターニング形状の異なる動作半導体膜を形成する変形例について説明する。
本例では、非晶質シリコン膜3を島状に加工するに際して、図11に示すように、幅狭領域3bに、後のレーザ光照射工程において幅広領域3aのフローパターンの結晶粒界の一部が差し掛かる一端部に切り欠き部13を形成しておく。これにより、フローパターンの結晶粒界の幅狭領域3b内への進入が更に抑止され、より確実な単結晶化が実現する。
次に、第2の形成方法について説明する。図12及び図13は、動作半導体膜の第1の形成方法を工程順に示す概略断面図である。
先ず、図12(a)に示すように、ガラス基板1上に膜厚400nm程度にバッファー層となるシリコン酸化膜2を形成した後、半導体膜として膜厚200nm程度に、ここではアモルファスシリコンからなる非晶質シリコン膜31をPECVD法で形成する。非晶質シリコン膜31の膜厚は、保温膜の膜厚との関係から、400nm以下、好ましくは30nm〜200nm程度とする。次に、水素出しのためにガラス基板1に550℃で2時間の熱処理を加える。
図17に示すように、TFTのチャネルとなる幅狭領域31bを単結晶で形成するには、幅狭領域31bにおける結晶核の発生を抑止するとともに、幅広領域31aにおける面積の大きい領域Aで成長した結晶粒の境界となる結晶粒界が幅狭領域31bに侵入することを防止する必要がある。本形成方法では、幅狭領域31bの幅広領域31aとの境界部分に対してビームスポット41を傾斜させながらスキャン照射しており、結晶粒界はビームスポット41の走査面42の境界と直交する方向に形成されるために、結晶粒界がX軸方向に対してビームスポット41を傾斜させた割合だけ斜めに形成させる。このことにより、ある結晶核から成長した単一結晶粒の結晶粒界が幅狭領域31bに侵入しても、結晶粒界は幅狭領域31bへ向かって斜めに走ることになり、幅狭領域31bの幅広領域31aとの境界部位では結晶粒界が幅狭領域31bの壁と衝突して殆ど消滅するため、結晶粒界が幅狭領域31bの内部まで進入することが抑止される。これにより幅狭領域31bは極めて単結晶状態になり易い。
以上のメカニズムにより、幅狭領域31bが単結晶化される。
以上により、動作半導体膜32(シリコン島)を完成させる。
ここでは、ビームスポットに傾斜角φを付与して結晶化した時の一例として、傾斜角φ=45°としたものを例示する。幅狭領域には大きな結晶粒界は無く単一結晶粒となっていることが確認できる。また、幅狭領域の膜の干渉色にも大きな色の変化が見えないことから、平坦な膜が得られていることが判る。動作半導体膜の平坦性としては、表面粗さRaが7程度以下であれば充分に平坦であるとみなせる。実際、この幅狭領域の表面粗さRaをAFM観察像により調べたところ、Ra=6.1nmであった。
電子回折像では転位などの無いきれいなパターンが見られ、5μm×20μmほどの幅狭領域には結晶粒界が全く見られず、単一結晶粒であることが判る。また、電子回折像からこの幅狭領域の単結晶状態は(110)配向であることが判る。また同様に、単結晶状態として(100)配向に制御することも可能である。実際、本発明者が幅狭領域の単結晶状態を調べたところ、傾斜角φが15°〜45°、好ましくは30°〜45°であれば(100)配向、傾斜角φが45°〜75°、好ましくは45°〜60°であれば(110)配向となり易い傾向にあることが判った。
上述した第2の形成方法では、CWレーザ光を非晶質シリコン膜31に照射するに際して、ビームスポット41の走査面42を傾斜角φだけ傾斜させ非晶質シリコン膜31の長手方向に直交する方向にビームスポット41を走査する旨を開示したが、本変形例では、図21に示すように、ビームスポット41の走査面42を傾斜角φだけ傾斜させ、当該傾斜角φの方向(図中、矢印Nで示す)にビームスポット41を走査する。なお、本変形例では、ビームスポット41の走査方向のみが第2の形成方法と異なり、動作半導体膜32の形状や結晶化の態様及びそのメカニズム、及びCWレーザの構成やその使用態様(走査方向を除く)等については、第2の形成方法と同様である。
ここでは、ビームスポットに傾斜角φを付与して結晶化した時の各例として、傾斜角φ及び走査方向=−45°、30°、45°、60°としたものをそれぞれ図22(a),(b),(c),(d)に例示する。各々の写真において、幅狭領域には大きな結晶粒界は無く単一結晶粒となっていることが確認できる。また、幅狭領域の膜の干渉色にも大きな色の変化が見えないことから、平坦な膜が得られていることが判る。
上記の如く形成された動作半導体膜11又は32を用いて、TFT(nチャネルTFT)を製造する。図24〜図27は、本実施形態に係るTFTの製造方法を工程順に示す概略断面図である。以下、第1の形成方法による動作半導体膜11を用いるものとして説明する。
しかる後、全面を覆う保温膜の形成等を経て、n型TFTを完成させる。
前記基板の上方にパターン形成された動作半導体膜と
を含み、
前記動作半導体膜は、幅広領域と幅狭領域とが連結されてなる形状とされており、
前記幅広領域は、結晶粒の大きいフローパターンの状態であり、前記フローパターンの結晶粒界の方向が前記幅狭領域の長手方向と非平行であるとともに、
前記幅狭領域は、ほぼ単結晶状態であることを特徴とする半導体装置。
前記基板の上方にパターン形成された動作半導体膜と
を備えてなる薄膜型の半導体装置の製造方法であって、
前記基板の上方に前記動作半導体膜となる半導体膜を形成する工程と、
前記半導体膜を、幅広領域と幅狭領域とを有し、前記幅狭領域が前記幅広領域に対して非対称に位置するように連結されてなる形状に加工する工程と、
前記半導体膜を加工した後、前記幅狭領域の側部位を選択的に覆うように、分離膜を介して当該幅狭領域の保温膜を形成する工程と、
前記保温膜が形成された状態で、前記半導体膜に対して前記幅広領域から前記幅狭領域へ向かい前記幅狭領域の長手方向に沿ってエネルギービームを照射し、前記半導体膜を結晶化する工程と
を含むことを特徴とする半導体装置の製造方法。
前記半導体膜にエネルギービームを照射するに際して、前記半導体膜の長手方向に沿って前記ビームスポットを走査することを特徴とする付記1に記載の半導体装置の製造方法。
2,22 バッファーとなるシリコン酸化膜
3,31 非晶質シリコン膜
3a,11a,31a,32a 幅広領域
3b,11b,31b,32b 幅狭領域
4 分離膜となるシリコン酸化膜
5 保温膜となる多結晶シリコン膜
11,32 動作半導体膜
12 ネッキング部
13 熱吸収体
23 ゲート酸化膜(シリコン酸化膜)
24 ゲート電極(アルミニウム膜)
25 層間絶縁膜
26 コンタクトホール
27 配線(金属膜)
41 ビームスポット
42 走査面
Claims (3)
- 基板と、
前記基板の上方にパターン形成された動作半導体膜と
を備えてなる薄膜型の半導体装置の製造方法であって、
前記基板の上方に前記動作半導体膜となる半導体膜を形成する工程と、
前記半導体膜を、幅広領域と幅狭領域とが連結された形状に加工する工程と、
前記半導体膜を加工した後、前記幅狭領域の側面から表面の一部を含む部位を選択的に覆うように、分離膜を介して当該幅狭領域の保温膜を形成する工程と、
ビームスポットの走査面を前記半導体膜の長手方向に直交する位置から傾斜させて前記半導体膜に対して前記幅広領域から前記幅狭領域へ向かって、時間に対して連続的にエネルギーを出力するCWレーザ光であるエネルギービームを照射し、前記半導体膜を結晶化する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記半導体膜にエネルギービームを照射するに際して、
前記半導体膜の長手方向に沿って前記ビームスポットを走査することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ビームスポットは、帯形状又は楕円形状で前記走査面が平坦面とされたものであることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007110939A JP4584953B2 (ja) | 2001-08-30 | 2007-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001262160 | 2001-08-30 | ||
JP2007110939A JP4584953B2 (ja) | 2001-08-30 | 2007-04-19 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002180425A Division JP4558262B2 (ja) | 2001-08-30 | 2002-06-20 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007227960A true JP2007227960A (ja) | 2007-09-06 |
JP4584953B2 JP4584953B2 (ja) | 2010-11-24 |
Family
ID=38549373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007110939A Expired - Fee Related JP4584953B2 (ja) | 2001-08-30 | 2007-04-19 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4584953B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59229815A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
JPS6147627A (ja) * | 1984-08-15 | 1986-03-08 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JP2001144300A (ja) * | 1999-08-31 | 2001-05-25 | Fujitsu Ltd | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
JP2001144302A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法並びに電子装置 |
JP2001274088A (ja) * | 2001-02-28 | 2001-10-05 | Trustees Of Columbia Univ In The City Of New York | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
JP2002118061A (ja) * | 2000-10-05 | 2002-04-19 | Sharp Corp | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 |
-
2007
- 2007-04-19 JP JP2007110939A patent/JP4584953B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59229815A (ja) * | 1983-06-13 | 1984-12-24 | Hitachi Ltd | 半導体基板の製造方法 |
JPS6147627A (ja) * | 1984-08-15 | 1986-03-08 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
JP2001144300A (ja) * | 1999-08-31 | 2001-05-25 | Fujitsu Ltd | 半導体装置及びその製造方法並びにシリコン薄膜の形成方法 |
JP2001144302A (ja) * | 1999-08-31 | 2001-05-25 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法並びに電子装置 |
JP2002118061A (ja) * | 2000-10-05 | 2002-04-19 | Sharp Corp | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 |
JP2001274088A (ja) * | 2001-02-28 | 2001-10-05 | Trustees Of Columbia Univ In The City Of New York | 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス |
Also Published As
Publication number | Publication date |
---|---|
JP4584953B2 (ja) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4470395B2 (ja) | 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ | |
TWI402989B (zh) | 形成多晶矽薄膜之方法及使用該方法以製造薄膜電晶體之方法 | |
US7135388B2 (en) | Method for fabricating single crystal silicon film | |
JP3658213B2 (ja) | 半導体装置の製造方法 | |
JP4558262B2 (ja) | 半導体装置の製造方法 | |
JP2004335839A (ja) | 半導体薄膜、薄膜トランジスタ、それらの製造方法および半導体薄膜の製造装置 | |
JP2002334838A (ja) | シリコン薄膜結晶化方法および薄膜トランジスタの製造方法 | |
KR100818285B1 (ko) | 단결정 실리콘 로드 제조방법 | |
US6709910B1 (en) | Method for reducing surface protrusions in the fabrication of lilac films | |
JP2006295117A (ja) | 多結晶シリコン薄膜の製造方法、及びこれを有する薄膜トランジスタの製造方法 | |
JP3844640B2 (ja) | 半導体装置の製造方法 | |
JP4663615B2 (ja) | 半導体装置 | |
JP3357707B2 (ja) | 多結晶半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
JPH1168109A (ja) | 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法 | |
JP2004063478A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP4584953B2 (ja) | 半導体装置の製造方法 | |
JP3345363B2 (ja) | 多結晶シリコン薄膜の形成方法及び薄膜トランジスタの製造方法 | |
JP4316149B2 (ja) | 薄膜トランジスタ製造方法 | |
JP2809152B2 (ja) | 薄膜トランジスタの製造方法 | |
KR100695144B1 (ko) | 단결정 실리콘 기판 및 그 제조방법 | |
JP4075042B2 (ja) | 半導体装置の製造方法およびこの方法で得られる半導体装置 | |
JP2004253451A (ja) | 半導体装置の製造方法 | |
JP2006191125A (ja) | Soiウェーハの製造方法 | |
KR101032347B1 (ko) | 단결정 실리콘 로드 구조체 | |
JP4271453B2 (ja) | 半導体結晶化方法および薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4584953 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |