JP2001196598A

JP2001196598A - 半導体装置、その製造方法及び液晶表示装置

Info

Publication number: JP2001196598A
Application number: JP2000326356A
Authority: JP
Inventors: Shinya Yamaguchi; 伸也山口; Masanobu Miyao; 正信宮尾; Nobuyuki Sugii; 信之杉井; Narimoto Boku; 成基朴; Kiyokazu Nakagawa; 清和中川
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1999-10-29
Filing date: 2000-10-26
Publication date: 2001-07-19

Abstract

(57)【要約】【課題】ガラス基板を用いた大画面の液晶表示装置を
実現するために、高い電子移動度を有し特性の製造ばら
つきが少ない改良された低温多結晶薄膜のＴＦＴを提供
する。【解決手段】ダイヤモンド構造の｛１１１｝双晶粒界
で接合した多結晶粒で構成した半導体薄膜（擬似的な単
結晶薄膜と称する）をＴＦＴのチャンネル領域（即ち、
活性領域）として活用することによって、高い電子移動
度を有するＴＦＴを所望の特性ばらつきの範囲内で再現
性良く実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置、特に薄
膜半導体装置、その製造方法及びそれを用いた液晶表示
装置に関する。

【０００２】

【従来の技術】従来の薄膜半導体装置（主として画像表
示装置等に用いられている薄膜トランジスタ（ＴＦ
Ｔ））が形成される母体材料には、主として高温多結晶
Ｓｉ（珪素）が用いられてきた。これは石英基板上に９
００℃前後の高温熱処理によって多結晶Ｓｉを形成した
もので、比較的大きな粒径（２００〜５００ｎｍ）の多
結晶Ｓｉが形成される。この高温多結晶Ｓｉ上に形成さ
れたＴＦＴは、粒界密度が低く結晶性のよいＳｉ薄膜を
チャネル領域として利用するために、電子移動度が１０
０〜１５０平方ｃｍ／（Ｖ・ｓ）と単結晶Ｓｉのそれ
（約５００平方ｃｍ／（Ｖ・ｓ）に近い値を得ることが
できる。しかしこの高温多結晶Ｓｉは、高温プロセスに
耐えられるよう高価な石英基板を使用する必要があるた
め、基板コストが原因となって装置全体のコスト低減が
困難なためＴＦＴの普及が制限されていた。

【０００３】近年、これに代わるものとして低温多結晶
Ｓｉが盛んに研究されてきた。これは低コストのガラス
基板上にプラズマＣＶＤ法等で形成した非晶質シリコン
あるいは微結晶シリコンを、エキシマレーザーアニール
などの溶融再結晶化法を用いて結晶化した多結晶Ｓｉで
ある。この手法を用いると多結晶Ｓｉ薄膜をガラス軟化
温度約４５０℃より低い温度で形成可能のため、非常に
廉価なＴＦＴを形成できるという利点がある。しかしこ
れまでの低温多結晶Ｓｉは高温多結晶Ｓｉと比べて小さ
な粒径の多結晶Ｓｉしか形成することができなかった。
このため、低温多結晶Ｓｉを素子材としたＴＦＴは、粒
界におけるキャリア散乱が大きく、電子移動度は３０〜
５０平方ｃｍ／（Ｖ・ｓ）程度に限られていた。このよ
うな小さな電子移動度では必要とされる素子速度に到達
できないために、一枚のガラス基板上に形成できる素子
の種類が制限されるという問題が起こる。例えば画像表
示装置の場合では、画素部はガラス上に形成できるがそ
の他のソースドライバ、ゲートドライバ、シフトレジス
タ、周辺コントローラなどの周辺回路は従来のプリント
基板上に形成し、これをガラス基板とケーブル端子で接
続して用いなければならない。このような方法では、画
面サイズが小さく（４インチ〜１０インチ）なる上に、
装置全体のコストが高くなってしまうという問題があっ
た。

【０００４】一方、ごく最近では低温多結晶Ｓｉを大粒
径化し、かつ結晶粒の位置を制御するための様々な技術
が提案されてきている。絶縁体基板上に島状パターンか
らなる結晶成長核を形成し、その上に非晶質Ｓｉを固相
成長させる技術（特開平８−３１６４８５）、多結晶Ｓ
ｉ上に非晶質Ｓｉの堆積層を形成し、表面に露出した多
結晶Ｓｉを次の結晶成長核にする手法（特開平８−３１
７４９）、部分的に結晶化したＳｉ薄膜をイオン打ち込
みで選択的に非晶質化し、残った結晶部分を核として再
び結晶成長させる手法（特開平１０−５５９６０）、Ｓ
ｉの結晶化を助長する金属元素を非晶質Ｓｉ膜の中に高
温で分散させて非晶質Ｓｉ膜を結晶化させる方法（特開
平９−２７４５２）、レーザーアニールの照射エネルギ
ーと照射時間を階段状に変化させる方法（特開平１０−
９７９９３）、段差が形成された絶縁基板上に第１の非
晶質Ｓｉ膜を形成し、２４時間加熱処理して段差側面部
に配向性の揃った第１の多結晶Ｓｉ膜を形成した後、そ
の上に形成した第２の非晶質Ｓｉ膜を再び２４時間加熱
処理することによって配向性と結晶粒界の位置とが制御
された大粒径の第２の多結晶Ｓｉ膜を形成する方法（特
開平８−２８８５１５）等である。

【０００５】

【発明が解決しようとする課題】しかし、これら数多く
の試みにもかかわらず、結晶粒径を大きくしようとする
上記の結晶化法では、十分結晶性のよい低温多結晶Ｓｉ
を再現性よく得るにはいたっておらず、大量生産上まだ
まだ問題が多い。例えば、結晶粒径を大きくしてもそれ
ら結晶粒の位置ずれによるＴＦＴ素子間の特性ばらつき
を抑制できていない。また、形成される多結晶の面方位
も無秩序であるため、面方位に依存する電子移動度がＴ
ＦＴ素子間でばらつくという問題がある。そのため沢山
のＴＦＴを集積した大規模な薄膜半導体集積回路装置の
製造歩留に大きな影響を与えることになり、特に大画面
の液晶表示装置の量産に適用するのが難しい。また、上
記したように配向性と結晶粒界の位置を制御するための
従来の結晶化プロセスは長時間の処理を要する。このた
め今なお、量産上製造工数の増大、特性ばらつき、歩留
低下等の問題があり、特に、１５インチ以上の大画面の
液晶表示装置実現の課題となっている。

【０００６】本発明は、これまでとは全く異なる発想に
基づき新しいＴＦＴ等の半導体装置の構造及びその製造
方法を提供するものである。

【０００７】

【課題を解決するための手段】上記したように従来は、
結晶粒界による電気的特性への影響を避けるために多結
晶薄膜の結晶の粒径を大きくして粒界を出来るだけ少な
くし、それをＴＦＴ素子の活性領域に使おうというアプ
ローチであった。それに対し、本発明はそれとは全く異
なり、むしろ多結晶特有の結晶粒界そのものを積極的に
能動領域或いは活性領域に活用しようという全く新しい
アプローチの基になされたものであり、ダイヤモンド構
造の{１１１}双晶においては互いに未結合手（dangling
bond）を持たない整合条件で複数の結晶粒を接合でき
ることに着目し、この双晶境界（粒界）で接合された多
結晶粒で構成された半導体領域をＴＦＴ等の半導体装置
の活性領域／能動領域を構成するチャネル部に適用しよ
うとするものである。

【０００８】

【発明の実施の形態】以下に本発明の実施形態について
図面を参照して詳細に説明する。図中、同一の機能又は
意味を有する部分には同一の番号を付し、その繰り返し
の説明は省略する。

【０００９】実施形態の説明の前にまず{１１１}双晶に
ついて説明する。なお本明細書では面方位(１１０)、
(１０１)、(０１１)のように結晶学的に等価な面方位群
をまとめて{１１０}と記している。従って{１１１}双晶
とは、全ての(１１１)と等価な面方位における双晶を含
む。また簡単のため以下はシリコン（Ｓｉ）を例とする
が、Ｃ，Ｓｉ，Ｇｅ，Ｓｎ又はＰｂの第四属元素の結
晶、又はそれら元素の混合物からなる混晶についても同
様のことが成り立つ。

【００１０】図１の（１）から（３）はＳｉ薄膜の表面
部、即ち結晶格子の配列状態を拡大して表示したチャン
ネル部の平面図である。

【００１１】図１の（１）は本発明と比較するために描
いた単結晶Ｓｉの結晶格子図で、紙面と{１１０}面が平
行となるように描いてある（以下も同様）。単結晶Ｓｉ
には図中の点線のように、２つの等価な{１１１}面が存
在し、互いに鋭角７０．５°（または鈍角１０９．５
°）で交差している。

【００１２】図１の（２）は本発明のＳｉ{１１１}双晶
粒界１０１付近の結晶格子図である。結晶粒１０４に対
して、結晶粒１０３を７０．５°傾けて結合すると、互
いの{１１１}面がちょうど整合性よく合い、未結合手を
発生させずに粒界を形成することができる。ダイヤモン
ド構造においてチャンネルを形成できる程十分広い面積
でこのように整合する結晶面は{１１１}だけである。

【００１３】図１の（３）はＳｉの非双晶粒界１０２付
近の結晶格子図である。結晶粒１０３と結晶粒１０４が
上記７０．５°以外の角度で結合した場合、粒界には多
数の結晶欠陥、結晶歪み、未結合手が発生する。これら
の乱れが散乱ポテンシャルとして働き、チャネルを通る
電子の移動度を低下させる。通常の多結晶の場合この粒
界散乱が移動度低下の主要因であり、単結晶における移
動度約５００[平方ｃｍ／（Ｖ・ｓ）]を３０〜５０[平
方ｃｍ／（Ｖ・ｓ）]まで低下させてしまう。

【００１４】一方、これに対し図１の（２）に示す{１
１１}双晶粒界１０１の場合、欠陥、歪み、未結合手は
存在せず、格子の対称性低下に伴う若干の密度低下が働
くのみであり、このため理想的な{１１１}双晶であれ
ば、ほとんど単結晶のそれと等しい約３５０〜５００
[平方ｃｍ／（Ｖ・ｓ）]の電子移動度を実現できる。

【００１５】図２の（１）から（３），図３の（１）及
び（２）、並びに図４の（１）及び（２）は、本発明の
双晶粒界１０１のうち、複数の結晶粒にまたがる場合の
形成パターン（結晶格子図）を列挙したものである。

【００１６】図２の（１）のように、２つの結晶粒１０
３及び１０４間の双晶粒界１０１が途中で途切れている
場合、残りの粒界部分は前記図１の（３）の非双晶粒界
１０２となる。本発明においては、このような非双晶粒
界がチャンネル部には存在しない方が望ましいが、本発
明の原理上はチャンネル形成部に双晶粒界１０１で接合
された電流通路がソース電極とドレイン電極との間を連
結するように少なくとも一つ存在させておけばよく、非
双晶粒界１０２が多結晶薄膜中に部分的に存在していて
も良い。なぜならＴＦＴのチャネル部では、最も抵抗の
少ない（言い換えれば散乱ポテンシャルの小さい）電流
通路を集中的に電子のようなキャリアが流れるため、こ
の図においては双晶粒界１０１の上部表面がチャネルと
なり、非双晶粒界１０２の影響はほとんど受けないから
である。非双晶粒界１０２の方向は任意で、かつ複数の
非双晶粒界１０２が多重に複合していても構わない。

【００１７】図２の（２）に示すように、３つの結晶粒
１０３、１０４、１０５の接合、本発明の２つの双晶粒
界１０１が１０９．５°の角度でつながることにより、
結晶粒１０３と１０４との間を結晶粒１０５及び整合格
子を構成する双晶境界１０１で連結することが出来るの
で、本発明に関わる特性の良い電流経路を形成すること
が出来る。ただしこの場合、結晶粒１０３から１０４を
経由して１０５へ到達する経路には必ず非双晶粒界１０
２が存在することとなる。このような場合、１０２を介
した結晶粒１０３と１０４との間の電流通路の電子移動
度は低下するが、結晶粒１０３と１０５との間、および
結晶粒１０５と１０４との間は双晶粒界で接合している
ため、トータル的には素子の電気的特性のばらつきの範
囲内で図２の（１）の場合と同様に本発明の良好なチャ
ネルを形成できる。この図の構造は双晶粒界１０１の１
０９．５°を持つすべての折れ曲がり点において成り立
つ。

【００１８】図２の（３）は３つの結晶粒の接合に成り
立つもうひとつの構造として、本発明の２つの双晶粒界
１０１が７０．５°の角度でつながる場合を示してい
る。これも図２の（２）と同様の効果を得ることができ
る。本発明の双晶粒界１０１の折れ曲がり点の角度は、
前記１０９．５°かこの７０．５°の２通りだけであ
る。

【００１９】図３の（１）に、４つの結晶粒１０３、１
０４、１０５、１０６の接合において、本発明の３つの
双晶粒界１０１が互いに１０９．５°の角度でつながる
ことにより４つの結晶粒にまたがる連続した整合格子を
構成した例を示す。ただしこの場合も図２の（２）と同
様に必ず非双晶粒界１０２が伴う。

【００２０】図３の（２）に示すように、４つの結晶粒
の接合構造として、本発明の双晶粒界１０１が７０．５
°の角度でつながることも許される。本図では３つの双
晶粒界１０１がすべて７０．５°で接合した一例を示し
たが、その内のひとつの角度が１０９．５°となる構造
も許される。これも図３の（１）と同様の効果を得るこ
とができる。本発明の４つの結晶粒の接合における双晶
粒界１０１の折れ曲がり点は、前記図３の（１）とこの
構造の２通りだけである。

【００２１】図４の（１）に示すように、５つの結晶粒
１０３、１０４、１０５、１０６、１０７の接合におい
て、本発明の４つの双晶粒界１０１が互いに７０．５°
でつながることにより５つの結晶粒にまたがる連続した
整合格子を構成ことができる。ただしこの場合も図２の
（２）と同様に必ず非双晶粒界１０２が伴う。

【００２２】図４の（２）に示すように、５つの結晶粒
１０３、１０４、１０５、１０６、１０７の接合におい
て、本発明の５つの双晶粒界１０１が互いに７２．０°
でつながることにより、特異的に５つの結晶粒すべてに
またがる連続した整合格子を構成することができる。た
だしこの場合、５重点近傍の結晶格子には７０．５°の
場合に比べて引っ張り歪み例えば、５重点から遠ざかる
に従って大きな面内引っ張り歪み、が生じる。この構成
の場合、全ての結晶粒をチャネルとして働かせることが
できる。

【００２３】以上、複数の結晶粒が双晶境界で接合され
た電流通路の色々な形態を説明したが、前記したように
そのような電流通路がソースとドレインとの間を連結す
るように少なくとも一つ設けることによって、多結晶の
結晶粒径がそれ程大きくなくとも後述するように２６０
〜５００[平方ｃｍ／（Ｖ・ｓ）]という高い電子移動度
を有する多結晶の半導体活性領域を低温処理で再現性良
く得ることができる。また、少なくとも２６０[平方ｃ
ｍ／（Ｖ・ｓ）]以上の電子移動度を有しておれば多数
のＴＦＴ素子及びそれらを集積した薄膜集積回路装置を
若干の特性ばらつきの範囲内で歩留よく製造することが
出来る。

【００２４】以上で双晶に関する説明を終わり、以下で
は本発明の実施例に関する説明を行う。

【００２５】（実施例１）図５の（１）は、本発明の第
１の実施例に係わる薄膜半導体装置（ＴＦＴ）の要部を
説明するための図であり、図５の（１）のａは図５の
（１）のｂでの切断面９に沿って描いたＴＦＴの断面
図、図５の（１）のｂは図５の（１）のａでの切断面８
に沿って描いた平面図でありこれはＴＦＴのチャンネル
部即ち、薄膜半導体層の表面を示している（図５の
（２）及び図６の（１）、（２）も同様）。絶縁体基板
１上に膜厚１０乃至１５０ｎｍの多結晶Ｓｉ薄膜２を持
つ。この多結晶膜２は、ソース領域４、ドレイン領域
５、チャネル部３（長さ約５μｍ、幅約２〜３μｍ）を
有し、このチャネル部３上にはＳｉＯ２からなるゲート
絶縁膜６、ゲート電極７が形成されている。ゲート電極
直下のチャネル３は、このゲート電極と協働関係を持っ
て働く所謂電界効果トランジスタの活性領域（即ち、能
動領域）であり、電流密度が最も大きい。この実施例で
は、多結晶Ｓｉ薄膜２はダイヤモンド構造の｛１１１｝
双晶境界１０１で接合された複数のＳｉ結晶粒からなる
ことを特徴とする。それは、ソース４とドレイン５を結
ぶひとつの電流経路を考えた場合、その経路を横切る粒
界が双晶粒界１０１であり、そのような経路がチャネル
の中で少なくとも一つあれば、その他の粒界が非双晶粒
界１０２であってもかまわない。本実施例はこのような
結晶構造を持たせることにより、ソースとドレイン間の
チャネルを流れる電流を概ねその経路に沿って集中させ
ることで、非双晶粒界１０２から受ける散乱ポテンシャ
ルを大幅に低減し、単結晶Ｓｉに匹敵する高電子移動度
を実現できる。なお、このような意味で、本発明者はこ
の双晶粒界で接合された複数の結晶粒で構成された結晶
を「擬似単結晶」と呼ぶこととした。

【００２６】なお、少なくとも一つの電流通路を双晶粒
界で接合された複数の結晶粒で構成した場合で説明した
が、前記したことから理解されるようにゲート絶縁膜直
下の半導体層の活性領域表面の殆ど全てに亙って双晶粒
界で接合された複数の結晶粒で構成した場合が最も望ま
しい。

【００２７】（実施例２）図５の（２）は本発明の第２
の実施例に係わる薄膜半導体装置の要部を説明する図で
ある。本実施例では、絶縁体基板１上に膜厚１０〜１５
０ｎｍの多結晶Ｓｉ薄膜を繰り返し多数層（多結晶膜１
０、１１、１２）持つことを特徴とする。各層は、いっ
たん非晶質として堆積された後、各層ごとに熱処理によ
り結晶化されている。こうすることにより、下の層の粒
界や結晶欠陥がそれより上の層に伝播されにくくなり、
結果として上層に行くに従って粒界密度が低下するとい
う利点がある。そして図５の（１）でも説明したよう
に、最上層１２の多結晶粒間のほとんどあるいは全ての
粒界を双晶粒界１０１とすることによって、図５の
（１）のような１層の場合よりもより高い電子移動度を
有するチャンネルを実現することができる。

【００２８】（実施例３）図６の（１）は本発明の第３
の実施例に係わる薄膜半導体装置（ＴＦＴ）の要部を説
明するための図である。絶縁体基板１上に膜厚１０〜１
５０ｎｍのＳｉ薄膜２を持つ。この膜２は概ね非晶質Ｓ
ｉにより形成され、膜中に枝状の結晶１４を持つ。この
枝状結晶１４は膜２の膜厚を持って横方向に延在する場
合が多いが、この膜厚よりも薄い厚さを持って横方向に
延在している場合を図示している。また、温度や時間等
の加熱処理条件によって枝の幅や長さを制御することが
出来る。そして、本実施例における上記細長い結晶の枝
は、基板面にほぼ平行な{１１０}面と枝の長軸に垂直な
{１１１}面を持ち、一本の直線的な単結晶若しくはその
単結晶から分岐した複数本の多結晶粒からなっているで
ある。ただし分岐している場合、枝どうしが概ね３９．
０°、７０．５°、１０９．５°のいずれかの角度で接
合し、接合面が概ね双晶粒界１０１となっていることを
特徴とする。この薄膜２に、ソース４、ドレイン５、チ
ャネル３、およびチャネル３上にゲート絶縁膜６、ゲー
ト７を持つ。ソース４とドレイン５を結ぶひとつの電流
通路（経路）を考えた場合、その経路は枝状結晶１４に
沿った屈曲線となり、その経路を横切る粒界が概ね双晶
粒界１０１であり、そのような経路がチャネルの中で少
なくともひとつある。このような枝が一つあれば、その
他のチャネル部或いはＳｉ層は非晶質のままであっても
かまわない。本実施例はチャネルを通る電流を概ねその
枝状結晶１４上の経路に集中させることで、非晶質１３
若しくは非双晶粒界１０２から受ける電子散乱ポテンシ
ャルを大幅に低減し、単結晶Ｓｉに匹敵する高電子移動
度を持ったＴＦＴ素子を実現できる。

【００２９】（実施例４）図６の（２）は本発明の第４
の実施例に係わる薄膜半導体装置の要部を説明するため
の図である。本実施例では、絶縁体基板１上に膜厚１０
〜１５０ｎｍのＳｉ薄膜を繰り返し多数層（膜１０、１
１、１２）持つことを特徴とする。各層は、いったん非
晶質として堆積された後、各層ごとに熱処理により結晶
化されている。こうすることにより、下の層で多数に分
岐した枝状結晶１４の粒界や結晶欠陥がそれより上の層
に伝播されにくくなり、結果として上層に行くに従って
幅広く結晶性の良い枝状結晶が形成できるという利点が
ある。こうして得た良質の最上層１２に、ソース４、ド
レイン５、ゲート絶縁膜６、ゲート７を形成すれば、チ
ャネル３の枝状結晶上のある経路においては、ほとんど
あるいは全ての粒界を双晶粒界１０１とすることができ
る。

【００３０】（実施例５）図７及び図８は、本発明の第
５の実施例に係わる薄膜半導体装置を説明するための平
面図であり、結晶成長核金属の配置パターンに対応して
図７及び図８の（１）〜（３）に図示されている。

【００３１】ここで結晶成長核金属の働きについて少し
説明する。なお本実施例における成長核金属の材質は、
金属Ｍ（Ｓｃ，Ｔｉ，Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎ
ｉ，Ｃｕ，Ｚｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｏｓ，Ｉ
ｒ，Ｐｔ，Ａｕの何れか若しくはそれらの合金）、若し
くは該金属Ｍと前記第四属元素の化合物ＭｘＡｙ（Ａは
前記第四属元素、ｘとｙはＭとＡとの混晶比）、若しく
は該金属Ｍと該第四属元素の積層構造からなる。まずＳ
ｉ薄膜を一旦非晶質で形成し、その上に上記成長核金属
を形成した後に全体を熱処理すると、この成長核金属か
ら拡散した金属原子がＳｉ中で核となり、低温（約４５
０℃）で珪化金属核を形成する。成長核金属は、Ｓｉ薄
膜表面への堆積でも、Ｓｉ薄膜と絶縁基板との間に堆積
させても良い。またＳｉ薄膜の一部を置き換えたもので
も構わない。形成された珪化金属は、周辺の非晶質Ｓｉ
を取り込み次々と結晶Ｓｉを形成する性質がある。珪化
金属自身は、常に非晶質と結晶との界面に存在し、結晶
欠陥に取り込まれたりしない限り、そのまま継続的に結
晶化を媒介し続ける。この珪化金属が消耗しない限り、
結晶化は成長核金属が進む方向に向かって時間と温度に
よって決まる活性化過程で進行してゆく。十分長時間の
熱処理を行えば、チャネルより広い面積を結晶化するこ
とも可能で、そのようにして得た多結晶薄膜は珪化金属
をほとんど含まず、面方位が概ね双晶粒界に揃えること
が出来る。本実施例は以上の現象を利用するものであ
る。

【００３２】まず、図７の（１）〜（３）を説明する。
各図は本実施例の薄膜半導体装置の上面平面図である。
各図とも、ソース４はソースコンタクト１５を通じてソ
ース配線１６と、またドレイン５はドレインコンタクト
１７を通じてドレイン配線１８と、さらにゲート７はゲ
ートコンタクト１９を通じてゲート配線２０とそれぞれ
接続されている。

【００３３】図７の（１）：チャネル３と平行にゲート
７から少し離れた位置の半導体層上に成長核金属２１が
形成されている。こうすることで成長核金属２１を長大
化することができ、例えば、チャンネルの長さ（Ｌ）或
いはソース・ドレイン領域も含めた長さにわたって成長
核金属層を設けることにより、チャネル３領域を短時間
で一様に結晶化できる利点がある。

【００３４】図７の（２）：チャネル部３を取り囲むよ
うにその四方に成長核金属２１を分散させた場合であ
る。こうすることでチャネル３における多結晶形成を等
方的に行うことができる。その結果トランジスタ特性の
ばらつきを減らす利点がある。

【００３５】図７の（３）：ソース４、ドレイン５の両
端外側に成長核金属２１を形成する。これは成長核金属
２１から伸びた枝状結晶で、ソース４とドレイン５との
間を結び、それをチャネルとして利用する場合に適用で
きる。

【００３６】前記説明からも理解されるように、本実施
例では結晶成長核金属を実質的にチャンネル部３の上に
は設けないで、例えばチャンネル形成部（即ち活性領
域）以外の半導体層の上に設けることによって、半導体
層の薄い厚みを利用してチャンネル部の外周部から内部
方向へ結晶成長を進行させることが出来るので、面方位
を概ね前記したごとき双晶粒界に揃えることが出来る。
これに対し、チャンネル部に対して垂直方向から即ち半
導体層の膜厚方向から結晶成長させると、前記したよう
な本発明に係わる多結晶粒界を持ったものを形成するこ
とが出来ない。

【００３７】次に、結晶化の加熱処理時間を短くするこ
とを主眼にしたこの他の配置パターンの例を図８の
（１）〜（３）で説明する。

【００３８】図８の（１）：成長核金属２１自身で、ソ
ースとドレインを形成した場合である。これは形成プロ
セスを最短化できる利点があるが、正しいオーミックコ
ンタクトを取れる材料がＴｉ，Ｎｉ，Ｐｔ，Ａｕ等の金
属に限られてしまうという問題がある。この対策として
は、この位置に成長核金属層を設けて結晶化処理をした
後に、この金属層を除去し通常の電極材料を被着するこ
とが考えられる。

【００３９】図８の（２）：ゲート７直下に成長核金属
２１を形成する場合である。実装寸法を小さくし、かつ
チャネル３を短時間で結晶化できる利点があるが、反面
ゲート絶縁膜の特性によってはリーク電流が発生するお
それがある。この場合も、図８の（１）と同様結晶化処
理の後この金属層を除去することが望ましい。

【００４０】図８の（３）：チャネル３内或いはその上
部に成長核金属２１を形成する場合である。結晶成長に
要する時間と実装寸法の両方を最小化できる利点があ
る。この例では、成長核金属で覆われていないチャンネ
ル部がかなり残されているので、先に説明したようにこ
の成長核金属部分からその周辺に横方向に結晶が成長す
る。しかしこれも図８の（２）同様、材料の特性しだい
でリーク電流を発生させるおそれがある。

【００４１】（実施例６）図９の（１）及び（２）は本
発明の第６の実施例に係わる薄膜半導体装置を説明する
図である。本実施例は、成長核金属２１とチャネル３と
の間に絞り部（狭窄部）２２を持ち、その絞り部は多結
晶薄膜２の一部を削除した凹部若しくは一部を他の材料
で置き換えた領域からなり、Ｓｉ薄膜２の断面積は絞り
部２２の部分において他と比べて小さくなっており、そ
の小さい断面積部分を通じて成長核金属２１とチャネル
３とが接続されていることを特徴とする。

【００４２】図９の（１）は本実施例の半導体薄膜装置
の俯瞰図である。絞り部２２はＳｉ薄膜２の一部を掘り
下げた凹部からなっている。即ち、この絞り部は半導体
薄膜をその他の部分に比べて部分的にその厚さ或いは幅
を小さくする（即ち、断面積を小さくする）ものであ
り、この凹部を他の材料（たとえば、窒化珪素膜を用い
た通常の選択酸化処理によるＳｉＯ２等）で置き換えて
も同様の効果が得られる。

【００４３】図９の（２）はこの薄膜半導体装置の縦断
面図（上段のＡ）、平面図（中段のＢ）、および切断面
８でのＳｉ層表面部で見た平面図（下段のＣ）である。
絞り部２２によって切り取られた凹部によって、多結晶
薄膜２は非常に薄い状態で成長核金属２１のある領域と
連結している。この多結晶薄膜２をいったん非晶質で形
成し、成長核金属２１を堆積後に熱処理を行うと、前述
したように成長核金属２１から結晶成長が進行する。こ
の結晶成長は絞り部２２に達すると、その薄い絞り部２
２の下の膜中をさらに先へと進むが、このとき成長して
いる結晶の中でわずかに面方位が他と異なる結晶粒があ
ると、それはこの薄い膜中で上下どちらかの表面にぶつ
かり成長が止まってしまう。これにより、狭い絞り部２
２を通過した結晶粒は、より面方位の揃ったものだけで
構成されることになる。こうすることにより、チャネル
形成領域３に到達する結晶粒の結晶性を向上させ、結果
としてチャネル形成領域３がより双晶粒界１０１で形成
されるようにする効果がある。なお、上記した絞り部は
２２はＴＦＴ素子要部を形成した後も、その上部を配線
領域に利用するために、或いは素子の電気的特性を測定
するためにそのまま残しておいた方が良い。

【００４４】（実施例７）図１０の（１）および（２）
は本発明の第７の実施例に係わる薄膜半導体装置を説明
する図である。本実施例は、前記実施例６と同様に成長
核金属２１とチャネル３との間に絞り部２３を持ち、そ
の絞りは多結晶薄膜２の一部を削除した凹部若しくは一
部を他の材料で置き換えた領域からなることは同じであ
る。

【００４５】図１０の（１）は本実施例の鳥瞰図であ
り、成長核金属２１からチャネル３へのひとつの経路を
残し、他は絶縁体基板１まで多結晶薄膜２の全てを取り
除いてある。

【００４６】図１０の（２）は本実施例の半導体装置の
断面図（上段のＡ）、平面図（中段のＢ）、および切断
面８における半導体層表面で見た平面図（下段のＣ）で
ある。絞り部２３によって形成された凹部によって、多
結晶薄膜２は非常に狭い領域で成長核金属２１のある領
域と連結している。この多結晶薄膜２はいったん非晶質
で形成し、成長核金属２１を堆積後に熱処理を行うこと
により、前述したように成長核金属２１から枝状結晶を
させて形成することが出来る。この結晶成長は絞り２３
に達すると、その狭い絞り部２３をさらに先へと進む
が、このとき成長している枝状結晶の中でわずかに成長
方向が他と異なる結晶粒があると、狭い膜中で左右どち
らかの壁にぶつかり成長が止まってしまう。これによ
り、絞り部２３を通過した枝状結晶粒は、より成長方向
の揃ったものだけで構成されることになる。こうするこ
とにより、チャネル３に到達する枝状結晶の方向と結晶
性を向上させ、結果としてチャネル３がより双晶粒界１
０１で形成されるようにする効果がある。

【００４７】図１１の（１）から（８）は本発明の薄膜
半導体装置の製造過程を説明する図であり、例として結
晶成長核金属２１、絞り部２２、複数層の多結晶薄膜１
０〜１２を持つ装置の場合を示す。

【００４８】図１１の（１）：絶縁体基板１上に、ＣＶ
Ｄ法を用いて室温でＳｉを堆積することにより、非晶質
の薄膜１０を厚さ約５０ｎｍの厚さに形成する。その上
にレジスト塗布、フォトマスク露光、現像、エッチン
グ、蒸着という通常のパターン形成プロセスによって、
厚さ５ｎｍ、幅１ｎｍ、長さ１０ｎｍの結晶成長核金属
２１を形成する。この金属としては前述したような各種
金属材料を用いて良いが、この実施例ではニッケル（Ｎ
ｉ）を蒸着した場合で説明する。

【００４９】図１１の（２）：次に上記パターン形成プ
ロセスと同じ方法（ただし蒸着は行わない）で、絞り部
２２を形成する。このときエッチング液濃度、エッチン
グ時間を制御し、絞り部２２の凹部の深さを約３〜４ｎ
ｍとする。絞り部２２と成長核金属２１との距離は約１
μｍとする。

【００５０】図１１の（３）：窒素雰囲気中において、
温度約４５０℃、約２４時間の熱処理を行い、薄膜１０
を結晶化させる。これにより、成長核金属２１から絞り
部２２の凹部下を通って約３０μｍ結晶化が起こり、薄
膜１０が双晶粒界１０１と非双晶粒界１０２を含んだ多
結晶となる。なお、この工程では加熱温度の範囲は３６
０℃〜６００℃が望ましく、処理条件を制御することに
より１０時間以内、例えば約５時間程度の短い加熱処理
によっても本発明による所望の結晶粒界で接合された多
結晶薄膜を得ることができる。

【００５１】図１１の（４）：続いてこの薄膜１０の上
に、図１１の（１）と同じ方法で非晶質のＳｉ薄膜１１
を形成する。この時薄膜１１は成長核金属２１と接触し
ないようにする。

【００５２】図１１の（５）：続いて図１１の（３）と
同じ方法により、薄膜１１を結晶化させる。薄膜１１は
下地の薄膜１０の界面から結晶化するが、成長速度の早
い結晶粒が先に表面に到達し、成長速度の遅い結晶粒は
他の結晶粒に成長を妨げられてそれ以上大きくなること
ができない。このため、薄膜１１の表面付近は、薄膜１
０の表面付近に比べて各々の結晶粒が大きくなる。従っ
て双晶粒界１０１および非双晶粒界１０２の密度も小さ
くなり、より広い単結晶領域を持つようになる。

【００５３】図１１の（６）：さらに図１１の（４）〜
（５）のプロセスを繰り返し、多結晶薄膜１２を形成
し、その上に砒素ＡｓまたはボロンＢイオンの打ち込み
および熱活性化により、ソース４、ドレイン５を形成す
る。

【００５４】図１１の（７）：多結晶薄膜１２表面を熱
酸化法により酸化し、ゲート絶縁膜６を形成、その上に
Ａｌをパターン形成プロセスにより堆積することでゲー
ト７を形成する。

【００５５】図１１の（８）：最後にソース４、ドレイ
ン５、ゲート７上にそれぞれソースコンタクト１６、ド
レインコンタクト１８、ゲートコンタクト２０をＡｌに
より配線することで、薄膜半導体装置を形成する。

【００５６】また、上記製造過程において、特に結晶化
プロセスの処理条件を制御することによって、例えば加
熱時間を２４時間以上と長くすることによって、（１１
１）双晶によって他の結晶粒と接合した粒径の大きい結
晶粒を作ることも出来る。但し、出来上がった素子間の
特性のばらつきを抑える上では、前述したようにそれ程
結晶サイズ、即ち粒径を大きくすることは重要ではな
い。

【００５７】図１２は本発明の薄膜半導体装置を適用す
ることにより達成される利点を説明するための図であ
る。

【００５８】図１２の（１）に示した従来の画像表示装
置は、石英若しくはガラス基板の画像表示パネル２４上
に非晶質Ｓｉを用いて画素２５を形成していた。そして
シフトレジスタ２７、デジタルアナログコンバータ２
８、バッファアンプ２９といったデータ制御に使用する
主要周辺回路部分は、通常のＳｉ単結晶基板上に形成し
た個別の半導体パッケージを通常の回路基板に取り付け
ることでデータドライバ２６として外付け構成し、画像
表示パネル２４との間は端子３２を通して接続してい
た。同様のことはゲート制御用のシフトレジスタ３１と
ゲートドライバ３０等の周辺回路にもあてはまる。この
ような構成はデータドライバ２６とゲートドライバ３０
に必要とされる動作速度が、非晶質Ｓｉの電子移動度で
は達成不可能であることが原因であった。このような構
成では、画面サイズが制限されるとともに装置コストが
増大するという欠点があった。

【００５９】図１２の（２）は本発明の薄膜半導体装置
を用いた場合の液晶画像表示装置である。電子移動度が
２６０〜５００[平方ｃｍ／（Ｖ・ｓ）]の低温多結晶Ｓ
ｉ薄膜を用いることにより、大面積のガラス基板上に主
要な回路を小さい電気的特性ばらつきをもって集積化す
ることができる。このため従来のバッファアンプ等端子
増幅目的の回路は一部省略することができ、大画面の画
像表示装置を形成することができる。さらに低コストの
ガラス基板を用いて数少ない工程により製造できるとい
う利点がある。

【００６０】図１３の（１）及び（２）は本発明を用い
てガラス基板上に形成する周辺回路部用半導体薄膜集積
回路装置のパターン形成例の平面図を示したものであ
る。

【００６１】図１３の（１）は実施例５での図７の
（１）を高集積度で組み込んだ例で、ゲートパターン３
３、ソースパターン３４、ドレインパターン３５と共
に、結晶成長核金属パターン２１を形成する。各トラン
ジスタのチャネル部は連続的に結晶成長核金属２１によ
り双晶粒界を含んだかたちで結晶化される。図７、図８
で説明したように、結晶成長核金属２１を複数のＴＦＴ
素子の間（より具体的には、素子のゲート電極７と７'
との間）に、即ち、複数の素子のチャンネル領域間に、
これらチャンネル形成領域を除く半導体薄膜層に設けれ
ば良い。本図に示すように設けることによって、多数の
ＴＦＴ間の特性ばらつきを少なくすることが出来る。

【００６２】なお、図９、図１０で説明したように、こ
れら結晶成長核金属２１とＴＦＴ素子との間の半導体薄
膜層に絞り部２２，２２'を複数個設けておくことによ
って結晶化特性を改善できる。

【００６３】図１３の（２）は実施例５での図７の
（３）を高集積度で組み込んだ例で、主として枝状結晶
をチャネルとして使用する場合に適用できる。

【００６４】以上のパターンは一部の例であり、実施例
５での図７及び図８の（１）〜（３）に応じて多様なパ
ターン形状を持たせることが可能である。複数個の結晶
成長核金属２１，２１'、２１''を設けた以外は上記図
１３の（１）と同様であるので詳細説明は省略する。

【００６５】以上、本発明に係わる各種実施例を半導体
層の上部表面にゲート電極やソース、ドレイン電極を配
置した薄膜半導体素子をベースに説明してきたが、本発
明はそれらに限ることなく、他の構造の薄膜半導体素子
及びそれを用いた薄膜半導体集積回路装置にも適用でき
るものである。その例を図１４で説明する。

【００６６】図１４の（１）から（４）はかかる薄膜半
導体素子の断面図を示すもので、図１４の（１）に示す
ように、絶縁体１の上部にゲート電極７を、その表面に
ゲート絶縁膜６を設け、それらの上に半導体層２を堆積
させ、チャンネル部（能動領域部）を構成する半導体層
部分を除く周辺部の半導体層上に結晶成長核金属層２１
を設ける。その後、図１４の（２）に示すように、加熱
処理を施してこの結晶成長核金属層から横手方向に結晶
を成長させ、ゲート電極に面するチャンネル部を双晶粒
界によって接合された複数の結晶粒で構成させる。その
後、上記成長核金属層を除去し、ソース、ドレイン電極
１５，１７を設ける。このような素子構造では、比較的
高い処理温度を必要とするゲート酸化膜を形成した後に
半導体膜の堆積やその結晶化処理を施せるので、かなり
自由に制御性よく所望の特性を持った多結晶薄膜を作る
ことが出来る。更に、素子表面の平坦性を維持した状態
で多層に半導体層を堆積させ結晶の特性を改善しやすく
なるので、比較的簡単に優れた特性の薄膜半導体装置が
作れる。

【００６７】図１４の（３）は、ソース、ドレイン電極
１５，１７が絶縁体上に設けられ、その上に半導体層２
が堆積され、その上にゲート絶縁膜６を介してゲート電
極７が設けられた薄膜半導体装置を示すもので、この場
合はゲート電極１５，１７として図８の（１）と同様に
結晶成長核金属材料を使用するか、または上記図１４の
（１）のようにチャンネル形成部以外の半導体層２の上
部表面にかかる金属層を被着させても良い。

【００６８】図１４の（４）は、ゲート電極７が絶縁体
１上に設けられ、絶縁膜を介してソース電極１５とドレ
イン電極１７が設けられ、それらの間のゲート電極上に
ゲート絶縁膜６を介して半導体層２が形成された薄膜半
導体装置を示している。この場合も前記同様に本発明を
適宜適用できることはいうまでもない。ただし、この例
の場合は、上記図１４の（１）及び（２）での説明同
様、ゲート絶縁膜形成後に半導体薄膜の堆積や結晶化処
理が行える。また、比較的に低抵抗の特性を必要とする
ソース、ドレイン電極を形成した後に結晶化処理が行え
るので、他のタイプの薄膜装置に比し半導体層への加熱
処理の緻密な制御が行いやすい。

【００６９】以上、本発明の各実施例では特に電界効果
トランジスタ（ＦＥＴ）の場合について説明したが、本
発明の半導体領域を有し、それを能動領域（活性領域）
として使うものであれば、その他の半導体素子（例え
ば、バイポーラ素子、高電子移動度素子（ＨＥＭＴ）、
光発電素子等）であっても、本発明により高機能／高性
能の半導体装置及びその複合集積装置を構成できる。

【００７０】

【発明の効果】本発明によれば、薄膜半導体装置の素子
材となる低温多結晶Ｓｉを、面方位を揃えて結晶化（擬
似的な単結晶化）し、かつ粒界における格子接合におけ
る不結合手密度を最小化できるため、電子移動度を単結
晶Ｓｉに匹敵するほど大きくできる（２６０〜５００
[平方ｃｍ／（Ｖ・ｓ）]）。また、特性ばらつきの小さ
い薄膜半導体集積回路装置を高い歩留で製造することが
出来る。それにより、同一ガラス基板上に、画素部、周
辺回路を一つ或いは複数の薄膜半導体集積回路装置とし
て集約的に形成することが可能となるため、実質的に均
一な画質を持った大面積画面（画面の体格線長さが１５
インチ以上）の画像表示装置を実現することができる。

【図面の簡単な説明】

【図１】Ｓｉ薄膜の表面部、即ち結晶格子の配列状態を
拡大して表示したチャンネル部の平面図。

【図２】本発明に係わるＳｉ薄膜の表面部における結晶
格子の配列状態を拡大して表示したチャンネル部の平面
図。

【図３】本発明に係わるＳｉ薄膜の表面部における結晶
格子の他の配列状態を拡大して表示したチャンネル部の
平面図。

【図４】本発明に係わるＳｉ薄膜の表面部における結晶
格子の更に他の配列状態を拡大して表示したチャンネル
部の平面図。

【図５】本発明のＴＦＴの要部を説明するための図。

【図６】本発明の他のＴＦＴの要部を説明するための
図。

【図７】本発明の各種ＴＦＴの要部を説明するための
図。

【図８】本発明の他のＴＦＴの要部を説明するための
図。

【図９】本発明のＴＦＴの要部を説明するための図。

【図１０】本発明の他のＴＦＴの要部を説明するための
図。

【図１１】本発明のＴＦＴの製造工程を説明するための
図。

【図１２】本発明の効果を説明するための電子装置の該
略図。

【図１３】本発明の薄膜集積回路装置の要部平面図。

【図１４】本発明の他のＴＦＴの要部を説明するための
断面図。

【符号の説明】

１：絶縁体基板、２：多結晶薄膜、３：チャネル、４：
ソース、５：ドレイン、６：ゲート絶縁膜、７：ゲー
ト、２１：結晶成長核金属、１０１：双晶粒界、１０
２：非双晶粒界、１０３，１０４，１０５：結晶粒。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/778 Ｈ０１Ｌ 29/78 ６１８Ｚ 21/338 ６２７Ｇ 29/812 29/80 Ｈ (72)発明者杉井信之東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者朴成基東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内 (72)発明者中川清和東京都国分寺市東恋ヶ窪一丁目280番地株式会社日立製作所中央研究所内

Claims

【特許請求の範囲】

【請求項１】ダイヤモンド構造の｛１１１｝双晶境界で
接合された複数の半導体結晶粒を有する半導体領域と該
半導体領域の表面を絶縁膜を介して覆うゲート電極とか
らなることを特徴とする半導体装置。
【請求項２】絶縁体；該絶縁体上部に設けられ一主表面
を有する半導体層、該半導体層は複数の半導体結晶粒を
有し、該複数の半導体結晶粒は｛１１０｝面を有しその
界面が｛１１１｝双晶境界で接合され、かつ上記｛１１
０｝面で上記主表面を構成している；及び上記半導体層
の上記主表面を絶縁膜を介して覆うゲート電極；からな
ることを特徴とする半導体装置。
【請求項３】絶縁体；該絶縁体上部に設けられて、互い
に離間するソース領域とドレイン領域とを有する薄膜半
導体層；上記ソース領域と上記ドレイン領域との間の上
記半導体層の一表面を被覆するゲート絶縁膜；及び該ゲ
ート絶縁膜の上に設けられたゲート電極からなる薄膜半
導体装置において、上記ソース領域と上記ドレイン領域
との間の上記半導体層はダイヤモンド構造の｛１１１｝
双晶境界で接合された複数の半導体結晶粒で構成された
電流通路を有することを特徴とする薄膜半導体装置。
【請求項４】絶縁体と、該絶縁体上に形成された多結晶
薄膜と、該多結晶薄膜表面部に形成されたソース領域、
ドレイン領域、ゲート電極、該ゲート電極と協働関係に
あるチャネル領域からなるトランジスタとを有し、該多
結晶薄膜は第四属元素単独若しくはそれら元素の混合物
からなる結晶粒で構成され、それらの結晶粒界がダイヤ
モンド構造の｛１１１｝双晶であることを特徴とする薄
膜半導体装置。
【請求項５】前記ソース領域と前記ドレイン領域とを結
ぶ少なくとも一つの電流経路において、該電流経路を横
切る結晶粒界の少なくとも一つが上記ダイヤモンド構造
の｛１１１｝双晶であることを特徴とする請求項４記載
の薄膜半導体装置。
【請求項６】前記絶縁体はガラス基板であり、前記多結
晶薄膜はＳｉ薄膜であり、該Ｓｉ薄膜は膜厚１０〜１５
０ｎｍを有し、かつ該Ｓｉ薄膜は基板表面に平行な｛１
１０｝面を持つ複数の結晶粒を有していることを特徴と
する請求項４又は５記載の薄膜半導体装置。
【請求項７】前記チャネル領域において、前記｛１１
１｝双晶の接合を持った２面乃至５面の粒界が前記絶縁
体に平行な｛１１０｝面を持ち、かつ前記多結晶薄膜上
の一点において結合した構造を少なくとも一つ持つこと
を特徴とする請求項４又は５記載の薄膜半導体装置。
【請求項８】前記多結晶薄膜はｎ層（ｎは１以上）の半
導体薄膜を積層させた構造とされ、該第ｎ番目の半導体
薄膜表面部に上記ソース領域、ドレイン領域、チャネル
領域、ゲート電極からなるトランジスタが形成され、第
ｋ番目（ｋ＝１〜ｎ）の半導体薄膜は、ｋの値が大きく
なるに従って結晶粒の大きな前記多結晶を有し、第ｎ番
目の半導体薄膜の結晶粒界が前記ダイヤモンド構造の
｛１１１｝双晶であることを特徴とする請求項４又は５
記載の薄膜半導体装置。
【請求項９】絶縁体と、該絶縁体上に形成された半導体
薄膜と、該半導体薄膜の表面部に形成されたソース領
域、ドレイン領域、チャネル領域、ゲート電極部からな
るトランジスタとを有し、上記半導体薄膜は第四属元素
の非晶質領域と前記ソース領域と前記ドレイン領域とを
結ぶ細長い枝状の第四属元素の結晶領域とを有すること
を特徴とする薄膜半導体装置。
【請求項１０】前記枝状結晶領域によって形成される前
記ソース領域と前記ドレイン領域とを結ぶ少なくとも一
つの電流経路上において、該経路を横切る結晶粒界の少
なくとも一つが、ダイヤモンド構造の｛１１１｝双晶で
あることを特徴とする請求項９記載の薄膜半導体装置。
【請求項１１】前記枝状結晶領域は上記基板表面に平行
な｛１１０｝面と該枝の長軸に垂直な｛１１１｝面を持
つ一つの細長い単結晶粒から複数に分岐したものであ
り、該複数の分岐した枝どうしは、３９．０度、７０．
５度、１０９・５度のいずれかの角度で接合し、その接
合面がダイヤモンド構造の｛１１１｝双晶となっている
ことを特徴とする請求項９又は１０記載の薄膜半導体装
置。
【請求項１２】前記チャネル領域において、前記｛１１
１｝双晶の接合を持った２面乃至５面の結晶粒が前記絶
縁体表面に平行な｛１１０｝面を持ち、かつ前記枝状結
晶の一点において結合した構造を少なくとも一つ有する
ことを特徴とする請求項９又は１０記載の薄膜半導体装
置。
【請求項１３】前記半導体薄膜はｎ層（ｎは１以上）の
半導体薄膜を積層させた構造で構成され、該ｎ番目の半
導体薄膜の表面部に前記ソース領域、ドレイン領域、チ
ャネル領域、ゲート電極部が形成されたトランジスタと
を有し、第ｋ番目（ｋ＝１〜ｎ）の半導体薄膜は、ｋの
値が大きくなるに従って前記枝状結晶の太さ、長さが増
し、第ｎ番目の半導体薄膜の結晶粒界がダイヤモンド構
造の｛１１１｝双晶であることを特徴とする請求項９又
は１０記載の薄膜半導体装置。
【請求項１４】絶縁体基板と、該絶縁体基板上に形成さ
れた多結晶半導体薄膜と、該多結晶半導体薄膜の表面部
に形成されたソース領域、ドレイン領域、チャネル領
域、ゲート電極部からなるトランジスタとを有し、該多
結晶薄膜は第四属元素の結晶若しくはその混晶からなる
結晶であり、該多結晶薄膜の結晶粒界がダイヤモンド構
造の｛１１１｝双晶であり、該多結晶薄膜において上記
トランジスタのチャネル領域近傍に、Ｓｃ，Ｔｉ，Ｖ，
Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｒｕ，Ｒ
ｈ，Ｐｄ，Ａｇ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕの何れか若し
くはそれらの合金からなる金属Ｍ、若しくは該金属Ｍと
前記第四属元素の化合物ＭｘＡｙ（Ａは前記第四属元
素、ｘとｙはＭとＡとの混晶比）、若しくは該金属Ｍと
上記第四属元素の積層構造からなる成長核金属層を有す
ることを特徴とする薄膜半導体装置。
【請求項１５】絶縁体の上部に設けられた半導体薄膜層
と該半導体薄膜層に形成された絶縁ゲート型半導体素子
とからなり、上記半導体素子の周辺に位置する上記半導
体薄膜層にはその断面積が他の部分よりも小さくされた
絞り部が設けられて成ることを特徴とする薄膜半導体装
置。
【請求項１６】絶縁体；該絶縁体上部に設けられて、互
いに離間するソース領域とドレイン領域とを有する薄膜
半導体層；上記ソース領域と上記ドレイン領域との間の
上記半導体層の一表面を被覆するゲート絶縁膜；及び該
ゲート絶縁膜を介して上記半導体層から分離して設けら
れたゲート電極からなる薄膜半導体装置において、上記
ソース領域と上記ドレイン領域との間の上記半導体層は
１０〜１５０ｎｍの厚さを有し、２６０〜５００平方ｃ
ｍ／（Ｖ・ｓ）の電子移動度を有する多結晶表面を有し
ていることを特徴とする絶縁ゲート型薄膜半導体装置。
【請求項１７】上記請求項１６記載の薄膜半導体装置を
複数個一つの上記絶縁体上に集積したことを特徴とする
薄膜半導体集積回路装置。
【請求項１８】液晶表示用画素部を構成し第１の複数の
薄膜トランジスタからなる第１の薄膜集積回路と上記画
素部を駆動する周辺回路を構成し第２の複数の薄膜トラ
ンジスタからなる第２の薄膜集積回路とが一つの絶縁基
板上部に設けられた半導体薄膜に一体的に形成され、上
記第１及び第２の薄膜集積回路を構成する上記各薄膜ト
ランジスタはそのソースとドレインとの間にダイヤモン
ド構造の｛１１１｝双晶境界で接合された複数の半導体
結晶粒で構成された半導体活性領域を有しており、上記
第１の薄膜集積回路の上部に液晶部材が設けられてなる
ことを特徴とする液晶表示装置。
【請求項１９】液晶表示用画素部を構成し第１の複数の
薄膜トランジスタからなる第１の薄膜集積回路と上記画
素部を駆動する周辺回路を構成し第２の複数の薄膜トラ
ンジスタからなる第２の薄膜集積回路とが一つの絶縁基
板上部に設けられた半導体薄膜に一体的に形成され、上
記第１及び第２の薄膜集積回路を構成する上記各薄膜ト
ランジスタはそのソースとドレインとの間に２６０〜５
００平方ｃｍ／（Ｖ・ｓ）の電子移動度を有する多結晶
半導体活性領域を有しており、上記第１の薄膜集積回路
の上部に液晶部材が設けられてなることを特徴とする液
晶表示装置。
【請求項２０】上記絶縁基板はガラスからなり、上記液
晶部材は対角線の長さが１５インチ以上の液晶表示画面
を有していることを特徴とする請求項１８又は１９記載
の液晶表示装置。
【請求項２１】ダイヤモンド構造の｛１１１｝双晶境界
で接合された複数の半導体結晶粒によって構成された半
導体薄膜の表面を酸化してゲート絶縁膜を形成し、この
ゲート絶縁膜上にゲート電極を形成することを特徴とす
る薄膜半導体装置の製造方法。
【請求項２２】その表面部に結晶成長核金属を部分的に
設けた非晶質半導体薄膜を絶縁体の主表面の上部に形成
し、該半導体薄膜を加熱処理して上記結晶成長核金属か
ら上記絶縁体基板の主表面方向に上記半導体の結晶を成
長させることを特徴とする薄膜半導体装置の製造方法。
【請求項２３】絶縁体の上部に非晶質Ｓｉ薄膜を堆積す
る工程と、チャンネルを形成すべき表面を除く該薄膜の
表面に結晶成長核金属を設ける工程と、上記非晶質Ｓｉ
薄膜を加熱して上記チャンネルを形成すべき表面に双晶
粒界で接合された上記Ｓｉの結晶粒を形成する工程と、
上記Ｓｉ薄膜の上記チャンネルを形成すべき表面上にゲ
ート絶縁膜を介してゲート電極を設ける工程とを有する
ことを特徴とする薄膜半導体装置の製造方法。
【請求項２４】絶縁体の上部に厚さ１０〜１５０ｎｍの
非晶質Ｓｉ薄膜を堆積する工程と、チャンネルを形成す
べき表面を除く該薄膜の表面に結晶成長核金属を設ける
工程と、上記非晶質Ｓｉ薄膜を６００℃以下の温度で加
熱する工程と、上記Ｓｉ薄膜の上記チャンネルを形成す
べき表面部にゲート絶縁膜を介してゲート電極を設ける
工程とを有することを特徴とする薄膜半導体装置の製造
方法。
【請求項２５】上記絶縁体はガラス基板からなり、上記
非晶質Ｓｉ薄膜は該基板を３００℃乃至６００℃の温度
に加熱して形成されることを特徴とする請求項２３又は
２４記載の薄膜半導体装置の製造方法。
【請求項２６】絶縁体の上部に第１の非晶質Ｓｉ薄膜を
堆積する工程と、薄膜トランジスタの活性領域とすべき
領域を除く該第１の薄膜の領域に結晶成長核金属を設け
る工程と、上記第１のＳｉ薄膜を加熱して結晶化する工
程と、かくして得られた上記第１のＳｉ薄膜の上部に第
２の非晶質Ｓｉ薄膜を堆積する工程と、該第２の薄膜を
加熱して上記活性領域とすべき上記第２の薄膜の領域に
双晶境界で接合された上記Ｓｉの結晶粒を形成する工程
と、上記第２の薄膜の上記活性領域の表面上にゲート絶
縁膜を設ける工程と、上記ゲート絶縁膜上にゲート電極
を設ける工程とを有することを特徴とする薄膜半導体装
置の製造方法。
【請求項２７】上記半導体薄膜は、Ｃ，Ｓｉ，Ｇｅ，
Ｓｎ及びＰｂからなる第四属元素の何れか若しくはそれ
らの混合物からなることを特徴とする請求項２１又は２
２記載の薄膜半導体装置の製造方法。
【請求項２８】上記結晶成長核金属は、Ｓｃ，Ｔｉ，
Ｖ，Ｃｒ，Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｒ
ｕ，Ｒｈ，Ｐｄ，Ａｇ，Ｏｓ，Ｉｒ，Ｐｔ，Ａｕの何れ
か若しくはそれらの合金からなる金属Ｍ、若しくは該金
属Ｍと前記第四属元素の化合物ＭｘＡｙ（Ａは前記第四
属元素、ｘとｙはＭとＡとの混晶比）、若しくは該金属
Ｍと該第四属元素の積層構造からなることを特徴とする
請求項２２、２３、２４、又は２６記載の薄膜半導体装
置の製造方法。
【請求項２９】前記加熱処理を行う前に、前記成長核金
属と前記チャネルを形成すべき表面又は活性領域との間
に、前記非晶質薄膜の一部を削除するか若しくは一部を
他の材料で置き換えることにより絞り部を形成する工程
を持つことを特徴とする請求項２３，２４、又は２６記
載の薄膜半導体装置の製造方法。
【請求項３０】絶縁体の上部に設けられた半導体薄膜
層；該半導体薄膜層に形成された複数の絶縁ゲート型半
導体素子、この各半導体素子は上記半導体薄膜層表面に
ゲート絶縁膜によって該半導体薄膜層から分離されたゲ
ート電極を有している；及び少なくとも二つの上記ゲー
ト絶縁膜の間に位置し上記ゲート絶縁膜直下を除く上記
半導体薄膜層の表面部に設けられた結晶成長核金属とか
らなることを特徴とする薄膜半導体集積回路装置。
【請求項３１】上記ゲート絶縁膜に接する上記半導体薄
膜層はダイヤモンド構造の｛１１１｝双晶で接合された
半導体結晶粒からなることを特徴とする請求項３０記載
の薄膜半導体集積回路装置。
【請求項３２】絶縁体の上部に設けられた半導体薄膜層
と該半導体薄膜層に形成された複数の絶縁ゲート型半導
体素子とからなり、上記半導体素子間に位置する上記半
導体薄膜層にはその断面積が他の部分よりも小さくされ
た絞り部が設けられて成ることを特徴とする薄膜半導体
集積回路装置。
【請求項３３】上記複数の絶縁ゲート型半導体素子はそ
れぞれゲート電極と対向して該ゲート電極と協働するチ
ャンネル領域を上記半導体薄膜層に有し、上記チャンネ
ル領域はダイヤモンド構造の｛１１１｝双晶粒界で接合
された複数の半導体結晶粒で構成されていることを特徴
とする請求項３２記載の薄膜半導体集積回路装置。
【請求項３４】ダイヤモンド構造の｛１１１｝双晶境界
で接合された複数の半導体結晶粒で構成された半導体領
域を有し、該半導体領域に半導体素子の能動領域が形成
されていることを特徴とする半導体装置。