JPH0614540B2 - 半導体薄膜結晶層の製造方法 - Google Patents

半導体薄膜結晶層の製造方法

Info

Publication number
JPH0614540B2
JPH0614540B2 JP59183729A JP18372984A JPH0614540B2 JP H0614540 B2 JPH0614540 B2 JP H0614540B2 JP 59183729 A JP59183729 A JP 59183729A JP 18372984 A JP18372984 A JP 18372984A JP H0614540 B2 JPH0614540 B2 JP H0614540B2
Authority
JP
Japan
Prior art keywords
film
thin film
silicon
layer
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59183729A
Other languages
English (en)
Other versions
JPS6163017A (ja
Inventor
恭一 須黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59183729A priority Critical patent/JPH0614540B2/ja
Publication of JPS6163017A publication Critical patent/JPS6163017A/ja
Publication of JPH0614540B2 publication Critical patent/JPH0614540B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、絶縁膜上に単結晶シリコン薄膜層を製造する
技術に係わり、特にビームアニール法を用いた半導体薄
膜結晶層の製造方法に関する。
〔発明の技術的背景とその問題点〕
近年、電子ビームやレーザビームによるアニールで、絶
縁膜上に単結晶シリコン薄膜層を形成する、所謂ＳＯＩ
技術の開発が盛んに行われている。そして、この技術を
用いて素子を多層に形成する３次元ＩＣの実現が注目さ
れている。
３次元ＩＣ、例えば２層構造素子を実現するには、単結
晶シリコン基板表面に形成された素子（下層素子）上
に、層間絶縁膜を形成した後、ＳＯＩ技術によって形成
された単結晶シリコン薄膜層を形成する。その後、単結
晶シリコン薄膜層上に素子（上層素子）を形成すること
により実現されることになる。
しかしながら、この種の方法にあっては次のような問題
があった。即ち、上層素子形成用のシリコン薄膜層は、
絶縁膜に設けられた開口部に露出した単結晶シリコン基
板をシードとしてエピタキシャル成長させることにより
形成されるが、開口部の絶縁膜膜厚が２［μｍ］程度の
場合、例えば電子ビームアニールにより上層シリコン層
の液相エピタキシャル成長を行う際に、開口部周辺の溶
融したシリコンは開口部の凹部に流れる。このため、開
口部周辺のシリコン層は膜厚が目減りし、さらにビーム
アニール時にシリコン膜が蒸発し易くなる。また、シリ
コンの熱伝導性が一般に絶縁膜のそれより良いことか
ら、ビームアニール時に絶縁膜上のシリコンより開口部
上のシリコンの方がその温度が低くなり、これがために
良好なアニールができない等の問題があった。
〔発明の目的〕
本発明は上記事情を考慮してなされたもので、その目的
とするところは、開口部周辺でのシリコン膜厚の目減り
及びシリコンの蒸発を抑制し、絶縁膜上に良質の単結晶
シリコン薄膜層を形成することができ、多層素子の製造
に好適する半導体薄膜結晶層の製造方法を提供すること
にある。
〔発明の概要〕
本発明の骨子は、シリコンの膜厚目減り及び蒸発の原因
となる開口部に金属珪化物を予め埋込み形成することに
ある。
即ち本発明は、絶縁膜上に単結晶シリコン薄膜層を形成
する方法において、単結晶シリコン層上に一部開口部が
設けられた絶縁膜を形成したのち、前記シリコン層上に
金属珪化物がエピタキシュル成長させるべく金属膜を全
面に被着し、熱処理により前記シリコン層上に金属珪化
物をエピタキシャル成長せしめ前記開口部に金属珪化物
膜を充填させ、未反応の金属膜をエッチングにより除去
して平坦面を形成し、この平坦面の全面にシリコン薄膜
を被着し、ビームアニールにより前記シリコン薄膜を前
記金属珪化物膜からエピタキシャル成長せしめるように
した方法である。
〔発明の効果〕
本発明によれば、開口部（シード部）にエピタキシャル
成長した金属珪化物膜が形成され、且つ未反応の金属膜
をエッチングにより除去して平坦面を形成し、この平坦
面にシリコン薄膜を被着してビームアニールを行なうた
め、ビームアニール時に溶融したシリコンが開口部に流
れ込む等の不都合がなく、したがって開口部周辺でシリ
コン膜の目減り及びシリコンの蒸発を著しく抑制するこ
とができる。
さらに、上記金属珪化物の存在により開口部上と絶縁膜
上とのシリコン薄膜層の温度差を小さくすることができ
る。このため、本発明においては絶縁膜上に良質の単結
晶シリコン薄膜層を形成することができ、３次元ＩＣ等
の製造に極めて有効である。
〔発明の実施例〕
以下、本発明の詳細を図示の実施例によって説明する。
第１図乃至第５図は本発明の一実施例に係わる半導体薄
膜結晶層の製造工程を示す断面図である。まず、第１図
に示す如く（１００）面方位の単結晶シリコン基板（単
結晶シリコン層）１上に厚さ２［μｍ］の酸化膜（絶縁
膜）２を形成し、この酸化膜２の一部に開口部３を形成
する。次いで、第２図に示す如く全面に厚さ１．５［μ
ｍ］のニッケル膜（金属膜）４を形成する。次いで、窒
素雰囲気中で４５０［℃］の熱処理を行うと、開口部３
内では溶融したニッケルがシリサイド化され、開口部３
にニッケル珪化物膜（金属珪化物膜）５を形成する。
シリサイド化は単結晶シリコン基板１内へも進行する
が、開口部３内ではシリサイド化が進行すると、ニッケ
ル膜４が溶け込み、シリサイド化されて開口部３内のニ
ッケル珪化物膜５の上面がせり上がる。そして、ニッケ
ル珪化物膜５の上面が開口部３の上面に達した時に、上
述の熱処理を止めることにより、第３図に示すように開
口部３の上面にはニッケル珪化物膜５の平坦面が形成さ
れる。
次に、第４図に示す如く未反応のニッケル膜４を王水で
除去し、続いて８００［℃］で熱処理し、ＮｉＳｉ２の
エピタキシャル成長を行う。この状態で、試料上は略平
坦となっている。次いで、第５図に示す如く全面に厚さ
６０００［Å］の多結晶シリコン膜（シリコン薄膜）６
を減圧ＣＶＤ法により被着し、さらに２０００［Å］の
保護用絶縁膜７を常圧ＣＶＤ法で被着する。その後、溶
融幅１［μｍ］の疑似線状電子ビームを走査させ、開口
部３のＮｉＳｉ２（ニッケル珪化物膜）をシードとして
シリコン膜の単結晶成長を行う。このとき、多結晶シリ
コン薄膜６の下地が平坦となっているので、従来のよう
に開口部３に溶融したシリコンが流れ込む等の不都合は
なく、シード開口部周辺のシリコン膜の薄膜化及びシリ
コンの蒸発は著しく抑制される。
このように本実施例によれば、酸化膜２上に単結晶シリ
コン薄膜層を形成することができ、且つシード開口部３
周辺でのシリコン膜の薄膜化及びシリコンの蒸発を抑え
ることができる。さらに、開口部２内にニッケル珪化物
膜５を埋込み形成しているので、ビームアニール時にお
ける開口部２上のシリコンと絶縁膜２上のシリコンとで
その温度を近付けることができ、良質結晶成長に有効で
ある。また、開口部３内にニッケル珪化物膜５が埋込み
形成されているので、上下の層間の接続抵抗を極めて小
さくすることができる。このことは、多層構造素子にと
って極めて有効である。
また、開口部２内にニッケル珪化物を埋込む手段として
ニッケル膜４のシリサイド化を利用しているので、その
工程が簡単である。即ち、ニッケル珪化物膜５を埋込む
手段として選択成長法を用いることが考えられるが、こ
の場合形成される膜の結晶性が悪く、さらに選択成長さ
せる条件が極めて厳しい。これに対し本実施例では、ニ
ッケル膜とニッケル珪化物膜との選択性のあるエッチン
グ液を用いるのみで、容易に実現することができる。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記金属膜はニッケルに限定されるもので
はなく、下地基板の面方位を選択することにより、プラ
チナ、パラジウム或いはコバルト等を用いることが可能
である。また、電子ビームの代りにレーザビームを用い
ることができ、さらにカーボンヒータによるアニール法
を用いることも可能である。また、下層のシリコン層は
単結晶シリコン基板に限るものではなく、絶縁膜上に形
成された単結晶シリコン膜であってもよい。さらに、２
層構造に限らず３層以上の多層構造に適用することが可
能である。また、絶縁膜上に形成するシリコン薄膜は多
結晶シリコンに限らず非晶質シリコンであってもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形し
て実施することができる。
【図面の簡単な説明】
第１図乃至第５図は本発明の一実施例に係わる半導体薄
膜結晶層の製造工程を示す断面図である。 １……単結晶シリコン基板（単結晶シリコン層）、２…
…酸化膜（層間絶縁膜）、３……開口部、４……ニッケ
ル膜（金属膜）、５……ニッケル珪化物膜（金属珪化物
膜）、６……多結晶シリコン膜（シリコン薄膜）、７…
…保護用絶縁膜。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】単結晶シリコン層上に一部開口部が設けら
    れた絶縁膜を形成する工程と、前記シリコン層上に金属
    珪化物がエピタキシャル成長させるべく金属膜を全面に
    被着する工程と、熱処理により前記シリコン層上に金属
    珪化物を絶縁膜開口部上面までエピタキシャル成長せし
    める工程と、未反応の金属膜をエッチングにより除去し
    て平坦面を形成する工程と、前記平坦面の全面にシリコ
    ン薄膜を被着する工程と、電子ビームアニールにより前
    記金属珪化物を種として前記シリコン薄膜を再結晶せし
    める工程を含むことを特徴とする半導体薄膜結晶層の製
    造方法。
  2. 【請求項２】前記単結晶シリコン層は、単結晶シリコン
    基板であることを特徴とする特許請求の範囲第１項記載
    の半導体薄膜結晶層の製造方法。
  3. 【請求項３】前記単結晶シリコン層は、絶縁膜上に形成
    された単結晶シリコン薄膜層であることを特徴とする特
    許請求の範囲第１項記載の半導体薄膜結晶層の製造方
    法。
  4. 【請求項４】前記金属膜は、ニッケル、プラチナ、バナ
    ジウム或はコバルトであることを特徴とする特許請求の
    範囲第１項記載の半導体薄膜結晶層の製造方法。
JP59183729A 1984-09-04 1984-09-04 半導体薄膜結晶層の製造方法 Expired - Lifetime JPH0614540B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183729A JPH0614540B2 (ja) 1984-09-04 1984-09-04 半導体薄膜結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183729A JPH0614540B2 (ja) 1984-09-04 1984-09-04 半導体薄膜結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS6163017A JPS6163017A (ja) 1986-04-01
JPH0614540B2 true JPH0614540B2 (ja) 1994-02-23

Family

ID=16140942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183729A Expired - Lifetime JPH0614540B2 (ja) 1984-09-04 1984-09-04 半導体薄膜結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPH0614540B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP2852853B2 (ja) * 1993-07-27 1999-02-03 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6090646A (en) * 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
JP2860877B2 (ja) * 1993-06-22 1999-02-24 株式会社半導体エネルギー研究所 半導体およびその作製方法
US5895933A (en) * 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP2789417B2 (ja) * 1993-07-27 1998-08-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US6867432B1 (en) 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US5942768A (en) * 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JPH09196071A (ja) * 1996-01-22 1997-07-29 Nippon Seiko Kk シール装置付転がり軸受

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893222A (ja) * 1981-11-30 1983-06-02 Toshiba Corp 半導体単結晶膜の製造方法
JPS5895863A (ja) * 1981-11-30 1983-06-07 Mitsubishi Electric Corp 積層構造を用いた半導体装置の製造方法

Also Published As

Publication number Publication date
JPS6163017A (ja) 1986-04-01

Similar Documents

Publication Publication Date Title
JPH0614540B2 (ja) 半導体薄膜結晶層の製造方法
US4371421A (en) Lateral epitaxial growth by seeded solidification
US4670088A (en) Lateral epitaxial growth by seeded solidification
KR100237095B1 (ko) 반도체 소자의 제조방법
JP2586345B2 (ja) コバルトシリサイド膜より成る半導体装置及び該装置の製造方法
JPH02140915A (ja) 半導体装置の製造方法
EP0087426B1 (en) Lateral epitaxial growth by seeded solidification
JPS6158879A (ja) シリコン薄膜結晶の製造方法
JPH03268324A (ja) 半導体装置の製造方法
JP2907236B2 (ja) 半導体装置の製造方法
JPH02105517A (ja) 半導体装置の製造方法
EP0427254B1 (en) Method for forming a contact region
JPS62150846A (ja) 半導体装置の製造方法
JP2875258B2 (ja) 半導体装置およびその製造方法
JPH06326051A (ja) オーミック電極及びその形成方法
JP2603623B2 (ja) 三次元半導体集積回路の製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JP2981777B2 (ja) 半導体基板の製造方法
JPH01243513A (ja) 化合物半導体基板
WO2002040751A1 (fr) Procede de fabrication d'un film, film obtenu et structure laminee
JPH04133321A (ja) 金属薄膜の化学的気相成長方法
JPS61212012A (ja) Ｓｏｉ構造形成方法
JPS62206827A (ja) チタン・シリサイド膜の熱処理方法
JPS61174622A (ja) 半導体装置の製造方法
JPS6126210A (ja) ＧａＡｓ半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term