JP4459351B2 - 半導体表示装置の駆動方法 - Google Patents
半導体表示装置の駆動方法 Download PDFInfo
- Publication number
- JP4459351B2 JP4459351B2 JP35883399A JP35883399A JP4459351B2 JP 4459351 B2 JP4459351 B2 JP 4459351B2 JP 35883399 A JP35883399 A JP 35883399A JP 35883399 A JP35883399 A JP 35883399A JP 4459351 B2 JP4459351 B2 JP 4459351B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- input
- frame period
- signal lines
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、液晶等の表示媒体を用いた半導体表示装置に好適な駆動方法に関する。特に本願発明は、アクティブマトリクス型液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
近年、絶縁性基板上に半導体薄膜を用いて形成された素子、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達している。その理由は、半導体表示装置（代表的には、アクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素にかかる電荷を、ＴＦＴで構成された画素のスイッチング素子（画素ＴＦＴ）により制御して、画像を表示するものである。
【０００４】
なお、本明細書中における画素とは、スイッチング素子（画素ＴＦＴ）と、前記スイッチング素子に接続された画素電極と、対向電極と、前記画素電極と対向電極の間に設けられた液晶とで主に構成されている。
【０００５】
以下に図１５を用いて、アクティブマトリクス型液晶表示装置が有する液晶パネルの表示動作の代表的な例を簡略に説明する。図１５（Ａ）は、アクティブマトリクス型液晶表示装置の上面図であり、図１５（Ｂ）は画素の配置を示した図である。
【０００６】
ソース信号線駆動回路２０３とソース信号線Ｓ１〜Ｓ６とが接続されている。またゲート信号線駆動回路２０４とゲート信号線Ｇ１〜Ｇ５とが接続されている。そしてソース信号線Ｓ１〜Ｓ６とゲート信号線Ｇ１〜Ｇ５とで囲まれている部分に画素２０６が複数設けられている。画素２０６には画素ＴＦＴ２０１と画素電極２０２とが設けられている。なおソース信号線とゲート信号線の数はこの値に限定されない。
【０００７】
ソース信号線駆動回路２０３内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。またゲート信号線駆動回路２０４からゲート信号線Ｇ１に選択信号が入力され、ゲート信号線Ｇ１とソース信号線Ｓ１とが交差している部分の画素（１、１）の画素ＴＦＴをオンの状態にする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶を駆動し、透過光量を制御して、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【０００８】
次に、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内２０３のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に映像信号が入力される。なお保持容量とは、画素ＴＦＴのゲート電極に入力された映像信号の電位を一定の期間保持するための容量である。
【０００９】
ゲート信号線駆動回路２０４からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴをオンの状態にする。そしてソース信号線Ｓ２の映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶を駆動し、透過光量を制御して、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００１０】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている画素（１、１）（１、２）（１、３）（１、４）（１、５）（１、６）に画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００１１】
ゲート信号線Ｇ１に接続されている画素の全てに映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなり、引き続いて、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている画素（２、１）（２、２）（２、３）（２、４）（２、５）（２、６）に画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００１２】
上述した動作を全てのゲート信号線において順次繰り返すことにより、画素部２０５に一つの画像を表示する。この一つの画像が表示される期間を１フレーム期間と呼ぶ。なお画素部２０５に一つの画像が表示される期間と、垂直帰線期間とを合わせてフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００１３】
【発明が解決しようとする課題】
通常スイッチング素子としてＴＦＴ等を用いた液晶パネルでは、液晶の劣化を防ぐために、各画素へ入力する信号の電位の極性を、対向電極の電位（共通電位）を基準として反転（交流化駆動）させる。交流化駆動の方法としては、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動が挙げられる。以下に、各駆動方法について説明する。
【００１４】
図１６（Ａ）にフレーム反転駆動における各画素の極性パターンを示す。なお、本明細書中の極性パターンを示した図〔図１６、図３、図５〕では、共通電位を基準として、画素に入力される映像信号の電位が正である場合は「＋」で図示し、負である場合は「−」で示している。また図１６に示した極性パターンは、図１５（Ｂ）に示した画素の配置と対応している。
【００１５】
なお本明細書において、正の極性を有する映像信号とは、共通電位よりも高い電位を有する映像信号を意味する。また負の極性を有する映像信号とは、共通電位よりも低い電位を有する映像信号を意味する。
【００１６】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【００１７】
フレーム反転駆動の特徴は、任意の１フレーム期間内で、全ての画素に同一の極性の映像信号が入力され（極性パターン▲１▼）、そして次の１フレーム期間では、全ての画素に入力される映像信号の極性を反転させて表示する（極性パターン▲２▼）点である。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターン▲１▼と極性パターン▲２▼）が、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００１８】
次にソースライン反転駆動について説明する。図１６（Ｂ）にソースライン反転駆動における画素の極性パターンを示す。
【００１９】
図１６（Ｂ）で示したように、ソースライン反転駆動の特徴は、任意の１フレーム期間において、同じソース信号線に接続されている全ての画素に同じ極性の映像信号が入力されており、隣り合うソース信号線に接続されている画素どうしで逆の極性の映像信号が入力されていることである。
【００２０】
そして次の１フレーム期間において、各ソース信号線には、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。よって、任意の１フレーム期間における極性パターンが極性パターン▲３▼だったとすると、次の１フレーム期間における極性パターンは極性パターン▲４▼となる。
【００２１】
次に、ゲートライン反転駆動について説明する。ゲートライン反転駆動における極性パターンを図１６（Ｃ）に示す。
【００２２】
図１６（Ｃ）で示したように、任意の１フレーム期間において、同じゲート信号線に接続されている全ての画素に同じ極性の映像信号が入力されており、隣り合うゲート信号線に接続されている画素どうしで逆の極性の映像信号が入力されていることである。
【００２３】
そして次の１フレーム期間において、各ゲート信号線に接続された画素には、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。よって、任意の１フレーム期間における極性パターンが極性パターン▲４▼だったとすると、次の１フレーム期間における極性パターンは極性パターン▲５▼となる。
【００２４】
即ち、上記ソースライン反転駆動と同様に、２種類の極性パターン（極性パターン▲４▼と極性パターン▲５▼）が、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００２５】
次にドット反転駆動について説明する。ドット反転駆動とは、その極性パターンは図示しないが、画素に入力する映像信号の極性を隣接する全ての画素どうしで反転させる方法である。そして任意の１フレーム期間において、各画素に、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。つまり２種類の極性パターンが、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００２６】
上述した交流化駆動は、液晶の劣化を防ぐには有用な方法である。しかし上述した交流化駆動を用いると、画面がちらついたり、縦縞または横縞が視認されたりすることがあった。
【００２７】
これは各画素において同じ階調表示を行おうとしても、入力される映像信号の極性が正の時の表示と負の時の表示とで、画面の明るさが微妙に異なってしまうためだと考えられる。以下、フレーム反転駆動を例にとって詳しく説明する。
【００２８】
図１５に示したアクティブマトリクス型液晶表示装置をフレーム反転駆動させたときのタイミングチャートを図１７に示した。なお図１７は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。１つのゲート信号線に選択信号が入力されている期間を１ライン期間、全てのゲート信号線に選択信号が入力されて１つの画像が表示されるまでの期間を１フレーム期間とする。
【００２９】
ソース信号線Ｓ１とゲート信号線Ｇ１にそれぞれ映像信号と選択信号とが入力されると、ソース信号線Ｓ１とゲート信号線Ｇ１との交差している部分に設けられた画素（１、１）に、正の極性の映像信号が入力される。そして画素（１、１）において、入力された映像信号によって画素電極に与えられた電位は、理想的には保持容量等によって１フレーム期間中保持され続ける。
【００３０】
しかし実際には、１ライン期間が終了する時、ゲート信号線Ｇ１の電位が画素ＴＦＴをオフさせる電位にシフトすると、画素電極の電位もゲート信号線Ｇ１の電位がシフトする方向にΔＶだけ引き込まれることがある。この現象をフィールドスルーと呼び、またΔＶを突き抜け電圧と呼ぶ。
【００３１】
ΔＶは以下に示す式で与えられる。
【００３２】
【式１】
ΔＶ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）
【００３３】
Ｖはゲート電極の電位の振幅、Ｃｇｄは画素ＴＦＴのゲート電極とドレイン領域の間の容量、Ｃｌｃは画素電極と対向電極の間の液晶の容量、Ｃｓは保持容量である。
【００３４】
図１７に示すタイミングチャートにおいて、画素（１，１）における実際の画素電極の電位を実線で、フィールドスルーを考慮しない理想的な画素電極の電位を点線で示す。第１フレーム期間において、正の極性の映像信号が画素（１、１）に入力される。図１７に示した第１フレーム期間の場合、１ライン期間が終了すると同時にゲート信号線の電位が負の方向に変化し、そして画素（１，１）の画素電極の電位も、実際は突き貫け電圧の分だけ負の方向に変化する。なお、図１７では、第１フレーム期間における突き貫け電圧をΔＶ１として示す。
【００３５】
次に第２フレーム期間において、第１フレーム期間とは逆の極性である負の極性の映像信号が、画素（１、１）に入力される。そして第２フレーム期間における第１ライン期間が終了する時、ゲート信号線Ｇ１の電位が負の方向に変化する。そして同時に画素（１，１）の画素電極の電位も、実際は突き貫け電圧の分だけ負の方向に変化する。なお、図１７では、第２フレーム期間における突き貫け電圧をΔＶ２として示す。
【００３６】
図１７において、第１フレーム期間の第１ライン期間終了後における駆動電圧をＶ１、第２フレーム期間の第１ライン期間終了後における駆動電圧をＶ２として示す。なお本明細書において駆動電圧とは、画素電極の電位と共通電位との電位差を意味する。
【００３７】
駆動電圧Ｖ１と駆動電圧Ｖ２は、ΔＶ１＋ΔＶ２の電圧差を有することになる。このため第１フレーム期間と第２フレーム期間とでは、画素（１，１）における画面の明るさが異なる。
【００３８】
そこで駆動電圧Ｖ１と駆動電圧Ｖ２の値が同じになるように、共通電位の値を低くする方法も考えられる。
【００３９】
しかし、画素ＴＦＴのゲート電極とドレイン領域の間の容量Ｃｇｄは、正の極性を有する映像信号を画素に入力したときと、負の極性を有する映像信号を画素に入力したときとでは、その値が異なる。さらに画素電極と対向電極の間の液晶の容量Ｃｌｃも、画素に入力される映像信号の電位によって変動する。そのため、Ｃｇｄと、Ｃｌｃの値が各フレーム期間によって異なるために、突き貫け電圧ΔＶの値も各フレーム期間によって異なる。よって、たとえ共通電位の値を変化させても、各画素に入力される正の極性の映像信号と負の極性の映像信号それぞれの、共通電位との電位差が異なるフレーム期間が存在することになる。
【００４０】
そしてこれは画素（１，１）に限らず全ての画素において起こりうる現象で、画素に入力される映像信号の極性によって、画素の明るさが異なりうる。
【００４１】
よってフレーム反転駆動では、第１フレーム期間で表示された画像と第２フレーム期間で表示された画像の明るさが異なり、観察者にチラツキとして視認されてしまう。特に、中間調表示において顕著にチラツキが確認された。
【００４２】
ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動の場合も同様に、正の極性の映像信号が入力された画素と、負の極性の映像信号が入力された画素とでは、表示する明るさが異なる。そのため、ソースライン反転駆動では縦縞が、ゲートライン反転駆動では横縞が画面に表示された。またドット反転駆動では、画面に表示される画像によって、縦縞が現れたり横縞が現れたりした。
【００４３】
交流化駆動によって観察者に画面がちらついて見えたり、縦縞または横縞が視認されたりすることを防ぐためには、フレーム周波数を高くすることが効果的だと考えられる。しかしフレーム周波数を高くするためには、駆動回路、特にソース信号線駆動回路の駆動周波数を高くする必要があった。そしてソース信号線駆動回路の駆動周波数を高くしてゆくと、ソース信号線駆動回路が有するＴＦＴの動作速度がソース信号線駆動回路の駆動周波数に対応しきれなくなり、動作が不可能か、または信頼性の上で難が出てくる可能性があった。
【００４４】
そこで本願発明は、上述したことに鑑み、観察者にチラツキや縦縞及び横縞が視認されることなく、鮮明で高精細な画像の表示ができる半導体表示装置の駆動方法を提供することを目的とする。
【００４５】
【課題を解決するための手段】
本願発明では、半導体表示装置を駆動させる際に、そのフレーム期間を１フレーム期間ごとにランダムに変化させる。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常にランダムに異なるよう駆動する。そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【００４６】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になった。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【００４７】
以下に、本願発明の構成を示す。
【００４８】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数の画素ＴＦＴを介して、前記複数の画素電極に映像信号が入力されており、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００４９】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して、前記複数の画素電極に入力され、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５０】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線のそれぞれに入力される映像信号の極性は、１フレーム期間中、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数のソース信号線のうち隣接しているソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５１】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線に入力される全ての映像信号の極性は、１ライン期間中、前記対向電極の電位を基準として同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５２】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
１フレーム期間中において、前記複数の画素電極に入力される全ての映像信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数の画素電極に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５３】
前記フレーム期間の長さは、１フレーム期間ごとにランダムに異なっていても良い。
【００５４】
【発明の実施の形態】
【００５５】
以下に、本願発明の駆動方法について説明する。
【００５６】
図１に、本願発明の駆動方法が用いられるアクティブマトリクス型液晶表示装置の構成を示す。図１（Ａ）は、アクティブマトリクス型液晶表示装置の上面図であり、図１（Ｂ）は画素の配置を示した図である。
【００５７】
１０１はソース信号線駆動回路、１０２はゲート信号線駆動回路、１０３は画素部を示している。ソース信号線駆動回路１０１に接続されたソース信号線Ｓ１〜Ｓｘと、ゲート信号線駆動回路１０２に接続されたゲート信号線Ｇ１〜Ｇｙとが画素部１０３上に設けられている。そして画素部１０３において、ソース信号線Ｓ１〜Ｓｘとゲート信号線Ｇ１〜Ｇｙとで囲まれている部分に画素１０４が設けられている。そして画素１０４には画素ＴＦＴ１０５と画素電極１０６とが設けられている。
【００５８】
図１に示したアクティブマトリクス型液晶表示装置をフレーム反転駆動させたときのタイミングチャートを図２に示した。なお図２は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。
【００５９】
第１のフレーム期間において、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００６０】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第１のフレーム期間において、映像信号は共通電位を基準として正の極性を有しているものとする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００６１】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に正の極性を有する映像信号が入力される。
【００６２】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００６３】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に正の極性を有する映像信号が入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００６４】
ゲート信号線Ｇ１に接続されている全ての画素に正の極性の映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に正の極性を有する映像信号が順に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００６５】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に正の極性を有する映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第１のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００６６】
次に第２のフレーム期間が開始され、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００６７】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第２のフレーム期間において、映像信号は共通電位を基準として負の極性を有している。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００６８】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に負の極性を有する映像信号が入力される。
【００６９】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００７０】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に負の極性を有する映像信号が入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００７１】
ゲート信号線Ｇ１に接続されている全ての画素に負の極性の映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に負の極性を有する映像信号が順に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００７２】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に負の極性を有する映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第２のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００７３】
同様に第３のフレーム期間と第４のフレーム期間についても、上述した動作が行われる。なお、第３のフレーム期間において、各画素に入力される映像信号の極性は正であり、第４のフレーム期間において、各画素に入力される映像信号の極性は負である。
【００７４】
図３に、フレーム反転駆動における各画素の極性パターンを示す。なお図３に示した極性パターンは、図１（Ｂ）に示した画素の配置と対応している。
【００７５】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【００７６】
第１及び第３のフレーム期間において、全ての画素には正の極性の映像信号が入力されており、画素の極性パターンは極性パターンＡで表される。第２及び第３のフレーム期間においては、全ての画素には負の極性の映像信号が入力されており、画素の極性パターンは極性パターンＢで表される。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターンＡと極性パターンＢ）が、１フレーム期間ごとに繰り返し表示されている。
【００７７】
なお本実施の形態では、第１及び第３のフレーム期間における画素の極性パターンは極性パターンＡとし、第２及び第３のフレーム期間における画素の極性パターンは極性パターンＢとしたが、本願発明はこの構成に限定されない。逆に、第２及び第３のフレーム期間における画素の極性パターンを極性パターンＡとし、第１及び第３のフレーム期間における画素の極性パターンを極性パターンＢとしても良い。
【００７８】
そして本願発明では、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにしている。言い換えると、フレーム期間を１フレーム期間ごとにランダムに変化させている。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常に異なるように駆動する。
【００７９】
そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【００８０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【００８１】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【００８２】
次に、図１に示したアクティブマトリクス型液晶表示装置をソースライン反転駆動させたときのタイミングチャートを、図４に示す。なお図４は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。
【００８３】
第１のフレーム期間において、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００８４】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第１のフレーム期間においてソース信号線Ｓ１に入力される映像信号は、共通電位を基準として正の極性を有しているものとする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００８５】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に負の極性を有する映像信号が入力される。
【００８６】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００８７】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている画素（１，１）、（１，２）・・・（１，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００８８】
ゲート信号線Ｇ１に接続されている全ての画素に映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）において、画素ＴＦＴがオンの状態になる。
【００８９】
そして第１のライン期間と同様に、正の極性を有する映像信号と、負の極性を有する映像信号とが、ソース信号線Ｓ１〜Ｓｘに順に交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００９０】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に映像信号が入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第１のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００９１】
次に第２のフレーム期間が開始され、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００９２】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第２のフレーム期間において、ソース信号線Ｓ１に入力される映像信号は共通電位を基準として負の極性を有している。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００９３】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に正の極性を有する映像信号が入力される。
【００９４】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された正の極性の映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００９５】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００９６】
ゲート信号線Ｇ１に接続されている全ての画素に映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そして第１のライン期間と同様に、ゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００９７】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間がフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００９８】
同様に第３のフレーム期間と第４のフレーム期間についても、上述した動作が行われる。なお、第３のフレーム期間において各画素に入力される映像信号の極性は、第１のフレーム期間において各画素に入力される映像信号の極性と同じである。また、第４のフレーム期間において各画素に入力される映像信号の極性は、第２のフレーム期間において各画素に入力される映像信号の極性と同じである。そして第１のフレーム期間において各画素に入力される映像信号の極性は、第２のフレーム期間において各画素に入力される映像信号の極性とは逆である。
【００９９】
図５に、ソースライン反転駆動における各画素の極性パターンを示す。なお図５に示した極性パターンは、図１（Ｂ）に示した画素の配置と対応している。
【０１００】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【０１０１】
第１〜第４のフレーム期間において、同じソース信号線に接続されている画素は全て同じ極性の映像信号が入力されている。そして、隣り合うソース信号線に接続されている画素どうしは、互いに逆の極性の映像信号が入力されている。そしてさらに、各画素に入力されている映像信号の極性は、１フレーム期間ごとに反転し、逆の極性になっている。
【０１０２】
第１及び第３のフレーム期間において、画素の極性パターンは極性パターンＣで表される。第２及び第３のフレーム期間において、画素の極性パターンは極性パターンＤで表される。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターンＣと極性パターンＤ）が、１フレーム期間ごとに繰り返し表示されている。
【０１０３】
なお本実施の形態では、第１及び第３のフレーム期間における画素の極性パターンは極性パターンＣとし、第２及び第３のフレーム期間における画素の極性パターンは極性パターンＤとしたが、本願発明はこの構成に限定されない。逆に、第２及び第３のフレーム期間における画素の極性パターンを極性パターンＣとし、第１及び第３のフレーム期間における画素の極性パターンを極性パターンＤとしても良い。
【０１０４】
そして本願発明では、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにしている。言い換えると、フレーム期間を１フレーム期間ごとにランダムに変化させている。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常に異なるように駆動する。
【０１０５】
そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【０１０６】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１０７】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１０８】
なお本実施の形態では、フレーム反転駆動した場合と、ソースライン反転した場合とについて説明したが、本願発明は上記２つの交流化駆動に限定されない。ゲートライン反転駆動と、ドット反転駆動についても、上述した本願発明の構成を適用することが可能である。
【０１０９】
即ち、ゲートライン反転駆動またはドット反転駆動において、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにする。そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長く、なおかつランダムにする。そして動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くする。
【０１１０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１１１】
またさらに、各フレーム期間の長さを乱数及びカオスを用いることによって決定しても良い。
【０１１２】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１１３】
なお本願発明は、画素をストライプ状に配置した場合についてだけではなく、画素をデルタ配置させたときにも適用可能である。なおデルタ配置とは、任意の隣接する３つの画素の中心により形成される三角形の内角が直角にはならない、画素の配置を意味する。また本明細書において画素とは、ソース信号線とゲート信号線とに囲まれた領域を意味する。
【０１１４】
【実施例】
以下に、本願発明の実施例を説明する。
【０１１５】
（実施例１）
本実施例では、本願発明の交流化駆動方法において、各フレーム期間を具体的にどのような周波数で駆動させるかについて、ソースライン反転駆動を例にとって説明する。
【０１１６】
ソースライン反転駆動における極性パターンは、図５で示したとおり、極性パターンＣと極性パターンＤとで表される。そして極性パターンのみに注目すると２種類の極性パターン（極性パターンＣと極性パターンＤ）が、１フレーム期間ごとに繰り返し表示されている。
【０１１７】
例えば奇数番目のフレーム期間における極性パターンを極性パターンＣ、偶数番目のフレーム期間における極性パターンを極性パターンＤとする。
【０１１８】
本実施例において、第１のフレーム期間から第ｎのフレーム期間のフレーム周波数を、それぞれ順に６０Ｈｚ、６２Ｈｚ、５８Ｈｚ、５５Ｈｚ・・・６５Ｈｚとした。しかし本願発明はこの値に限定されない。
【０１１９】
本願発明は、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにする。その隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであれば良い。なおかつ隣り合うフレーム期間どうしの長さの差を、スムーズな動画の表示が妨げられない程度に短くすれば良い。
【０１２０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１２１】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１２２】
（実施例２）
本実施例においては、本願発明の半導体表示装置の液晶パネルの作製方法の例を、図６〜図１０を用いて説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路、Ｄ／Ａ変換回路等）のＴＦＴを同一基板上に作製する方法について詳細に説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路、Ｄ／Ａ変換回路などの基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。
【０１２３】
図６（Ａ）において、基板（アクティブマトリクス基板）６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴを形成する表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【０１２４】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図６（Ａ））
【０１２５】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良い。レーザー結晶化の際に、連続発光エキシマレーザーを用いても良い。ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少した。（図６（Ｂ））
【０１２６】
そして、結晶質シリコン膜６００３ｂを島状に分割して、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する。（図６（Ｃ））
【０１２７】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層６００５〜６００７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層６０１０〜６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図６（Ｄ））
【０１２８】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０、６０１１に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図７（Ａ））
【０１２９】
次に、マスク層６００８をフッ酸などにより除去して、図６（Ｄ）と図７（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。また連続発光エキシマレーザーを用いて活性化を行っても良い。
【０１３０】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図７（Ｂ））
【０１３１】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【０１３２】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる。（図７（Ｃ））
【０１３３】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極６０２９、６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する。（図７（Ｄ））
【０１３４】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図８（Ａ））
【０１３５】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、ｎ型を付与する不純物元素が添加されて不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図８（Ｂ））
【０１３６】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図８（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【０１３７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図７（Ａ）および図８（Ａ）と図８（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図８（Ｃ））
【０１３８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
【０１３９】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２を形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。本願発明では、シリコン（Ｓｉ）膜とＷＮ膜とＷ膜とを積層したもの、Ｗ膜とＳｉを有するＷ膜とを積層したもの、Ｗ膜とＳｉを有するＷ膜とＳｉとを積層したもの、Ｍｏを有するＷの膜、またはＭｏを有するＴａの膜を用いてゲート電極としても良い。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素、プラズマ化した水素を用いる）を行っても良い。
【０１４０】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図８（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた。（図８（Ｄ））
【０１４１】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）６０４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形成した。導電層（Ｄ）６０４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）６０４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図９（Ａ））
【０１４２】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）６０４５とをエッチング処理して、ゲート配線６０４７、６０４８と容量配線６０４９を形成した。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【０１４３】
第１の層間絶縁膜６０５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０５１〜６０５４と、ドレイン配線６０５５〜６０５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１４４】
次に、パッシベーション膜６０５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５９に開口部を形成しておいても良い。（図９（Ｃ））
【０１４５】
その後、有機樹脂からなる第２の層間絶縁膜６０６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜６０６０にドレイン配線６０５８に達するコンタクトホールを形成し、画素電極６０６１、６０６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図１０）
【０１４６】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４７】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域６１０６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域６１０８ａ，６１０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域６１０９、ゲート電極６０２９と重なるＬＤＤ領域６１１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域６１１１、ドレイン領域６１１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域６１１３、ＬＤＤ領域６１１４，６１１５、ソース領域６１１６、ドレイン領域６１１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域６１１８、６１１９、Ｌoff領域６１２０〜６１２３、ソースまたはドレイン領域６１２４〜６１２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線６０３２、６０４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域６１２６に接続し、ｎ型を付与する不純物元素が添加された半導体層６１２７とから保持容量６１０５が形成されている。図１０では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１４８】
以上の様に本実施例では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体表示装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部のサイズ（画面サイズ）が４インチクラス以上の半導体表示装置にも適用することができる。
【０１４９】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本願発明はこれに限定されるわけではなく、反射型の液晶パネルにも用いることができる。
【０１５０】
（実施例３）
本願発明は様々な半導体表示装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら半導体表示装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１５１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１５２】
図１１（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本願発明は表示部２００３やその他の信号制御回路に適用することができる。
【０１５３】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１５４】
図１１（Ｃ）は頭部取り付け型のディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、表示装置２２０６等を含む。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１５５】
図１１（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２３０１、表示部２３０２、スピーカ部２３０３、記録媒体２３０４、操作スイッチ２３０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１５６】
図１１（Ｅ）はパーソナルコンピュータであり、本体２４０１、映像入力部２４０２、表示部２４０３、キーボード２４０４で構成される。本願発明を映像入力部２４０２、表示部２４０３やその他の信号制御回路に適用することができる。
【０１５７】
図１１（Ｆ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３で構成される。本願発明は表示部２５０２やその他の信号制御回路に適用することができる。
【０１５８】
図１２（Ａ）はフロント型プロジェクターであり、光源光学系及び表示装置７６０１、スクリーン７６０２で構成される。本願発明は表示装置に適用することができる。
【０１５９】
図１２（Ｂ）はリア型プロジェクターであり、本体７７０１、光源光学系及び表示装置７７０２、ミラー７７０３、ミラー７７０４、スクリーン７７０５で構成される。本願発明は表示装置に適用することができる。
【０１６０】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２の構造の一例を示した図である。光源光学系及び表示装置７６０１、７７０２は、光源光学系７８０１、ミラー７８０２、７８０４〜７８０６、ダイクロイックミラー７８０３、光学系７８０７、表示装置７８０８、位相差板７８０９、投射光学系７８１０で構成される。投射光学系７８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置７８０８を三つ使用しているため三板式と呼ばれている。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等を設けてもよい。
【０１６１】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系７８０１の構造の一例を示した図である。本実施例では、光源光学系７８０１は、リフレクター７８１１、光源７８１２、レンズアレイ７８１３、７８１４、偏光変換素子７８１５、集光レンズ７８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であってこの構成に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
【０１６２】
図１２（Ｃ）は三板式の例を示したが、図１３（Ａ）は単板式の一例を示した図である。図１３（Ａ）に示した光源光学系及び表示装置は、光源光学系７９０１、表示装置７９０２、投射光学系７９０３、位相差板７９０４で構成される。投射光学系７９０３は、投射レンズを備えた複数の光学レンズで構成される。図１３（Ａ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。また、光源光学系７９０１は図１２（Ｄ）に示した光源光学系を用いればよい。なお、表示装置７９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【０１６３】
また、図１３（Ｂ）に示した光源光学系及び表示装置は、図１３（Ａ）の応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板７９０５を用いて表示映像をカラー化している。図１３（Ｂ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。
【０１６４】
また、図１３（Ｃ）に示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置７９１６にマイクロレンズアレイ７９１５を設け、ダイクロイックミラー（緑）７９１２、ダイクロイックミラー（赤）７９１３、ダイクロイックミラー（青）７９１４を用いて表示映像をカラー化している。投射光学系７９１７は、投射レンズを備えた複数の光学レンズで構成される。図１３（Ｃ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。また、光源光学系７９１１としては、光源の他に結合レンズ、コリメータレンズを用いた光学系を用いればよい。
【０１６５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、２、４のどのような組み合わせからなる構成を用いても実現することができる。
【０１６６】
（実施例４）
上述の本願発明のアクティブマトリクス型液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１６７】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図１４に示す。図１４に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図１４に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０１６８】
図１４に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明のアクティブマトリクス型液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０１６９】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１７０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１７１】
なお、このような無しきい値反強誘電性混合液晶を本願発明のアクティブマトリクス型液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【０１７２】
【発明の効果】
本願発明は上記構成によって、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス型液晶表示装置の上面図、及び画素の配置を示す図。
【図２】 本願発明のフレーム反転駆動のタイミングチャート図。
【図３】 本願発明のフレーム反転駆動における画素の極性パターンを示す図。
【図４】 本願発明のソースライン反転駆動のタイミングチャート図。
【図５】 本願発明のソースライン反転駆動における画素の極性パターンを示す図。
【図６】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図７】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図８】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図９】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図１０】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図１１】 本願発明を適用した電子機器の図。
【図１２】 本願発明を適用したプロジェクターの図。
【図１３】 本願発明を適用したプロジェクターの図。
【図１４】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の上面図、及び画素の配置を示す図。
【図１６】 交流化駆動における極性パターンを示す図。
【図１７】 従来のフレーム反転駆動のタイミングチャート図。
【符号の説明】
１０１ ソース信号線駆動回路
１０２ ゲート信号線駆動回路
１０３ 画素部
１０４ 画素
１０５ 画素ＴＦＴ
１０６ 画素電極
【発明の属する技術分野】
本願発明は、液晶等の表示媒体を用いた半導体表示装置に好適な駆動方法に関する。特に本願発明は、アクティブマトリクス型液晶表示装置の駆動方法に関する。
【０００２】
【従来の技術】
近年、絶縁性基板上に半導体薄膜を用いて形成された素子、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達している。その理由は、半導体表示装置（代表的には、アクティブマトリクス型液晶表示装置）の需要が高まってきたことによる。
【０００３】
アクティブマトリクス型液晶表示装置は、マトリクス状に配置された数十〜数百万個もの画素にかかる電荷を、ＴＦＴで構成された画素のスイッチング素子（画素ＴＦＴ）により制御して、画像を表示するものである。
【０００４】
なお、本明細書中における画素とは、スイッチング素子（画素ＴＦＴ）と、前記スイッチング素子に接続された画素電極と、対向電極と、前記画素電極と対向電極の間に設けられた液晶とで主に構成されている。
【０００５】
以下に図１５を用いて、アクティブマトリクス型液晶表示装置が有する液晶パネルの表示動作の代表的な例を簡略に説明する。図１５（Ａ）は、アクティブマトリクス型液晶表示装置の上面図であり、図１５（Ｂ）は画素の配置を示した図である。
【０００６】
ソース信号線駆動回路２０３とソース信号線Ｓ１〜Ｓ６とが接続されている。またゲート信号線駆動回路２０４とゲート信号線Ｇ１〜Ｇ５とが接続されている。そしてソース信号線Ｓ１〜Ｓ６とゲート信号線Ｇ１〜Ｇ５とで囲まれている部分に画素２０６が複数設けられている。画素２０６には画素ＴＦＴ２０１と画素電極２０２とが設けられている。なおソース信号線とゲート信号線の数はこの値に限定されない。
【０００７】
ソース信号線駆動回路２０３内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。またゲート信号線駆動回路２０４からゲート信号線Ｇ１に選択信号が入力され、ゲート信号線Ｇ１とソース信号線Ｓ１とが交差している部分の画素（１、１）の画素ＴＦＴをオンの状態にする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶を駆動し、透過光量を制御して、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【０００８】
次に、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内２０３のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に映像信号が入力される。なお保持容量とは、画素ＴＦＴのゲート電極に入力された映像信号の電位を一定の期間保持するための容量である。
【０００９】
ゲート信号線駆動回路２０４からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴをオンの状態にする。そしてソース信号線Ｓ２の映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶を駆動し、透過光量を制御して、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００１０】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている画素（１、１）（１、２）（１、３）（１、４）（１、５）（１、６）に画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００１１】
ゲート信号線Ｇ１に接続されている画素の全てに映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなり、引き続いて、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている画素（２、１）（２、２）（２、３）（２、４）（２、５）（２、６）に画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００１２】
上述した動作を全てのゲート信号線において順次繰り返すことにより、画素部２０５に一つの画像を表示する。この一つの画像が表示される期間を１フレーム期間と呼ぶ。なお画素部２０５に一つの画像が表示される期間と、垂直帰線期間とを合わせてフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００１３】
【発明が解決しようとする課題】
通常スイッチング素子としてＴＦＴ等を用いた液晶パネルでは、液晶の劣化を防ぐために、各画素へ入力する信号の電位の極性を、対向電極の電位（共通電位）を基準として反転（交流化駆動）させる。交流化駆動の方法としては、フレーム反転駆動、ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動が挙げられる。以下に、各駆動方法について説明する。
【００１４】
図１６（Ａ）にフレーム反転駆動における各画素の極性パターンを示す。なお、本明細書中の極性パターンを示した図〔図１６、図３、図５〕では、共通電位を基準として、画素に入力される映像信号の電位が正である場合は「＋」で図示し、負である場合は「−」で示している。また図１６に示した極性パターンは、図１５（Ｂ）に示した画素の配置と対応している。
【００１５】
なお本明細書において、正の極性を有する映像信号とは、共通電位よりも高い電位を有する映像信号を意味する。また負の極性を有する映像信号とは、共通電位よりも低い電位を有する映像信号を意味する。
【００１６】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【００１７】
フレーム反転駆動の特徴は、任意の１フレーム期間内で、全ての画素に同一の極性の映像信号が入力され（極性パターン▲１▼）、そして次の１フレーム期間では、全ての画素に入力される映像信号の極性を反転させて表示する（極性パターン▲２▼）点である。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターン▲１▼と極性パターン▲２▼）が、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００１８】
次にソースライン反転駆動について説明する。図１６（Ｂ）にソースライン反転駆動における画素の極性パターンを示す。
【００１９】
図１６（Ｂ）で示したように、ソースライン反転駆動の特徴は、任意の１フレーム期間において、同じソース信号線に接続されている全ての画素に同じ極性の映像信号が入力されており、隣り合うソース信号線に接続されている画素どうしで逆の極性の映像信号が入力されていることである。
【００２０】
そして次の１フレーム期間において、各ソース信号線には、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。よって、任意の１フレーム期間における極性パターンが極性パターン▲３▼だったとすると、次の１フレーム期間における極性パターンは極性パターン▲４▼となる。
【００２１】
次に、ゲートライン反転駆動について説明する。ゲートライン反転駆動における極性パターンを図１６（Ｃ）に示す。
【００２２】
図１６（Ｃ）で示したように、任意の１フレーム期間において、同じゲート信号線に接続されている全ての画素に同じ極性の映像信号が入力されており、隣り合うゲート信号線に接続されている画素どうしで逆の極性の映像信号が入力されていることである。
【００２３】
そして次の１フレーム期間において、各ゲート信号線に接続された画素には、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。よって、任意の１フレーム期間における極性パターンが極性パターン▲４▼だったとすると、次の１フレーム期間における極性パターンは極性パターン▲５▼となる。
【００２４】
即ち、上記ソースライン反転駆動と同様に、２種類の極性パターン（極性パターン▲４▼と極性パターン▲５▼）が、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００２５】
次にドット反転駆動について説明する。ドット反転駆動とは、その極性パターンは図示しないが、画素に入力する映像信号の極性を隣接する全ての画素どうしで反転させる方法である。そして任意の１フレーム期間において、各画素に、直前の１フレーム期間において入力された映像信号とは逆の極性を有する映像信号が入力される。つまり２種類の極性パターンが、１フレーム期間ごとに繰り返し表示される駆動方法である。
【００２６】
上述した交流化駆動は、液晶の劣化を防ぐには有用な方法である。しかし上述した交流化駆動を用いると、画面がちらついたり、縦縞または横縞が視認されたりすることがあった。
【００２７】
これは各画素において同じ階調表示を行おうとしても、入力される映像信号の極性が正の時の表示と負の時の表示とで、画面の明るさが微妙に異なってしまうためだと考えられる。以下、フレーム反転駆動を例にとって詳しく説明する。
【００２８】
図１５に示したアクティブマトリクス型液晶表示装置をフレーム反転駆動させたときのタイミングチャートを図１７に示した。なお図１７は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。１つのゲート信号線に選択信号が入力されている期間を１ライン期間、全てのゲート信号線に選択信号が入力されて１つの画像が表示されるまでの期間を１フレーム期間とする。
【００２９】
ソース信号線Ｓ１とゲート信号線Ｇ１にそれぞれ映像信号と選択信号とが入力されると、ソース信号線Ｓ１とゲート信号線Ｇ１との交差している部分に設けられた画素（１、１）に、正の極性の映像信号が入力される。そして画素（１、１）において、入力された映像信号によって画素電極に与えられた電位は、理想的には保持容量等によって１フレーム期間中保持され続ける。
【００３０】
しかし実際には、１ライン期間が終了する時、ゲート信号線Ｇ１の電位が画素ＴＦＴをオフさせる電位にシフトすると、画素電極の電位もゲート信号線Ｇ１の電位がシフトする方向にΔＶだけ引き込まれることがある。この現象をフィールドスルーと呼び、またΔＶを突き抜け電圧と呼ぶ。
【００３１】
ΔＶは以下に示す式で与えられる。
【００３２】
【式１】
ΔＶ＝Ｖ×Ｃｇｄ／（Ｃｇｄ＋Ｃｌｃ＋Ｃｓ）
【００３３】
Ｖはゲート電極の電位の振幅、Ｃｇｄは画素ＴＦＴのゲート電極とドレイン領域の間の容量、Ｃｌｃは画素電極と対向電極の間の液晶の容量、Ｃｓは保持容量である。
【００３４】
図１７に示すタイミングチャートにおいて、画素（１，１）における実際の画素電極の電位を実線で、フィールドスルーを考慮しない理想的な画素電極の電位を点線で示す。第１フレーム期間において、正の極性の映像信号が画素（１、１）に入力される。図１７に示した第１フレーム期間の場合、１ライン期間が終了すると同時にゲート信号線の電位が負の方向に変化し、そして画素（１，１）の画素電極の電位も、実際は突き貫け電圧の分だけ負の方向に変化する。なお、図１７では、第１フレーム期間における突き貫け電圧をΔＶ１として示す。
【００３５】
次に第２フレーム期間において、第１フレーム期間とは逆の極性である負の極性の映像信号が、画素（１、１）に入力される。そして第２フレーム期間における第１ライン期間が終了する時、ゲート信号線Ｇ１の電位が負の方向に変化する。そして同時に画素（１，１）の画素電極の電位も、実際は突き貫け電圧の分だけ負の方向に変化する。なお、図１７では、第２フレーム期間における突き貫け電圧をΔＶ２として示す。
【００３６】
図１７において、第１フレーム期間の第１ライン期間終了後における駆動電圧をＶ１、第２フレーム期間の第１ライン期間終了後における駆動電圧をＶ２として示す。なお本明細書において駆動電圧とは、画素電極の電位と共通電位との電位差を意味する。
【００３７】
駆動電圧Ｖ１と駆動電圧Ｖ２は、ΔＶ１＋ΔＶ２の電圧差を有することになる。このため第１フレーム期間と第２フレーム期間とでは、画素（１，１）における画面の明るさが異なる。
【００３８】
そこで駆動電圧Ｖ１と駆動電圧Ｖ２の値が同じになるように、共通電位の値を低くする方法も考えられる。
【００３９】
しかし、画素ＴＦＴのゲート電極とドレイン領域の間の容量Ｃｇｄは、正の極性を有する映像信号を画素に入力したときと、負の極性を有する映像信号を画素に入力したときとでは、その値が異なる。さらに画素電極と対向電極の間の液晶の容量Ｃｌｃも、画素に入力される映像信号の電位によって変動する。そのため、Ｃｇｄと、Ｃｌｃの値が各フレーム期間によって異なるために、突き貫け電圧ΔＶの値も各フレーム期間によって異なる。よって、たとえ共通電位の値を変化させても、各画素に入力される正の極性の映像信号と負の極性の映像信号それぞれの、共通電位との電位差が異なるフレーム期間が存在することになる。
【００４０】
そしてこれは画素（１，１）に限らず全ての画素において起こりうる現象で、画素に入力される映像信号の極性によって、画素の明るさが異なりうる。
【００４１】
よってフレーム反転駆動では、第１フレーム期間で表示された画像と第２フレーム期間で表示された画像の明るさが異なり、観察者にチラツキとして視認されてしまう。特に、中間調表示において顕著にチラツキが確認された。
【００４２】
ソースライン反転駆動、ゲートライン反転駆動、ドット反転駆動の場合も同様に、正の極性の映像信号が入力された画素と、負の極性の映像信号が入力された画素とでは、表示する明るさが異なる。そのため、ソースライン反転駆動では縦縞が、ゲートライン反転駆動では横縞が画面に表示された。またドット反転駆動では、画面に表示される画像によって、縦縞が現れたり横縞が現れたりした。
【００４３】
交流化駆動によって観察者に画面がちらついて見えたり、縦縞または横縞が視認されたりすることを防ぐためには、フレーム周波数を高くすることが効果的だと考えられる。しかしフレーム周波数を高くするためには、駆動回路、特にソース信号線駆動回路の駆動周波数を高くする必要があった。そしてソース信号線駆動回路の駆動周波数を高くしてゆくと、ソース信号線駆動回路が有するＴＦＴの動作速度がソース信号線駆動回路の駆動周波数に対応しきれなくなり、動作が不可能か、または信頼性の上で難が出てくる可能性があった。
【００４４】
そこで本願発明は、上述したことに鑑み、観察者にチラツキや縦縞及び横縞が視認されることなく、鮮明で高精細な画像の表示ができる半導体表示装置の駆動方法を提供することを目的とする。
【００４５】
【課題を解決するための手段】
本願発明では、半導体表示装置を駆動させる際に、そのフレーム期間を１フレーム期間ごとにランダムに変化させる。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常にランダムに異なるよう駆動する。そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【００４６】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になった。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【００４７】
以下に、本願発明の構成を示す。
【００４８】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数の画素ＴＦＴを介して、前記複数の画素電極に映像信号が入力されており、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００４９】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して、前記複数の画素電極に入力され、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５０】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線のそれぞれに入力される映像信号の極性は、１フレーム期間中、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数のソース信号線のうち隣接しているソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５１】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線に入力される全ての映像信号の極性は、１ライン期間中、前記対向電極の電位を基準として同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５２】
本願発明によって、
複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
１フレーム期間中において、前記複数の画素電極に入力される全ての映像信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数の画素電極に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さが異なっていることを特徴とする半導体表示装置の駆動方法が提供される。
【００５３】
前記フレーム期間の長さは、１フレーム期間ごとにランダムに異なっていても良い。
【００５４】
【発明の実施の形態】
【００５５】
以下に、本願発明の駆動方法について説明する。
【００５６】
図１に、本願発明の駆動方法が用いられるアクティブマトリクス型液晶表示装置の構成を示す。図１（Ａ）は、アクティブマトリクス型液晶表示装置の上面図であり、図１（Ｂ）は画素の配置を示した図である。
【００５７】
１０１はソース信号線駆動回路、１０２はゲート信号線駆動回路、１０３は画素部を示している。ソース信号線駆動回路１０１に接続されたソース信号線Ｓ１〜Ｓｘと、ゲート信号線駆動回路１０２に接続されたゲート信号線Ｇ１〜Ｇｙとが画素部１０３上に設けられている。そして画素部１０３において、ソース信号線Ｓ１〜Ｓｘとゲート信号線Ｇ１〜Ｇｙとで囲まれている部分に画素１０４が設けられている。そして画素１０４には画素ＴＦＴ１０５と画素電極１０６とが設けられている。
【００５８】
図１に示したアクティブマトリクス型液晶表示装置をフレーム反転駆動させたときのタイミングチャートを図２に示した。なお図２は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。
【００５９】
第１のフレーム期間において、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００６０】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第１のフレーム期間において、映像信号は共通電位を基準として正の極性を有しているものとする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００６１】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に正の極性を有する映像信号が入力される。
【００６２】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００６３】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に正の極性を有する映像信号が入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００６４】
ゲート信号線Ｇ１に接続されている全ての画素に正の極性の映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に正の極性を有する映像信号が順に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００６５】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に正の極性を有する映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第１のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００６６】
次に第２のフレーム期間が開始され、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００６７】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第２のフレーム期間において、映像信号は共通電位を基準として負の極性を有している。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００６８】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に負の極性を有する映像信号が入力される。
【００６９】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００７０】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に負の極性を有する映像信号が入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００７１】
ゲート信号線Ｇ１に接続されている全ての画素に負の極性の映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に負の極性を有する映像信号が順に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００７２】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に負の極性を有する映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第２のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００７３】
同様に第３のフレーム期間と第４のフレーム期間についても、上述した動作が行われる。なお、第３のフレーム期間において、各画素に入力される映像信号の極性は正であり、第４のフレーム期間において、各画素に入力される映像信号の極性は負である。
【００７４】
図３に、フレーム反転駆動における各画素の極性パターンを示す。なお図３に示した極性パターンは、図１（Ｂ）に示した画素の配置と対応している。
【００７５】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【００７６】
第１及び第３のフレーム期間において、全ての画素には正の極性の映像信号が入力されており、画素の極性パターンは極性パターンＡで表される。第２及び第３のフレーム期間においては、全ての画素には負の極性の映像信号が入力されており、画素の極性パターンは極性パターンＢで表される。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターンＡと極性パターンＢ）が、１フレーム期間ごとに繰り返し表示されている。
【００７７】
なお本実施の形態では、第１及び第３のフレーム期間における画素の極性パターンは極性パターンＡとし、第２及び第３のフレーム期間における画素の極性パターンは極性パターンＢとしたが、本願発明はこの構成に限定されない。逆に、第２及び第３のフレーム期間における画素の極性パターンを極性パターンＡとし、第１及び第３のフレーム期間における画素の極性パターンを極性パターンＢとしても良い。
【００７８】
そして本願発明では、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにしている。言い換えると、フレーム期間を１フレーム期間ごとにランダムに変化させている。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常に異なるように駆動する。
【００７９】
そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【００８０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【００８１】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【００８２】
次に、図１に示したアクティブマトリクス型液晶表示装置をソースライン反転駆動させたときのタイミングチャートを、図４に示す。なお図４は、アクティブマトリクス型液晶表示装置がノーマリーブラックなら白表示、ノーマリーホワイトなら黒表示させた場合のタイミングチャートである。
【００８３】
第１のフレーム期間において、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００８４】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第１のフレーム期間においてソース信号線Ｓ１に入力される映像信号は、共通電位を基準として正の極性を有しているものとする。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００８５】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に負の極性を有する映像信号が入力される。
【００８６】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００８７】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている画素（１，１）、（１，２）・・・（１，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００８８】
ゲート信号線Ｇ１に接続されている全ての画素に映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そしてゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）において、画素ＴＦＴがオンの状態になる。
【００８９】
そして第１のライン期間と同様に、正の極性を有する映像信号と、負の極性を有する映像信号とが、ソース信号線Ｓ１〜Ｓｘに順に交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００９０】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に映像信号が入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間が第１のフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００９１】
次に第２のフレーム期間が開始され、まずゲート信号線駆動回路１０２からゲート信号線Ｇ１に選択信号が入力される。その結果、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）において、画素ＴＦＴがオンの状態になる。
【００９２】
そしてソース信号線駆動回路１０１内のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ１に映像信号が入力される。第２のフレーム期間において、ソース信号線Ｓ１に入力される映像信号は共通電位を基準として負の極性を有している。そしてソース信号線Ｓ１に入力された映像信号が、画素（１、１）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御されて、画素（１、１）に画像の一部（画素（１、１）に相当する画像）が表示される。
【００９３】
そして、画素（１、１）に画像が表示された状態を保持容量（図示せず）等で保持したまま、次の瞬間には、ソース信号線駆動回路内１０１のシフトレジスタ回路等（図示しない）からの信号に従って、ソース信号線Ｓ２に正の極性を有する映像信号が入力される。
【００９４】
そしてゲート信号線駆動回路１０２からの選択信号は、ゲート信号線Ｇ１に入力されたままであり、ゲート信号線Ｇ１とソース信号線Ｓ２とが交差している部分の画素（１、２）の画素ＴＦＴはオンの状態になっている。よって、ソース信号線Ｓ２に入力された正の極性の映像信号の電位が画素（１、２）の画素電極に入力される。この入力された映像信号の電位により液晶が駆動し、透過光量が制御され、画素（１、１）と同様に、画素（１、２）に画像の一部（画素（１、２）に相当する画像）が表示される。
【００９５】
このような表示動作を順次行い、ゲート信号線Ｇ１に接続されている全ての画素（１，１）、（１，２）・・・（１，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ１には選択信号が入力され続けている。
【００９６】
ゲート信号線Ｇ１に接続されている全ての画素に映像信号が入力されると、ゲート信号線Ｇ１には選択信号が入力されなくなって、第１のライン期間が終了する。そして引き続いて第２のライン期間となり、ゲート信号線Ｇ２にのみ選択信号が入力される。そして第１のライン期間と同様に、ゲート信号線Ｇ２に接続されている全ての画素（２，１）（２，２）・・・（２，ｘ）に、正の極性を有する映像信号と、負の極性を有する映像信号とが交互に入力され、それぞれ画像の一部を次々と表示する。この間、ゲート信号線Ｇ２には選択信号が入力され続けている。
【００９７】
上述した動作を全てのゲート信号線において順次繰り返すことにより、全ての画素に映像信号が順に入力され、画素部１０３に一つの画像が表示される。この一つの画像が表示されている期間がフレーム期間である。なお画素部１０３に一つの画像が表示される期間と垂直帰線期間とを合わせて、１つのフレーム期間としても良い。そして全ての画素は、再び各画素の画素ＴＦＴがオンの状態になるまで、画像が表示された状態を保持容量（図示せず）等で保持している。
【００９８】
同様に第３のフレーム期間と第４のフレーム期間についても、上述した動作が行われる。なお、第３のフレーム期間において各画素に入力される映像信号の極性は、第１のフレーム期間において各画素に入力される映像信号の極性と同じである。また、第４のフレーム期間において各画素に入力される映像信号の極性は、第２のフレーム期間において各画素に入力される映像信号の極性と同じである。そして第１のフレーム期間において各画素に入力される映像信号の極性は、第２のフレーム期間において各画素に入力される映像信号の極性とは逆である。
【００９９】
図５に、ソースライン反転駆動における各画素の極性パターンを示す。なお図５に示した極性パターンは、図１（Ｂ）に示した画素の配置と対応している。
【０１００】
加えて走査方式には、１画面（１フレーム）において、奇数番目のゲート信号線と偶数番目のゲート信号線とで２回（２フィールド）に分けて走査するインターレス走査と、奇数番目と偶数番目のゲート信号線を分け隔てなく順番に走査するノンインターレス走査とがあるが、ここでは主にノンインターレス走査を用いた例で説明する。
【０１０１】
第１〜第４のフレーム期間において、同じソース信号線に接続されている画素は全て同じ極性の映像信号が入力されている。そして、隣り合うソース信号線に接続されている画素どうしは、互いに逆の極性の映像信号が入力されている。そしてさらに、各画素に入力されている映像信号の極性は、１フレーム期間ごとに反転し、逆の極性になっている。
【０１０２】
第１及び第３のフレーム期間において、画素の極性パターンは極性パターンＣで表される。第２及び第３のフレーム期間において、画素の極性パターンは極性パターンＤで表される。即ち、極性パターンのみに注目すると２種類の極性パターン（極性パターンＣと極性パターンＤ）が、１フレーム期間ごとに繰り返し表示されている。
【０１０３】
なお本実施の形態では、第１及び第３のフレーム期間における画素の極性パターンは極性パターンＣとし、第２及び第３のフレーム期間における画素の極性パターンは極性パターンＤとしたが、本願発明はこの構成に限定されない。逆に、第２及び第３のフレーム期間における画素の極性パターンを極性パターンＣとし、第１及び第３のフレーム期間における画素の極性パターンを極性パターンＤとしても良い。
【０１０４】
そして本願発明では、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにしている。言い換えると、フレーム期間を１フレーム期間ごとにランダムに変化させている。つまり任意の１フレーム期間の長さと、その任意の１フレーム期間の直後の１フレーム期間の長さとが、常に異なるように駆動する。
【０１０５】
そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであることが必要である。なおかつ動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くすることが必要である。
【０１０６】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１０７】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１０８】
なお本実施の形態では、フレーム反転駆動した場合と、ソースライン反転した場合とについて説明したが、本願発明は上記２つの交流化駆動に限定されない。ゲートライン反転駆動と、ドット反転駆動についても、上述した本願発明の構成を適用することが可能である。
【０１０９】
即ち、ゲートライン反転駆動またはドット反転駆動において、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにする。そしてその隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長く、なおかつランダムにする。そして動画を表示させたときに、隣り合うフレーム期間どうしの長さの差によって、スムーズな動画の表示が妨げられない程度に短くする。
【０１１０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１１１】
またさらに、各フレーム期間の長さを乱数及びカオスを用いることによって決定しても良い。
【０１１２】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１１３】
なお本願発明は、画素をストライプ状に配置した場合についてだけではなく、画素をデルタ配置させたときにも適用可能である。なおデルタ配置とは、任意の隣接する３つの画素の中心により形成される三角形の内角が直角にはならない、画素の配置を意味する。また本明細書において画素とは、ソース信号線とゲート信号線とに囲まれた領域を意味する。
【０１１４】
【実施例】
以下に、本願発明の実施例を説明する。
【０１１５】
（実施例１）
本実施例では、本願発明の交流化駆動方法において、各フレーム期間を具体的にどのような周波数で駆動させるかについて、ソースライン反転駆動を例にとって説明する。
【０１１６】
ソースライン反転駆動における極性パターンは、図５で示したとおり、極性パターンＣと極性パターンＤとで表される。そして極性パターンのみに注目すると２種類の極性パターン（極性パターンＣと極性パターンＤ）が、１フレーム期間ごとに繰り返し表示されている。
【０１１７】
例えば奇数番目のフレーム期間における極性パターンを極性パターンＣ、偶数番目のフレーム期間における極性パターンを極性パターンＤとする。
【０１１８】
本実施例において、第１のフレーム期間から第ｎのフレーム期間のフレーム周波数を、それぞれ順に６０Ｈｚ、６２Ｈｚ、５８Ｈｚ、５５Ｈｚ・・・６５Ｈｚとした。しかし本願発明はこの値に限定されない。
【０１１９】
本願発明は、フレーム期間の長さを全て同じにはせず、各フレーム期間の長さをランダムに異なるようにする。その隣り合うフレーム期間どうしの長さの差は、観察者にチラツキや縦縞及び横縞が視認されない程度に長くてランダムであれば良い。なおかつ隣り合うフレーム期間どうしの長さの差を、スムーズな動画の表示が妨げられない程度に短くすれば良い。
【０１２０】
また最も短いフレーム期間を、各画素が有する画素電極に映像信号の電位を与えることが可能である長さに設定する必要がある。
【０１２１】
上記構成を用いることで、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【０１２２】
（実施例２）
本実施例においては、本願発明の半導体表示装置の液晶パネルの作製方法の例を、図６〜図１０を用いて説明する。ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路、Ｄ／Ａ変換回路等）のＴＦＴを同一基板上に作製する方法について詳細に説明する。但し、説明を簡単にするために、駆動回路ではシフトレジスタ回路、バッファ回路、Ｄ／Ａ変換回路などの基本回路であるＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。
【０１２３】
図６（Ａ）において、基板（アクティブマトリクス基板）６００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板６００１のＴＦＴを形成する表面には、基板６００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜６００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【０１２４】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜６００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜６００２と非晶質シリコン膜６００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。（図６（Ａ））
【０１２５】
そして、公知の結晶化技術を使用して非晶質シリコン膜６００３ａから結晶質シリコン膜６００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良い。レーザー結晶化の際に、連続発光エキシマレーザーを用いても良い。ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少した。（図６（Ｂ））
【０１２６】
そして、結晶質シリコン膜６００３ｂを島状に分割して、島状半導体層６００４〜６００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層６００８を形成する。（図６（Ｃ））
【０１２７】
そしてレジストマスク６００９を設け、ｎチャネル型ＴＦＴを形成する島状半導体層６００５〜６００７の全面にしきい値電圧を制御する目的で１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加した。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要でないが、ボロン（Ｂ）を添加した半導体層６０１０〜６０１２はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図６（Ｄ））
【０１２８】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層６０１０、６０１１に選択的に添加する。そのため、あらかじめレジストマスク６０１３〜６０１６を形成した。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域６０１７、６０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域６０１７〜６０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域６０１９は、画素の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加した。（図７（Ａ））
【０１２９】
次に、マスク層６００８をフッ酸などにより除去して、図６（Ｄ）と図７（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理した。尚、レーザー光の照射条件には何ら限定される事項はなく、実施者が適宣決定すれば良い。また連続発光エキシマレーザーを用いて活性化を行っても良い。
【０１３０】
そして、ゲート絶縁膜６０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。（図７（Ｂ））
【０１３１】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）６０２１と金属膜から成る導電層（Ｂ）６０２２とを積層させた。導電層（Ｂ）６０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）６０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）６０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができた。
【０１３２】
導電層（Ａ）６０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）６０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）６０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）６０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成した。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）６０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜６０２０に拡散するのを防ぐことができる。（図７（Ｃ））
【０１３３】
次に、レジストマスク６０２３〜６０２７を形成し、導電層（Ａ）６０２１と導電層（Ｂ）６０２２とを一括でエッチングしてゲート電極６０２８〜６０３１と容量配線６０３２を形成する。ゲート電極６０２８〜６０３１と容量配線６０３２は、導電層（Ａ）から成る６０２８ａ〜６０３２ａと、導電層（Ｂ）から成る６０２８ｂ〜６０３２ｂとが一体として形成されている。この時、駆動回路に形成するゲート電極６０２９、６０３０は不純物領域６０１７、６０１８の一部と、ゲート絶縁膜６０２０を介して重なるように形成する。（図７（Ｄ））
【０１３４】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極６０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴが形成される領域はレジストマスク６０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域６０３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。（図８（Ａ））
【０１３５】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク６０３５〜６０３７を形成し、ｎ型を付与する不純物元素が添加されて不純物領域６０３８〜６０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域６０３８〜６０４２に含まれるｎ型を付与する不純物元素の濃度を（ｎ+）と表す。（図８（Ｂ））
【０１３６】
不純物領域６０３８〜６０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域６０３８に添加されたリン（Ｐ）濃度は図８（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【０１３７】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極６０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加した。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図７（Ａ）および図８（Ａ）と図８（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域６０４３、６０４４のみが形成される。本明細書中では、この不純物領域６０４３、６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す。（図８（Ｃ））
【０１３８】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板６００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができた。
【０１３９】
この熱処理において、ゲート電極６０２８〜６０３１と容量配線６０３２を形成する金属膜６０２８ｂ〜６０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）６０２８ｃ〜６０３２ｃが形成される。例えば、導電層（Ｂ）６０２８ｂ〜６０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。本願発明では、シリコン（Ｓｉ）膜とＷＮ膜とＷ膜とを積層したもの、Ｗ膜とＳｉを有するＷ膜とを積層したもの、Ｗ膜とＳｉを有するＷ膜とＳｉとを積層したもの、Ｍｏを有するＷの膜、またはＭｏを有するＴａの膜を用いてゲート電極としても良い。また、導電層（Ｃ）６０２８ｃ〜６０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極６０２８〜６０３１を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素、プラズマ化した水素を用いる）を行っても良い。
【０１４０】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図８（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた。（図８（Ｄ））
【０１４１】
活性化および水素化の工程が終了したら、ゲート配線とする第２の導電膜を形成する。この第２の導電膜は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）と、にチタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）とで形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜を導電層（Ｄ）６０４５とし、チタン（Ｔｉ）膜を導電層（Ｅ）６０４６として形成した。導電層（Ｄ）６０４５は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）６０４６は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い。（図９（Ａ））
【０１４２】
そして、ゲート電極に接続するゲート配線を形成するために導電層（Ｅ）６０４６と導電層（Ｄ）６０４５とをエッチング処理して、ゲート配線６０４７、６０４８と容量配線６０４９を形成した。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができた。
【０１４３】
第１の層間絶縁膜６０５０は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線６０５１〜６０５４と、ドレイン配線６０５５〜６０５８を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【０１４４】
次に、パッシベーション膜６０５９として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５９に開口部を形成しておいても良い。（図９（Ｃ））
【０１４５】
その後、有機樹脂からなる第２の層間絶縁膜６０６０を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜６０６０にドレイン配線６０５８に達するコンタクトホールを形成し、画素電極６０６１、６０６２を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。（図１０）
【０１４６】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができた。駆動回路にはｐチャネル型ＴＦＴ６１０１、第１のｎチャネル型ＴＦＴ６１０２、第２のｎチャネル型ＴＦＴ６１０３、画素部には画素ＴＦＴ６１０４、保持容量６１０５が形成した。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１４７】
駆動回路のｐチャネル型ＴＦＴ６１０１には、島状半導体層６００４にチャネル形成領域６１０６、ソース領域６１０７ａ、６１０７ｂ、ドレイン領域６１０８ａ，６１０８ｂを有している。第１のｎチャネル型ＴＦＴ６１０２には、島状半導体層６００５にチャネル形成領域６１０９、ゲート電極６０２９と重なるＬＤＤ領域６１１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域６１１１、ドレイン領域６１１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ６１０３には、島状半導体層６００６にチャネル形成領域６１１３、ＬＤＤ領域６１１４，６１１５、ソース領域６１１６、ドレイン領域６１１７を有している。このＬＤＤ領域はＬov領域とゲート電極６０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ６１０４には、島状半導体層６００７にチャネル形成領域６１１８、６１１９、Ｌoff領域６１２０〜６１２３、ソースまたはドレイン領域６１２４〜６１２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線６０３２、６０４９と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ６１０４のドレイン領域６１２６に接続し、ｎ型を付与する不純物元素が添加された半導体層６１２７とから保持容量６１０５が形成されている。図１０では画素ＴＦＴ６１０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【０１４８】
以上の様に本実施例では、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体表示装置の動作性能と信頼性を向上させることを可能とすることができる。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線を低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部のサイズ（画面サイズ）が４インチクラス以上の半導体表示装置にも適用することができる。
【０１４９】
なお、本実施例においては透過型の液晶パネルについて説明した。しかし、本願発明はこれに限定されるわけではなく、反射型の液晶パネルにも用いることができる。
【０１５０】
（実施例３）
本願発明は様々な半導体表示装置（アクティブマトリクス型液晶ディスプレイ）に用いることができる。即ち、それら半導体表示装置を表示媒体として組み込んだ電子機器全てに本願発明を実施できる。
【０１５１】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１５２】
図１１（Ａ）はディスプレイであり、筐体２００１、支持台２００２、表示部２００３等を含む。本願発明は表示部２００３やその他の信号制御回路に適用することができる。
【０１５３】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６で構成される。本願発明を表示部２１０２、音声入力部２１０３やその他の信号制御回路に適用することができる。
【０１５４】
図１１（Ｃ）は頭部取り付け型のディスプレイの一部（右片側）であり、本体２２０１、信号ケーブル２２０２、頭部固定バンド２２０３、表示部２２０４、光学系２２０５、表示装置２２０６等を含む。本願発明は表示装置２２０５やその他の信号制御回路に適用できる。
【０１５５】
図１１（Ｄ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２３０１、表示部２３０２、スピーカ部２３０３、記録媒体２３０４、操作スイッチ２３０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本願発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１５６】
図１１（Ｅ）はパーソナルコンピュータであり、本体２４０１、映像入力部２４０２、表示部２４０３、キーボード２４０４で構成される。本願発明を映像入力部２４０２、表示部２４０３やその他の信号制御回路に適用することができる。
【０１５７】
図１１（Ｆ）はゴーグル型ディスプレイであり、本体２５０１、表示部２５０２、アーム部２５０３で構成される。本願発明は表示部２５０２やその他の信号制御回路に適用することができる。
【０１５８】
図１２（Ａ）はフロント型プロジェクターであり、光源光学系及び表示装置７６０１、スクリーン７６０２で構成される。本願発明は表示装置に適用することができる。
【０１５９】
図１２（Ｂ）はリア型プロジェクターであり、本体７７０１、光源光学系及び表示装置７７０２、ミラー７７０３、ミラー７７０４、スクリーン７７０５で構成される。本願発明は表示装置に適用することができる。
【０１６０】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２の構造の一例を示した図である。光源光学系及び表示装置７６０１、７７０２は、光源光学系７８０１、ミラー７８０２、７８０４〜７８０６、ダイクロイックミラー７８０３、光学系７８０７、表示装置７８０８、位相差板７８０９、投射光学系７８１０で構成される。投射光学系７８１０は、投射レンズを備えた複数の光学レンズで構成される。この構成は、表示装置７８０８を三つ使用しているため三板式と呼ばれている。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等を設けてもよい。
【０１６１】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系７８０１の構造の一例を示した図である。本実施例では、光源光学系７８０１は、リフレクター７８１１、光源７８１２、レンズアレイ７８１３、７８１４、偏光変換素子７８１５、集光レンズ７８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であってこの構成に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等を設けてもよい。
【０１６２】
図１２（Ｃ）は三板式の例を示したが、図１３（Ａ）は単板式の一例を示した図である。図１３（Ａ）に示した光源光学系及び表示装置は、光源光学系７９０１、表示装置７９０２、投射光学系７９０３、位相差板７９０４で構成される。投射光学系７９０３は、投射レンズを備えた複数の光学レンズで構成される。図１３（Ａ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。また、光源光学系７９０１は図１２（Ｄ）に示した光源光学系を用いればよい。なお、表示装置７９０２にはカラーフィルター（図示しない）が設けられており、表示映像をカラー化している。
【０１６３】
また、図１３（Ｂ）に示した光源光学系及び表示装置は、図１３（Ａ）の応用例であり、カラーフィルターを設ける代わりに、ＲＧＢの回転カラーフィルター円板７９０５を用いて表示映像をカラー化している。図１３（Ｂ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。
【０１６４】
また、図１３（Ｃ）に示した光源光学系及び表示装置は、カラーフィルターレス単板式と呼ばれている。この方式は、表示装置７９１６にマイクロレンズアレイ７９１５を設け、ダイクロイックミラー（緑）７９１２、ダイクロイックミラー（赤）７９１３、ダイクロイックミラー（青）７９１４を用いて表示映像をカラー化している。投射光学系７９１７は、投射レンズを備えた複数の光学レンズで構成される。図１３（Ｃ）に示した光源光学系及び表示装置は図１２（Ａ）及び図１２（Ｂ）中における光源光学系及び表示装置７６０１、７７０２に適用できる。また、光源光学系７９１１としては、光源の他に結合レンズ、コリメータレンズを用いた光学系を用いればよい。
【０１６５】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、２、４のどのような組み合わせからなる構成を用いても実現することができる。
【０１６６】
（実施例４）
上述の本願発明のアクティブマトリクス型液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１６７】
等方相−コレステリック相−カイラルスメクティックＣ相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティックＣ相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図１４に示す。図１４に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図１４に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０１６８】
図１４に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本願発明のアクティブマトリクス型液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０１６９】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１７０】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶をアクティブマトリクス型液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１７１】
なお、このような無しきい値反強誘電性混合液晶を本願発明のアクティブマトリクス型液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【０１７２】
【発明の効果】
本願発明は上記構成によって、交流化駆動を行う際に、駆動回路の周波数を抑えつつ、観察者に視認されていた画面上のチラツキ、縦縞及び横縞を防止することが可能になる。そしてなおかつ交流化駆動によって液晶の劣化を抑えることができる。
【図面の簡単な説明】
【図１】 アクティブマトリクス型液晶表示装置の上面図、及び画素の配置を示す図。
【図２】 本願発明のフレーム反転駆動のタイミングチャート図。
【図３】 本願発明のフレーム反転駆動における画素の極性パターンを示す図。
【図４】 本願発明のソースライン反転駆動のタイミングチャート図。
【図５】 本願発明のソースライン反転駆動における画素の極性パターンを示す図。
【図６】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図７】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図８】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図９】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図１０】 アクティブマトリクス型液晶表示装置の作製行程を示す図。
【図１１】 本願発明を適用した電子機器の図。
【図１２】 本願発明を適用したプロジェクターの図。
【図１３】 本願発明を適用したプロジェクターの図。
【図１４】 無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の上面図、及び画素の配置を示す図。
【図１６】 交流化駆動における極性パターンを示す図。
【図１７】 従来のフレーム反転駆動のタイミングチャート図。
【符号の説明】
１０１ ソース信号線駆動回路
１０２ ゲート信号線駆動回路
１０３ 画素部
１０４ 画素
１０５ 画素ＴＦＴ
１０６ 画素電極
Claims (5)
- 複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数の画素ＴＦＴを介して、前記複数の画素電極に映像信号が入力されており、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さがランダムに異なっていることを特徴とする半導体表示装置の駆動方法。 - 複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して、
前記複数の画素電極に入力され、
前記複数の画素電極に入力される映像信号は、１フレーム期間ごとに前記対向電極の電位を基準として極性が反転しており、
１フレーム期間ごとにフレーム期間の長さがランダムに異なっていることを特徴とする半導体表示装置の駆動方法。 - 複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線のそれぞれに入力される映像信号の極性は、１フレーム期間中、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数のソース信号線のうち隣接しているソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さがランダムに異なっていることを特徴とする半導体表示装置の駆動方法。 - 複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
前記複数のソース信号線に入力される全ての映像信号の極性は、１ライン期間中、前記対向電極の電位を基準として同じ極性を有しており、
隣接しているライン期間において、前記複数のソース信号線に入力される映像信号の極性は、前記対向電極の電位を基準として互いに反転しており、
前記複数のソース信号線に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さがランダムに異なっていることを特徴とする半導体表示装置の駆動方法。 - 複数の画素ＴＦＴ及び複数の画素電極を含む複数の画素と、複数のソース信号線と、複数のゲート信号線と、対向電極と、前記複数の画素電極と前記対向電極の間に設けられた液晶とを有する半導体表示装置の駆動方法において、
前記複数のゲート信号線に入力される選択信号によって、前記複数の画素ＴＦＴのスイッチングが制御され、
前記複数のソース信号線に入力される映像信号は、前記複数の画素ＴＦＴを介して前記複数の画素電極に入力され、
１フレーム期間中において、前記複数の画素電極に入力される全ての映像信号は、前記対向電極の電位を基準として常に同じ極性を有しており、
前記複数の画素電極に入力される映像信号は、前記対向電極の電位を基準として、１フレーム期間ごとに極性が反転しており、
１フレーム期間ごとにフレーム期間の長さがランダムに異なっていることを特徴とする半導体表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35883399A JP4459351B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35883399A JP4459351B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001174786A JP2001174786A (ja) | 2001-06-29 |
| JP4459351B2 true JP4459351B2 (ja) | 2010-04-28 |
Family
ID=18461349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35883399A Expired - Fee Related JP4459351B2 (ja) | 1999-12-17 | 1999-12-17 | 半導体表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4459351B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005148606A (ja) * | 2003-11-19 | 2005-06-09 | Hitachi Displays Ltd | 液晶表示装置の駆動方法 |
| JP5037221B2 (ja) | 2007-05-18 | 2012-09-26 | 株式会社半導体エネルギー研究所 | 液晶表示装置及び電子機器 |
| JP2009058886A (ja) * | 2007-09-03 | 2009-03-19 | Seiko Epson Corp | 電気光学装置、その駆動方法およびプロジェクタ |
| JP2015108835A (ja) * | 2014-12-25 | 2015-06-11 | 株式会社半導体エネルギー研究所 | 液晶表示装置、表示モジュール及び電子機器 |
-
1999
- 1999-12-17 JP JP35883399A patent/JP4459351B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001174786A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5235205B2 (ja) | 半導体装置 | |
| US8669928B2 (en) | Display device | |
| JP2017146629A (ja) | 半導体装置の作製方法及び電子機器 | |
| US7190297B2 (en) | Digital driver and display device | |
| JP4485030B2 (ja) | Ｄ／ａ変換回路、半導体装置、及び電子機器 | |
| JP4801239B2 (ja) | 液晶表示装置 | |
| JP4459351B2 (ja) | 半導体表示装置の駆動方法 | |
| JP4801247B2 (ja) | 表示装置 | |
| JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2001092426A (ja) | 表示装置 | |
| JP4443675B2 (ja) | 装置の作製方法 | |
| JP4831869B2 (ja) | 伝送回路及び半導体装置 | |
| JP5291851B2 (ja) | 表示装置及び電子機器 | |
| JP2007193351A (ja) | 液晶表示装置及び電子機器 | |
| JP2001100712A (ja) | 表示装置 | |
| JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
| JP2001166753A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100210 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130219 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140219 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |