JP4050264B2 - 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 - Google Patents
液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 Download PDFInfo
- Publication number
- JP4050264B2 JP4050264B2 JP2004268547A JP2004268547A JP4050264B2 JP 4050264 B2 JP4050264 B2 JP 4050264B2 JP 2004268547 A JP2004268547 A JP 2004268547A JP 2004268547 A JP2004268547 A JP 2004268547A JP 4050264 B2 JP4050264 B2 JP 4050264B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity region
- video data
- semiconductor layer
- digital video
- concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
を有する液晶表示装置であって、
OCBモードによって表示を行い、
外部から入力されるmビットデジタルビデオデータのうち、nビットを電圧階調の情報として、かつ(m−n)ビットを時間階調の情報として(m、nは共に2以上の正数、かつm>n)用いることによって、電圧階調と時間階調とを同時に行うことを特徴とする液晶表示装置が提供される。
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
を有する液晶表示装置であって、
OCBモードによって表示を行い、
外部から入力されるmビットデジタルビデオデータのうち、nビットを電圧階調の情報として、かつ(m−n)ビットを時間階調の情報として(m、nは共に2以上の正数、かつm>n)用いることによって、電圧階調および時間階調を、それぞれ前、後、または相前後して行うことを特徴とする液晶表示装置が提供される。
また、本発明の液晶表示装置によると、
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
外部から入力されるmビットデジタルビデオデータをnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、
を有する液晶表示装置であって、
電圧階調と時間階調とを同時に行い、2m-n個のサブフレームによって1フレームの映像を形成することによって表示を行い、
前記2m-n個のサブフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置が提供される。
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
外部から入力されるmビットデジタルビデオデータをnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、
を有する液晶表示装置であって、
電圧階調と時間階調とを、それぞれ前、後、または相前後して行い、
前記2m-n個のサブフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置が提供される。
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
外部から入力されるmビットデジタルビデオデータをnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、
を有する液晶表示装置であって、
電圧階調と時間階調とを同時に行い、2m-n個のサブフレームによって1フレームの映像を形成することによって表示を行い、
前記2m-n個のサブフレームによって構成されるフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置が提供される。
複数の画素TFTがマトリクス状に配置されたアクティブマトリクス回路および前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバを有するアクティブマトリクス基板と、
対向電極を有する対向基板と、
外部から入力されるmビットデジタルビデオデータをnビットデジタルビデオデータに変換し、前記ソースドライバに前記nビットデジタルビデオデータを供給する回路と(m、nは共に2以上の正数、m>n)、
を有する液晶表示装置であって、
電圧階調と時間階調とを、それぞれ前、後、または相前後して行い、
前記2m-n個のサブフレームによって構成されるフレームの表示の開始時に液晶分子の配向をベンド配向にするための電圧を印加することを特徴とする液晶表示装置が提供される。
Tf=2m-n・Tsf
となり、(2m−(2m-n−1))通りの階調表示を行うことができる。
図14(A)において、基板7001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。
島状半導体層7004、7006及び配線を形成する領域の全面と、島状半導体層7005の一部(チャネル形成領域となる領域を含む)にレジストマスク7008〜7011を形成し、n型を付与する不純物元素を添加して低濃度不純物領域7012を形成した。この低濃度不純物領域7012は、後にCMOS回路のnチャネル型TFTに、ゲート絶縁膜を介してゲート電極と重なるLDD領域(本明細書中ではLov領域という。なお、ovとはoverlapの意味である。)を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるn型を付与する不純物元素の濃度を(n-)で表すこととする。従って、本明細書中では低濃度不純物領域7012をn-領域と言い換えることができる。
第1の導電膜7013を、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10〜100nmの厚さに形成した。第1の導電膜7013としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いることが望ましい。さらに、第1の導電膜7013上に第2の導電膜7014をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100〜400nmの厚さに形成した。例えば、Taを200nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜7013の下に導電膜7013、7014(特に導電膜7014)の酸化防止のためにシリコン膜を2〜20nm程度の厚さで形成しておくことは有効である。
レジストマスク7015〜7018を形成し、第1の導電膜と第2の導電膜(以下、積層膜として取り扱う)をエッチングして、pチャネル型TFTのゲート電極7019、ゲート配線7020、7021を形成した。なお、nチャネル型TFTとなる領域の上には全面を覆うように導電膜7022、7023を残した。
次に、レジストマスク7015〜7018は除去した後、レジストマスク7026〜7029を形成し、nチャネル型TFTのゲート電極7030、7031を形成した。このときゲート電極7030はn-領域7012とゲート絶縁膜を介して重なるように形成した。
次に、レジストマスク7026〜7029を除去し、レジストマスク7032〜7034を形成した。そして、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク7034はnチャネル型TFTのゲート電極7031を覆う形で形成した。これは、後の工程においてアクティブマトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。
次に、レジストマスク7032〜7034を除去し、アクティブマトリクス回路のnチャネル型TFTとなる島状半導体層7006にn型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域7040〜7043には前記n-領域と同程度かそれより少ない濃度(具体的には5×1016〜1×1018atoms/cm3)のリンが添加されるようにした。なお、ここで形成された不純物領域7040〜7043に含まれるn型を付与する不純物元素の濃度を(n--)で表すこととする。従って、本明細書中では不純物領域7040〜7043をn--領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域7067を除いて全ての不純物領域にn-の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。
次に、後に第1の層間絶縁膜の一部となる保護絶縁膜7044を形成した。保護絶縁膜7044は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100〜400nmとすれば良い。
活性化工程を終えたら、保護絶縁膜7044の上に0.5〜1.5μm厚の層間絶縁膜7045を形成した。前記保護絶縁膜7044と層間絶縁膜7045とでなる積層膜を第1の層間絶縁膜とした。
図17(A)において、基板6001には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。
島状半導体層6004、6006及び配線を形成する領域の全面と、島状半導体層6005の一部(チャネル形成領域となる領域を含む)にレジストマスク6008〜6011を形成し、n型を付与する不純物元素を添加して低濃度不純物領域6012、6013を形成した。この低濃度不純物領域6012、6013は、後にCMOS回路のnチャネル型TFTに、ゲート絶縁膜を介してゲート電極と重なるLDD領域(本明細書中ではLov領域という。なお、ovとはoverlapの意味である。)を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるn型を付与する不純物元素の濃度を(n-)で表すこととする。従って、本明細書中では低濃度不純物領域6012、6013をn-領域と言い換えることができる。
第1の導電膜6014を、タンタル(Ta)、チタン(Ti)、モリブデン(Mo)、タングステン(W)から選ばれた元素またはいずれかを主成分とする導電性材料で、10〜100nmの厚さに形成した。第1の導電膜6014としては、例えば窒化タンタル(TaN)や窒化タングステン(WN)を用いることが望ましい。さらに、第1の導電膜6014上に第2の導電膜6015をTa、Ti、Mo、Wから選ばれた元素またはいずれかを主成分とする導電性材料で、100〜400nmの厚さに形成した。例えば、Taを200nmの厚さに形成すれば良い。また、図示しないが、第1の導電膜6014の下に導電膜6014、6015(特に導電膜6015)の酸化防止のためにシリコン膜を2〜20nm程度の厚さで形成しておくことは有効である。
レジストマスク6016〜6019を形成し、第1の導電膜と第2の導電膜(以下、積層膜として取り扱う)をエッチングして、pチャネル型TFTのゲート電極6020、ゲート配線6021、6022を形成した。なお、nチャネル型TFTとなる領域の上には全面を覆うように導電膜6023、6024を残した。
次に、レジストマスク6016〜6019は除去した後、レジストマスク6027〜6030を形成し、nチャネル型TFTのゲート電極6031、6032を形成した。このときゲート電極6031はn-領域6012、6013とゲート絶縁膜を介して重なるように形成した。
次に、レジストマスク6027〜6030を除去し、レジストマスク6033〜6035を形成した。そして、nチャネル型TFTにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク6035はnチャネル型TFTのゲート電極6032を覆う形で形成した。これは、後の工程においてアクティブマトリクス回路のnチャネル型TFTに、ゲート電極と重ならないようにLDD領域を形成するためである。
次に、レジストマスク6033〜6035を除去し、アクティブマトリクス回路のnチャネル型TFTとなる島状半導体層6006にn型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域6041〜6044には前記n-領域と同程度かそれより少ない濃度(具体的には5×1016〜1×1018atoms/cm3)のリンが添加されるようにした。なお、ここで形成された不純物領域6041〜6044に含まれるn型を付与する不純物元素の濃度を(n--)で表すこととする。従って、本明細書中では不純物領域6041〜6044をn--領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域6068を除いて全ての不純物領域にn-の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。
次に、後に第1の層間絶縁膜の一部となる保護絶縁膜6045を形成した。保護絶縁膜6045は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は100〜400nmとすれば良い。
活性化工程を終えたら、保護絶縁膜6045の上に0.5〜1.5μm厚の層間絶縁膜6046を形成した。前記保護絶縁膜6045と層間絶縁膜6046とでなる積層膜を第1の層間絶縁膜とした。
101−1 アクティブマトリクス基板
101−1−1 ソースドライバ
101−1−2 ゲートドライバ
101−1−3 ゲートドライバ
101−1−4 アクティブマトリクス回路
101−2 対向基板
101−2−1 対向電極
102 デジタルビデオデータ時間階調処理回路
103 対向電極制御回路
Claims (14)
- 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第2のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第2のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極及び第2のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極及び前記第2のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第3のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第3のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第2のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第2のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
前記第1の半導体層と前記第2の半導体層は、結晶質ポリシリコン膜であり、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極及び第2のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極及び前記第2のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第3のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第3のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
前記第1の半導体層と前記第2の半導体層は、結晶質ポリシリコン膜であり、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第2のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第2のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
OCBモードで表示を行い、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極及び第2のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極及び前記第2のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第3のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第3のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
OCBモードで表示を行い、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第2のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第2のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
前記第1の半導体層と前記第2の半導体層は、結晶質ポリシリコン膜であり、
OCBモードで表示を行い、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 基板上の画素に第1の薄膜トランジスタが設けられ、
前記基板上のソースドライバ及びゲートドライバに第2の薄膜トランジスタが設けられ、
前記第1の薄膜トランジスタは、第1の半導体層と、前記第1の半導体層上に設けられた第1のゲート絶縁膜と、前記第1のゲート絶縁膜上に設けられた第1のゲート電極及び第2のゲート電極を有し、前記第1の半導体層は、第1のチャネル形成領域と、第1の不純物領域と、第2の不純物領域とを有し、前記第1の不純物領域が含む不純物元素の濃度は、前記第2の不純物領域が含む不純物元素の濃度よりも低く、前記第1の不純物領域は、前記第1のゲート電極及び前記第2のゲート電極と重ならないで設けられており、
前記第2の薄膜トランジスタは、第2の半導体層と、前記第2の半導体層上に設けられた第2のゲート絶縁膜と、前記第2のゲート絶縁膜上に設けられた第3のゲート電極を有し、前記第2の半導体層は、第2のチャネル形成領域と、第3の不純物領域と、第4の不純物領域とを有し、前記第3の不純物領域が含む不純物元素の濃度は、前記第4の不純物領域が含む不純物元素の濃度よりも低く、前記第3の不純物領域は、前記第3のゲート電極と一部重なって設けられており、
前記第1の薄膜トランジスタ、前記ソースドライバ、及び前記ゲートドライバは同一の前記基板上に一体に形成されており、
前記第1の半導体層と前記第2の半導体層は、結晶質ポリシリコン膜であり、
OCBモードで表示を行い、
バックライトにLEDを用いており、
対向電極が設けられた対向基板と、前記基板と前記対向基板の間の液晶と、外部から入力されるmビットの第1のデジタルビデオデータのうち、nビットのデジタルビデオデータを電圧階調で階調表示し、(m−n)ビットのデジタルビデオデータを時間階調で階調表示するための第2のデジタルビデオデータに変換する回路(m、nは共に2以上の正数、m>n)と、が設けられ、
前記ソースドライバは、前記第2のデジタルビデオデータをアナログビデオデータに変換する回路を有することを特徴とする液晶表示装置。 - 請求項1乃至請求項8のいずれか一項に記載の前記液晶表示装置を用いたディスプレイ。
- 請求項9において、前記ディスプレイは対角10インチ以上であることを特徴とするディスプレイ。
- 請求項9において、前記ディスプレイは対角30インチ以上であることを特徴とするディスプレイ。
- 請求項1乃至請求項8のいずれか一項に記載の前記液晶表示装置を用いたプロジェクター。
- 請求項1乃至請求項8のいずれか一項に記載の前記液晶表示装置を2個用いたゴーグル型ディスプレイ。
- 請求項1乃至請求項8のいずれか一項に記載の前記液晶表示装置を用いた携帯情報端末。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004268547A JP4050264B2 (ja) | 1999-03-26 | 2004-09-15 | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8466399 | 1999-03-26 | ||
JP2004268547A JP4050264B2 (ja) | 1999-03-26 | 2004-09-15 | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000081306A Division JP4236791B2 (ja) | 1999-03-26 | 2000-03-23 | 液晶表示装置、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005010807A JP2005010807A (ja) | 2005-01-13 |
JP4050264B2 true JP4050264B2 (ja) | 2008-02-20 |
Family
ID=34106034
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004268547A Expired - Fee Related JP4050264B2 (ja) | 1999-03-26 | 2004-09-15 | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4050264B2 (ja) |
-
2004
- 2004-09-15 JP JP2004268547A patent/JP4050264B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005010807A (ja) | 2005-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9704444B2 (en) | Liquid crystal display device | |
US7333082B2 (en) | Liquid crystal display device | |
JP6276355B2 (ja) | 表示装置、表示モジュール及び電子機器 | |
JP5409581B2 (ja) | 半導体装置の作製方法 | |
KR20020093576A (ko) | 화상 표시장치 및 그의 구동방법 | |
JP4236791B2 (ja) | 液晶表示装置、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ | |
JP4176385B2 (ja) | 画像表示装置 | |
JP3886698B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法、ディスプレイ、プロジェクター、ゴーグル型ディスプレイ、携帯情報端末及びコンピュータ | |
JP4646351B2 (ja) | 表示装置 | |
JP4801239B2 (ja) | 液晶表示装置 | |
JP4283281B2 (ja) | 液晶表示装置及び半導体装置 | |
JP4050264B2 (ja) | 液晶表示装置並びにそれを備えたディスプレイ、プロジェクター、ゴーグル型ディスプレイ、及び携帯情報端末 | |
JP2005031696A (ja) | 液晶表示装置及びその駆動方法 | |
JP2004355034A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061204 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070628 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070924 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |