JP5409581B2

JP5409581B2 - 半導体装置の作製方法

Info

Publication number: JP5409581B2
Application number: JP2010250856A
Authority: JP
Inventors: 舜平山崎; 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-03-18
Filing date: 2010-11-09
Publication date: 2014-02-05
Anticipated expiration: 2020-03-17
Also published as: US20060267908A1; EP1037192A3; CN1268730A; CN1662016A; US7714825B2; CN100531232C; CN1192346C; EP1037192A2; JP2011100133A; US20100220123A1; US8570263B2; US7193594B1

Description

本発明は、表示装置に関する。特に、電圧階調と時間階調との両方によって階調表示を行う表示装置に関する。

最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型表示装置、特にアクティブマトリクス型液晶表示装置の需要が高まってきたことによる。

アクティブマトリクス型表示装置は、マトリクス状に配置された数十〜数百万個もの画素領域にそれぞれ画素ＴＦＴが配置され、各画素ＴＦＴに接続された画素電極に出入りする電荷を画素ＴＦＴのスイッチング機能により制御するものである。

近年、画像の高精細化、高解像度化とともに、望ましくはフルカラー表示が行える多階調表示が求められている。

また、アクティブマトリクス型表示装置の中でも、表示装置の高精細化、高解像度化に伴い、高速駆動が可能なデジタル駆動方式のアクティブマトリクス型表示装置が注目されてきている。

デジタル駆動方式のアクティブマトリクス型表示装置には、外部から入力されるデジタルビデオデータをアナログデータ（階調電圧）に変換するＤ／Ａ変換回路（ＤＡＣ）が必要である。Ｄ／Ａ変換回路には、様々な種類のものが存在する。

デジタル駆動方式のアクティブマトリクス型表示装置の多階調表示能力は、このＤ／Ａ変換回路の能力、つまりＤ／Ａ変換回路が何ビットのデジタルビデオデータをアナログデータに変換することができるかに依存している。例えば、一般的に、２ビットのデジタルビデオデータを処理するＤ／Ａ変換回路を有する表示装置であれば、２²＝４階調表示を行うことができ、８ビットならば２⁸＝２５６階調表示を行うことができ、またｎビットならば２ⁿ階調表示を行うことができる。

しかし、Ｄ／Ａ変換回路の能力を上げるためには、Ｄ／Ａ変換回路の回路構成が複雑になり、かつレイアウト面積が大きくなる。最近では、Ｄ／Ａ変換回路をアクティブマトリクス回路と同一基板上にポリシリコンＴＦＴによって形成する表示装置が報告されてきている。しかし、この場合、Ｄ／Ａ変換回路の回路構成が複雑になると、Ｄ／Ａ変換回路の歩留まりが低下し、表示装置の歩留まりも低下してしまう。また、Ｄ／Ａ変換回路のレイアウト面積が大きくなると、小型の表示装置を実現することが困難になる。

そこで、本発明は上述の問題に鑑みてなされたものであり、多階調の表示を実現することのできるアクティブマトリクス型表示装置を提供するものである。

まず、図１を参照する。図１には、本発明の表示装置の概略構成図が示されている。１０１はデジタルドライバを有する表示パネルである。１０１−１はソースドライバであり、１０１−２および１０１−３はゲートドライバであり、１０１−４は複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路である。ソースドライバ１０１−１およびゲートドライバ１０１−２ならびに１０１−３は、アクティブマトリクス回路を駆動する。１０２はデジタルビデオデータ時間階調処理回路である。なお、本明細書においては、表示装置と表示パネルとを使い分けているが、デジタルビデオデータ時間階調処理回路を含む表示パネルを表示装置と呼ぶこともある。

デジタルビデオデータ時間階調処理回路１０２は、外部から入力されるｍビットデジタルビデオデータのうちｎビットのデジタルビデオデータを、ｎビットの電圧階調の為のデジタルビデオデータに変換する。ｍビットのデジタルビデオデータのうち（ｍ−ｎ）ビットの階調情報は、時間階調によって表現される。

デジタルビデオデータ時間階調処理回路１０２によって変換されたｎビットデジタルビデオデータは、表示パネル１０１に入力される。表示パネル１０１に入力されたｎビットデジタルビデオデータは、ソースドライバに入力され、ソースドライバ内のＤ／Ａ変換回路でアナログ階調データに変換され、各ソース信号線に供給される。

次に、本発明の表示装置の別の例を図２に示す。図２において、２０１はアナログドライバを有する表示パネルである。２０１−１はソースドライバであり、２０１−２および２０１−３はゲートドライバであり、２０１−４は複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路である。ソースドライバ２０１−１およびゲートドライバ２０１−２ならびに２０１−３は、アクティブマトリクス回路を駆動する。２０２はＡ／Ｄ変換回路であり、外部から供給されるアナログビデオデータをｍビットデジタルビデオデータに変換する。２０３はデジタルビデオデータ時間階調処理回路である。デジタルビデオデータ時間階調処理回路２０３は、入力されるｍビットデジタルビデオデータのうちｎビットのデジタルビデオデータを、ｎビットの電圧階調の為のデジタルビデオデータに変換する。入力されるｍビットのデジタルビデオデータのうち（ｍ−ｎ）ビットの階調情報は、時間階調によって表現される。デジタルビデオデータ時間階調処理回路２０３によって変換されたｎビットデジタルビデオデータは、Ｄ／Ａ変換回路２０４に入力され、アナログビデオデータに変換される。Ｄ／Ａ変換回路２０４によって変換されたアナログビデオデータは、表示パネル２０１に入力される。表示パネル２０１に入力されたアナログビデオデータは、ソースドライバに入力され、ソースドライバ内のサンプリング回路によってサンプリングされ、各ソース信号線に供給される。

以下に本発明の構成を述べる。

本発明によると、複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、を有する表示装置であって、外部から入力されるｍビットデジタルビデオデータのうち、ｎビットを電圧階調の情報として、かつ（ｍ−ｎ）ビットを時間階調の情報として（ｍ、ｎは共に２以上の正数、かつｍ＞ｎ）用いることによって、電圧階調と時間階調とを同時に行うことを特徴とする表示装置が提供される。

本発明によると、複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、外部から入力されるｍビットデジタルビデオデータをｎビットデジタルビデオデータに変換し、前記ソースドライバに前記ｎビットデジタルビデオデータを供給する回路と（ｍ、ｎは共に２以上の正数、ｍ＞ｎ）、を有する表示装置であって、電圧階調と時間階調とを同時に行い、２^m-n個のサブフレームによって１フレームの映像を形成することによって表示を行うことを特徴とする表示装置が提供される。

本発明によると、複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、を有する表示装置であって、外部から入力されるｍビットデジタルビデオデータのうち、ｎビットを電圧階調の情報として、かつ（ｍ−ｎ）ビットを時間階調の情報として（ｍ、ｎは共に２以上の正数、かつｍ＞ｎ）用いることによって、電圧階調と時間階調とを同時に行い、（２^m−（２^m-n−１））通りの表示階調を得ることを特徴とする表示装置が提供される。

本発明によると、複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路と、前記アクティブマトリクス回路を駆動するソースドライバおよびゲートドライバと、外部から入力されるｍビットデジタルビデオデータをｎビットデジタルビデオデータに変換し、前記ソースドライバに前記ｎビットデジタルビデオデータを供給する回路と（ｍ、ｎは共に２以上の正数、ｍ＞ｎ）、を有する表示装置であって、電圧階調と時間階調とを同時に行い、２^m-n個のサブフレームによって１フレームの映像を形成し、（２^m−（２^m-n−１））通りの表示階調を得ることを特徴とする表示装置が提供される。

前記表示装置には、Ｖ字型の電気光学特性を示す無しきい値反強誘電性混合液晶が用いられてもよい。

前記ｍは８、前記ｎは２であるようにしてもよい。

前記ｍは１２、前記ｎは４であるようにしてもよい。

本発明の表示装置によると、Ｄ／Ａ変換回路の能力以上の多階調表示をおこなうことができる。よって、小型の表示装置を実現することが可能となる。

本発明の表示装置の概略構成図である。本発明の表示装置の概略構成図である。本発明の表示装置のある実施形態の概略構成図である。本発明の表示装置のある実施形態のアクティブマトリクス回路、ソースドライバおよびゲートドライバの回路構成図である。本発明の表示装置のある実施形態の階調表示レベルを示す図である。本発明の表示装置のある実施形態の駆動タイミングチャートを示す図である。本発明の表示装置のある実施形態の駆動タイミングチャートを示す図である。本発明の表示装置のある実施形態の駆動タイミングチャートを示す図である。本発明の表示装置のある実施形態の概略構成図である。本発明の表示装置のある実施形態の概略構成図である。本発明の表示装置のある実施形態の概略構成図である。本発明の表示装置のある実施形態のアクティブマトリクス回路、ソースドライバおよびゲートドライバの回路構成図である。本発明の表示装置のある実施形態の駆動タイミングチャートを示す図である。本発明の表示装置のある実施形態の駆動タイミングチャートを示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。本発明の表示装置の作製工程例を示す図である。無しきい値反強誘電性混合液晶の印加電圧−透過率特性を示すグラフである。本発明の表示装置を用いた３板式プロジェクタの概略構成図である。本発明の表示装置を用いた３板式プロジェクタの概略構成図である。本発明の表示装置を用いた単板式プロジェクタの概略構成図である。本発明の表示装置を用いたフロントプロジェクタおよびリアプロジェクタの概略構成図である。本発明の表示装置を用いたゴーグル型ディスプレイの概略構成図である。フィールドシーケンシャル駆動のタイミングチャートである。本発明の表示装置を用いたノートブック型パーソナルコンピュータの概略構成図である。本発明の表示装置を用いた電子機器の例である。本発明の表示装置を用いた電子機器の例である。ＥＬ表示装置の上面構造および断面構造を示す図である。ＥＬ表示装置の上面構造および断面構造を示す図である。ＥＬ表示装置の断面構造を示す図である。ＥＬ表示装置の上面構造および回路構造を示す図である。ＥＬ表示装置の断面構成を示す図である。ＥＬ表示装置の画素部の回路構成を示す図である。

以下に本発明の表示装置を実施形態をもって説明する。ただし、本発明の表示装置は、以下の実施形態に限定されるわけではない。

（実施形態１）
本実施形態の表示装置の概略構成図を図３に示す。本実施形態においては、説明の簡略のため、外部から５ビットデジタルビデオデータが供給される表示装置を例にとる。

３０１はデジタルドライバを有する表示パネルである。３０１−１はソースドライバであり、３０１−２および３０１−３はゲートドライバであり、３０１−４は複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路である。

デジタルビデオデータ時間階調処理回路３０２は、外部から入力される５ビットデジタルビデオデータのうち２ビットのデジタルビデオデータを、２ビットの電圧階調の為のデジタルビデオデータに変換する。５ビットのデジタルビデオデータのうち３ビットの階調情報は、時間階調によって表現される。

デジタルビデオデータ時間階調処理回路３０２によって変換された後の２ビットデジタルビデオデータは、表示パネル３０１に入力される。表示パネル３０１に入力された２ビットデジタルビデオデータは、ソースドライバに入力され、ソースドライバ内のＤ／Ａ変換回路（図示せず）でアナログ階調データに変換され、各ソース信号線に供給される。なお、本実施形態の表示パネルに内蔵されるＤ／Ａ変換回路は、２ビットのデジタルビデオデータをアナログ階調電圧に変換する。

ここで、本実施形態の表示装置に表示媒体として液晶を用いた場合について説エ魅する。表示パネル３０１の回路回路構成、特にアクティブマトリクス回路３０１−４について、図４を用いて説明する。

アクティブマトリクス回路３０１−４は、（ｘ×ｙ）個の画素を有している。
それぞれの画素には、説明の便宜上、Ｐ1,1、Ｐ2,1、・・・、Ｐy,x等の符号が付けられている。また、それぞれの画素は、画素ＴＦＴ３０１−４−１、保持容量３０１−４−３を有している。また、ソースドライバ３０１−１、ゲートドライバ３０１−２ならびに３０１−３、およびアクティブマトリクス回路３０１−４が形成されているアクティブマトリクス基板と対向基板との間には、液晶が挟まれている。液晶３０１−４−２は、各画素に対応する液晶を模式的に示したものである。

本実施形態のデジタルドライバ表示パネルは、１ライン分の画素（例えば、Ｐ1,1、Ｐ1,2、・・・、Ｐ1,x）を同時に駆動する、いわゆる線順次駆動を行う。
言い換えると、１ライン分の画素に同時にアナログ階調電圧を書き込む。全ての画素（Ｐ1,1〜Ｐy,x）にアナログ階調電圧を書き込むのに要する時間を１フレーム期間（Ｔf）と呼ぶことにする。また、本実施形態では、１フレーム期間（Ｔf）を８分割した期間をサブフレーム期間（Ｔsf）と呼ぶことにする。さらに、１ライン分の画素（例えば、Ｐ1,1、Ｐ1,2、・・・、Ｐ1,x）にアナログ階調電圧を書き込むのに要する時間を１サブフレームライン期間（Ｔsfl）と呼ぶことにする。

本実施形態の表示装置の階調表示について説明する。本実施形態の表示装置に外部から供給されるデジタルビデオデータは５ビットであり、３２階調の情報を有している。ここで、図５を参照する。図５には、本実施形態の表示装置の表示階調レベルが示されている。電圧レベルＶLはＤ／Ａ変換回路に入力される最低の電圧レベルであり、また、電圧レベルＶHはＤ／Ａ変換回路に入力される最高の電圧レベルである。

本実施形態においては、２ビット、つまり４階調の電圧レベルを実現するために、電圧レベルＶHと電圧レベルＶLとの間をほぼ等電圧レベルに４分割し、その電圧レベルのステップをαとした。なお、α＝（ＶH−ＶL）／４である。よって、本実施形態のＤ／Ａ変換回路が出力する電圧階調レベルは、デジタルビデオデータのアドレスが（００）の時はＶLとなり、デジタルビデオデータのアドレスが（０１）の時はＶL＋αとなり、デジタルビデオデータのアドレスが（１０）
の時はＶL＋２αとなり、デジタルビデオデータのアドレスが（１１）の時はＶL＋３αとなる。

本実施形態のＤ／Ａ変換回路が出力できる電圧階調レベルは、上述の様にＶL、（ＶL＋α）、（ＶL＋２α）、および（ＶL＋３α）の４通りである。そこで、本発明においては、時間階調表示を組合わせることによって、表示装置の表示階調レベルの数を上げることができる。本実施形態においては、５ビットデジタルビデオデータのうちの３ビット分の情報を時間階調表示に用いることによって、電圧レベルのステップαをほぼ８等分した電圧階調レベルに相当する表示階調レベルを実現することができる。つまり、本実施例の表示装置は、ＶL、（ＶL＋α／８）、（ＶL＋２α／８）、（ＶL＋３α／８）、（ＶL＋４α／８）、（ＶL＋５α／８）、（ＶL＋６α／８）、（ＶL＋７α／８）、（ＶL＋α）、（ＶL＋９α／８）、（ＶL＋１０α／８）、（ＶL＋１１α／８）、（ＶL＋１２α／８）、（ＶL＋１３α／８）、（ＶL＋１４α／８）、（ＶL＋１５α／８）、（ＶL＋２α）、（ＶL＋１７α／８）、（ＶL＋１８α／８）、（ＶL＋１９α／８）、（ＶL＋２０α／８）、（ＶL＋２１α／８）、（ＶL＋２２α／８）、（ＶL＋２３α／８）、（ＶL＋３α）
の電圧階調レベルに相当する表示階調レベルを実現することができる。

ここで、外部から入力される５ビットデジタルビデオデータアドレスと、時間階調処理後デジタルビデオデータアドレスおよびそれに対応する電圧階調レベルと、時間階調を組み合わせた表示階調レベルとの対応を下記の表１および表２に示す。

本実施形態の表示装置は、１フレーム期間Ｔｆを８個のサブフレーム期間（1st Ｔsf、2nd Ｔsf、3rd Ｔsf、4th Ｔsf、5th Ｔsf、6th Ｔsf、7th Ｔsfおよび8th Ｔsf）に分割して表示を行っている。さらに、本実施形態の表示装置は、線順次駆動を行うので、各画素は１サブフレームライン期間（Ｔsfl）の間、階調電圧が書き込まれる。よって、各サブフレーム期間（1st Ｔsf、2nd Ｔsf、3rd Ｔsf、4th Ｔsf、5th Ｔsf、6th Ｔsf、7th Ｔsfおよび8th Ｔsf）に対応する各サブフレームライン期間（1st Ｔsfl、2nd Ｔsfl、3rd Ｔsfl、4th Ｔsfl、5th Ｔsfl、6th Ｔsfl、7th Ｔsflおよび8th Ｔsfl）に、時間階調処理後の２ビットデジタルビデオデータのアドレスがＤ／Ａ変換回路に入力され、Ｄ／Ａ変換回路から階調電圧が出力される。８個のサブフレームライン期間（1st Ｔsfl、2nd Ｔsfl、3rd Ｔsfl、4th Ｔsfl、5th Ｔsfl、6th Ｔsfl、7th Ｔsflおよび8th Ｔsfl）に書き込まれる階調電圧によって８個のサブフレームの表示が高速に行われ、結果として、１フレームの表示階調が各サブフレームライン期間の階調電圧レベルの総和を時間平均したものになる。このようにして、電圧階調と時間階調とを同時に行う。

なお、表１および表２に示すように、本実施例においては、５ビットデジタルビデオデータのアドレスが（１１０００）〜（１１１１１）までは同じ階調電圧レベル（ＶL＋３α）が出力される。

よって、本実施形態の表示装置においては、２ビットデジタルビデオデータを扱うＤ／Ａ変換回路をした場合でも、２⁵−７＝２５階調の階調レベルの表示を行うことができる。

なお、各サブフレームライン期間（1st Ｔsfl、2nd Ｔsfl、3rd Ｔsfl、4th Ｔsfl、5th Ｔsfl、6th Ｔsfl、7th Ｔsflおよび8th Ｔsfl）に書き込まれるデジタルビデオデータのアドレス（または階調電圧レベル）は、表１および表２以外の組合わせによっても設定され得る。例えば、表１および表２においては、デジタルビデオデータアドレスが（００１００）の時には、第５サブフレームライン期間（5th Ｔsfl）、第６サブフレームライン期間（6th Ｔsfl）、第７サブフレームライン期間（7th Ｔsfl）、および第８サブフレームライン期間（8th Ｔsfl）に、（ＶL＋α）の階調電圧が書き込まれるように示されているが、本発明を実現するためには、この組合わせに限定されるわけではない。つまり、デジタルビデオデータアドレスが（００１００）の時には、第１サブフレームライン期間〜第８サブフレームライン期間の８個のサブフレーム期間のうち、計４個のサブフレーム期間に（ＶL＋α）の階調電圧が書き込まれるようにすればよく、どのサブフレーム期間に（ＶL＋α）の階調電圧が書き込まれるようにするかは自由に設定できる。

図６および図７には、本実施例の表示装置の駆動タイミングチャートが示されている。図６および図７には、画素Ｐ1,1〜画素Ｐy,1が例にとって示されている。なお、図面の都合上、図６および図７の２図を用いて説明している。

画素Ｐ1,1を例にとって説明すると、画素Ｐ1,1には、各サブフレームライン期間（1st Ｔsfl、2nd Ｔsfl、3rd Ｔsfl、4th Ｔsfl、5th Ｔsfl、6th Ｔsfl、7th Ｔsflおよび8th Ｔsfl）に、それぞれデジタルビデオデータ1,1-1、1,1-2、1,1-3、1,1-4、1,1-5、1,1-6、1,1-7、および1,1-8がＤ／Ａ変換回路によってアナログ階調電圧に変換され書き込まれる。これらのデジタルビデオデータ1,1-1、1,1-2、1,1-3、1,1-4、1,1-5、1,1-6、1,1-7、および1,1-8は、５ビットのデジタルビデオデータを時間階調処理した３ビットデジタルビデオデータである。このようなデ動作が、全ての画素について行われる。

ここで、図８を参照する。図８は、ある画素（例えば、画素Ｐ1,1）に書き込まれる階調電圧レベルと、サブフレーム期間およびフレーム期間との関係の例を示したものである。

まず、１フレーム期間目に着目すると、第１のサブフレームライン期間（1st Ｔsfl）には（ＶL＋α）の階調電圧が書き込まれ、第１のサブフレーム期間（1st Ｔsf）には階調電圧（ＶL＋α）に対応した階調表示が行われる。第２サブフレームライン期間（2nd Ｔsfl）には（ＶL＋α）の階調電圧が書き込まれ、第２のサブフレーム期間（2nd Ｔsf）には階調電圧（ＶL＋α）に対応した階調表示が行われる。第３のサブフレームライン期間（3rd Ｔsfl）には（ＶL＋２α）の階調電圧が書き込まれ、第３のサブフレーム期間（3rd Ｔsf）には階調電圧（ＶL＋２α）に対応した階調表示が行われる。第４のサブフレームライン期間（1st Ｔsfl）には（ＶL＋α）の階調電圧が書き込まれ、第４のサブフレーム期間（4th Ｔsf）には階調電圧（ＶL＋α）に対応した階調表示が行われる。第５のサブフレームライン期間（5th Ｔsfl）には（ＶL＋α）の階調電圧が書き込まれ、第５のサブフレーム期間（5th Ｔsf）には階調電圧（ＶL＋α）に対応した階調表示が行われる。第６のサブフレームライン期間（6th Ｔsfl）には（ＶL＋２α）
の階調電圧が書き込まれ、第６のサブフレーム期間（6th Ｔsf）には階調電圧（ＶL＋２α）に対応した階調表示が行われる。第７のサブフレームライン期間（7th Ｔsfl）には（ＶL＋α）の階調電圧が書き込まれ、第７のサブフレーム期間（7th Ｔsf）には階調電圧（ＶL＋α）に対応した階調表示が行われる。第８のサブフレームライン期間（8th Ｔsfl）には（ＶL＋２α）の階調電圧が書き込まれ、第８のサブフレーム期間（8th Ｔsf）には階調電圧（ＶL＋２α）に対応した階調表示が行われる。よって、１フレーム目の階調表示レベルは、（ＶL＋１１α／８）の階調電圧レベルに対応した階調表示となる。

次に、２フレーム期間目に着目する。第１のサブフレームライン期間（1st Ｔsfl）には（ＶL＋３α）の階調電圧が書き込まれ、第１のサブフレーム期間（1st Ｔsf）には階調電圧（ＶL＋３α）に対応した階調表示が行われる。第２サブフレームライン期間（2nd Ｔsfl）には（ＶL＋２α）の階調電圧が書き込まれ、第２のサブフレーム期間（2nd Ｔsf）には階調電圧（ＶL＋２α）に対応した階調表示が行われる。第３のサブフレームライン期間（3rd Ｔsfl）には（ＶL＋３α）の階調電圧が書き込まれ、第３のサブフレーム期間（3rd Ｔsf）には階調電圧（ＶL＋３α）に対応した階調表示が行われる。第４のサブフレームライン期間（1st Ｔsfl）には（ＶL＋３α）の階調電圧が書き込まれ、第４のサブフレーム期間（4th Ｔsf）には階調電圧（ＶL＋３α）に対応した階調表示が行われる。第５のサブフレームライン期間（5th Ｔsfl）には（ＶL＋３α）の階調電圧が書き込まれ、第５のサブフレーム期間（5th Ｔsf）には階調電圧（ＶL＋３α）
に対応した階調表示が行われる。第６のサブフレームライン期間（6th Ｔsfl）
には（ＶL＋２α）の階調電圧が書き込まれ、第６のサブフレーム期間（6th Ｔsf）には階調電圧（ＶL＋２α）に対応した階調表示が行われる。第７のサブフレームライン期間（7th Ｔsfl）には（ＶL＋３α）の階調電圧が書き込まれ、第７のサブフレーム期間（7th Ｔsf）には階調電圧（ＶL＋３α）に対応した階調表示が行われる。第８のサブフレームライン期間（8th Ｔsfl）には（ＶL＋３α）
の階調電圧が書き込まれ、第８のサブフレーム期間（8th Ｔsf）には階調電圧（ＶL＋３α）に対応した階調表示が行われる。よって、２フレーム目の階調表示レベルは、（ＶL＋２２α／８）の階調電圧レベルに対応した階調表示となる。

なお、本実施例においては、４階調の電圧レベルを実現するために、電圧レベルＶHと電圧レベルＶLとの間をほぼ等電圧レベルに分割し、その電圧レベルのステップをαとしたが、電圧レベルＶHと電圧レベルＶLとの間を等電圧レベルに分割せず任意に設定した場合でも、本発明の効果はある。

また、本実施形態においては、表示パネルのＤ／Ａ変換回路に電圧レベルＶHと電圧レベルＶLとを入力し階調電圧レベルを実現できるようにしたが、３以上の電圧レベルの入力によって階調電圧レベルを実現するようにすることもできる。

また、本実施例においては、各サブフレームライン期間に書き込まれる階調電圧レベルを表１および表２のように設定したが、既述したように、表1および表２に限定されるわけではない。

また、本実施例においては、外部から入力される５ビットデジタルビデオデータのうち２ビットのデジタルビデオデータを、２ビットの電圧階調の為のデジタルビデオデータに変換し、５ビットのデジタルビデオデータのうち３ビットの階調情報は、時間階調によって表現されるようにした。ここで、一般に、外部からｍビットのデジタルビデオデータが時間階調処理回路によって、ｎビットデジタルビデオデータが、階調電圧の為のデジタルビデオデータに変換され、（ｍ−ｎ）ビットの階調情報は、時間階調によって表現される場合を考える。なお、ｍ、ｎは共に２以上の整数であり、ｍ＞ｎとする。

この場合、フレーム期間（Ｔf）とサブフレーム期間（Ｔsf）との関係は、Ｔf＝２^m-n・Ｔsfとなり、（２^m−（２^m-n−１））通りの階調表示を行うことができる。

なお、本実施形態においては、ｍ＝５かつｎ＝２の場合を例にとって説明したが、これらの場合に限定されるわけではないことは、言うまでもない。ｍ＝１２かつｎ＝４であってもよい。また、ｍ＝８かつｎ＝２であってもよい。また、ｍ＝８かつｎ＝６であってもよい。また、ｍ＝１０かつｎ＝２であってもよいし、その他の場合であってもよい。

また、電圧階調および時間階調を、それぞれ前、後、または相前後して行うようにしてもよい。

（実施形態２）
本実施形態においては、８ビットデジタルビデオデータが入力される表示装置について説明する。図９を参照する。図９には、本実施例の表示装置の概略構成図が示されている。８０１はデジタルドライバを有する表示装置である。８０１−１ならびに８０１−２はソースドライバであり、８０１−３はゲートドライバであり、８０１−４は複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路であり、８０１−５はデジタルビデオデータ時間階調処理回路である。図に示すように、本実施形態においては、デジタルビデオデータ時間階調処理回路が表示パネル内に一体形成されている。

デジタルビデオデータ時間階調処理回路８０１−５は、外部から入力される８ビットデジタルビデオデータのうち６ビットのデジタルビデオデータを、６ビットの電圧階調の為のデジタルビデオデータに変換する。８ビットのデジタルビデオデータのうち２ビットの階調情報は、時間階調によって表現される。

デジタルビデオデータ時間階調処理回路８０１−５によって変換された６ビットデジタルビデオデータは、ソースドライバ８０１−１および８０１−２に入力され、ソースドライバ内のＤ／Ａ変換回路（図示せず）でアナログ階調電圧に変換され、各ソース信号線に供給される。なお、本実施形態の表示装置に内蔵されるＤ／Ａ変換回路は、６ビットのデジタルビデオデータをアナログ階調電圧に変換する。

なお、本実施形態の表示装置においては、ソースドライバ８０１−１ならびに８０１−２、ゲートドライバ８０１−３、アクティブマトリクス回路８０１−４、およびデジタルビデオデータ時間階調処理回路８０１−５が同一基板上に一体形成されている。

ここで、図１０を参照する。図１０には、本実施形態の表示装置の回路構成がより詳しく示されている。ソースドライバ８０１−１は、シフトレジスタ回路８０１−１−１、ラッチ回路１（８０１−１−２）、ラッチ回路２（８０１−１−３）、Ｄ／Ａ変換回路（８０１−１−４）を有している。その他、バッファ回路やレベルシフタ回路（いずれも図示せず）を有している。また、説明の便宜上、Ｄ／Ａ変換回路８０１−１−４にはレベルシフタ回路が含まれている。

ソースドライバ８０１−２は、ソースドライバ８０１−１と同じ構成を有する。なお、ソースドライバ８０１−１は、奇数番目のソース信号線に画像信号（階調電圧）を供給し、ソースドライバは、偶数番目のソース信号線に画像信号を供給するようになっている。

なお、本実施例のアクティブマトリクス型表示装置においては、回路レイアウトの都合上、アクティブマトリクス回路の上下を挟むように２つのソースドライバ８０１−１および８０１−２を設けたが、回路レイアウト上、可能であれば、ソースドライバを１つだけ設けるようにしても良い。

また、８０１−３はゲートドライバであり、シフトレジスタ回路、バッファ回路、レベルシフタ回路等（いずれも図示せず）を有している。

アクティブマトリクス回路８０１−４は、１９２０×１０８０（横×縦）の画素を有している。各画素の構成は、上記実施形態１で説明したものと同様である。

本実施形態の表示装置は、６ビットデジタルビデオデータを扱うＤ／Ａ変換回路８０１−１−４を有している。また、外部から供給される８ビットデジタルビデオデータのうち２ビット分の情報を時間階調を行うために用いる。なお、時間階調については、上述の実施形態１と同様に考えられる。

よって、本実施形態の表示装置は、２⁸−３＝２５３通りの階調表示を行うことができる。

（実施形態３）
図１１を参照する。１００１はアナログドライバを有する表示パネルである。
１００１−１はソースドライバであり、１００１−２および１００１−３はゲートドライバであり、１００１−４は複数の画素ＴＦＴがマトリクス状に配置されたアクティブマトリクス回路である。

デジタルビデオデータ時間階調処理回路１００２は、外部から入力される５ビットデジタルビデオデータのうち２ビットのデジタルビデオデータを、２ビットの電圧階調の為のデジタルビデオデータに変換する。５ビットのデジタルビデオデータのうち３ビットの階調情報は、時間階調によって表現される。

デジタルビデオデータ時間階調処理回路１００２によって変換された２ビットデジタルビデオデータは、Ｄ／Ａ変換回路１００３に入力され、アナログビデオデータに変換される。おして、このアナログビデオデータは、表示パネル１００１に入力される。

ここで、本実施形態の表示装置に表示媒体として液晶を用いた場合について説明する。表示パネル１００１の回路構成、特にアクティブマトリクス回路１００１−４について、図１２を用いて説明する。

アクティブマトリクス回路１００１−４は、（ｘ×ｙ）個の画素を有している。それぞれの画素には、説明の便宜上、Ｐ1,1、Ｐ2,1、・・・、Ｐy,x等の符号が付けられている。また、それぞれの画素は、画素ＴＦＴ１００１−４−１、保持容量１００１−４−３を有している。また、ソースドライバ１００１−１、ゲートドライバ１００１−２ならびに１００１−３、およびアクティブマトリクス回路１００１−４が形成されているアクティブマトリクス基板と対向基板との間には、液晶が挟まれている。液晶１００１−４−２は、各画素に対応する液晶を模式的に示したものである。

本実施形態のアナログドライバ表示パネルは、１つの画素を順に駆動する、いわゆる点順次駆動を行う。全ての画素（Ｐ1,1〜Ｐy,x）にアナログ階調電圧を書き込むのに要する時間を１フレーム期間（Ｔf）と呼ぶことにする。また、１フレーム期間（Ｔf）を８分割した期間をサブフレーム期間（Ｔsf）と呼ぶことにする。さらに、１つ分の画素（例えば、Ｐ1,1、Ｐ1,2、・・・、Ｐ1,x）にアナログ階調電圧を書き込むのに要する時間を１サブフレームドット期間（Ｔsfd）
と呼ぶことにする。

本実施形態の表示装置の階調表示について説明する。本実施形態の表示装置に外部から供給されるデジタルビデオデータは、５ビットであり、３２階調の情報を有している。なお、本実施例の表示装置の表示階調レベルは、実施形態１で説明した図５に示したものと同様であるので、図５を参照する。

図１３および図１４には、本実施例の表示装置の駆動タイミングチャートが示されている。図１３および図１４には、説明の便宜上、画素Ｐ1,1、Ｐ1,2、Ｐ1,3、および画素Ｐy,xが例にとって示されている。なお、図面の都合上、図１３および図１４の２図を用いて説明している。

画素Ｐ1,1を例にとって説明すると、画素Ｐ1,1には、各サブフレームドット期間（1st Ｔsfd、2nd Ｔsfd、3rd Ｔsfd、4th Ｔsfd、5th Ｔsfd、6th Ｔsfd、7th Ｔsfd、および8th Ｔsfd）に、それぞれ、デジタルビデオデータ1,1-1、1,1-2、1,1-3、1,1-4、1,1-5、1,1-6、1,1-7、および1,1-8がＤ／Ａ変換回路によってアナログビデオデータに変換され書き込まれる。

他の全ての画素についても同様に、各サブフレームドット期間に対応したアナログビデオデータが書き込まれる。

よって、本実施形態の表示装置においても、上述の実施形態１と同様、２５階調の階調表示が行える。

なお、本実施形態の表示装置に外部からアナログビデオデータが入力される場合には、入力されるアナログビデオデータをデジタルビデオデータ変換し、デジタルビデオデータ時間階調処理回路１００２に入力するようにすれば良い。

また、本実施形態においても、一般に、外部からｍビットのデジタルビデオデータが時間階調処理回路によって、ｎビットデジタルビデオデータが、階調電圧の為のデジタルビデオデータに変換され、（ｍ−ｎ）ビットの階調情報は、時間階調によって表現される場合を考える。なお、ｍ、ｎは共に２以上の整数であり、ｍ＞ｎとする。

なお、本実施形態のような点順次走査を行う場合には、画素へ左から右に画像信号を書き込むだけでなく、右から左に書き込むこともできる。また、画素へランダムに書き込むこともできる。また、画素１つおき、２つおき、または３つおきに書き込むこともできる。

（実施形態４）
本実施形態では、本発明の表示装置の作製方法について説明する。ここでは、アクティブマトリクス回路とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。

〔島状半導体層、ゲート絶縁膜形成の工程：図１５（Ａ）〕図１５（Ａ）において、基板７００１には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

そして、基板７００１のＴＦＴが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜７００２をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成した。例えば下地膜７００２として、窒化シリコン膜７００２を２５〜１００ｎｍ、ここでは５０ｎｍの厚さに、酸化シリコン膜７００３を５０〜３００ｎｍ、ここでは１５０ｎｍの厚さとした２層構造で形成すると良い。下地膜７００２は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

次に下地膜７００２の上に２０〜１００ｎｍの厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。

非晶質シリコン膜から結晶質シリコン膜を形成する工程は、公知のレーザー結晶化技術または熱結晶化の技術を用いれば良い。また、シリコンの結晶化を助長する触媒元素を用いて熱結晶化の方法で結晶質シリコン膜を作製しても良い。その他に、微結晶シリコン膜を用いても良いし、結晶質シリコン膜を直接堆積成膜しても良い。さらに、単結晶シリコンを基板上に貼りあわせるＳＯＩ（Silicon On Insulators）の公知技術を使用して結晶質シリコン膜を形成しても良い。

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島状半導体層７００４〜７００６を形成した。結晶質シリコン膜のｎチャネル型ＴＦＴが作製される領域には、しきい値電圧を制御するため、あらかじめ１×１０¹⁵〜５×１０¹⁷ｃｍ^-3程度の濃度でボロン（Ｂ）を添加しておいても良い。

次に、島状半導体層７００４〜７００６を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜７００７を形成した。ゲート絶縁膜７００７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。
例えば、プラズマＣＶＤ法でＮ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜を７５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、８００〜１０００℃で熱酸化して１１５ｎｍのゲート絶縁膜としても良い。（図１５（Ａ））

〔ｎ^-領域の形成：図１５（Ｂ）〕島状半導体層７００４、７００６及び配線を形成する領域の全面と、島状半導体層７００５の一部（チャネル形成領域となる領域を含む）にレジストマスク７００８〜７０１１を形成し、ｎ型を付与する不純物元素を添加して低濃度不純物領域７０１２を形成した。この低濃度不純物領域７０１２は、後にＣＭＯＳ回路のｎチャネル型ＴＦＴに、ゲート絶縁膜を介してゲート電極と重なるＬＤＤ領域（本明細書中ではＬov領域という。なお、ovとはoverlapの意味である。）を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ^-）で表すこととする。従って、本明細書中では低濃度不純物領域７０１２をｎ^-領域と言い換えることができる。

ここではフォスフィン（ＰＨ₃）を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜７００７を通してその下の半導体層にリンを添加した。添加するリン濃度は、５×１０¹⁷〜５×１０¹⁸atoms/cm³の範囲にするのが好ましく、ここでは１×１０¹⁸atoms/cm³とした。

その後、レジストマスク７００８〜７０１１を除去し、窒素雰囲気中で４００〜９００℃、好ましくは５５０〜８００℃で１〜１２時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

〔ゲート電極用および配線用導電膜の形成：図１５（Ｃ）〕第１の導電膜７０１３を、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素またはいずれかを主成分とする導電性材料で、１０〜１００ｎｍの厚さに形成した。第１の導電膜７０１３としては、例えば窒化タンタル（ＴａＮ）や窒化タングステン（ＷＮ）を用いることが望ましい。さらに、第１の導電膜７０１３上に第２の導電膜７０１４をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素またはいずれかを主成分とする導電性材料で、１００〜４００ｎｍの厚さに形成した。例えば、Ｔａを２００ｎｍの厚さに形成すれば良い。また、図示しないが、第１の導電膜７０１３の下に導電膜７０１３、７０１４（特に導電膜７０１４）の酸化防止のためにシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。

〔ｐ−ｃｈゲート電極、配線電極の形成とｐ⁺領域の形成：図１６（Ａ）〕レジストマスク７０１５〜７０１８を形成し、第１の導電膜と第２の導電膜（以下、積層膜として取り扱う）をエッチングして、ｐチャネル型ＴＦＴのゲート電極７０１９、ゲート配線７０２０、７０２１を形成した。なお、ｎチャネル型ＴＦＴとなる領域の上には全面を覆うように導電膜７０２２、７０２３を残した。

そして、レジストマスク７０１５〜７０１８をそのまま残してマスクとし、ｐチャネル型ＴＦＴが形成される半導体層７００４の一部に、ｐ型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン（Ｂ₂Ｈ₆）を用いてイオンドープ法（勿論、イオンインプランテーション法でも良い）で添加した。ここでは５×１０²⁰〜３×１０²¹atoms/cm³の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるｐ型を付与する不純物元素の濃度を（ｐ⁺⁺）で表すこととする。従って、本明細書中では不純物領域７０２４、７０２５をｐ⁺⁺領域と言い換えることができる。

なお、この工程において、レジストマスク７０１５〜７０１８を使用してゲート絶縁膜７００７をエッチング除去して、島状半導体層７００４の一部を露出させた後、ｐ型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

〔ｎ―ｃｈゲート電極の形成：図１６（Ｂ）〕次に、レジストマスク７０１５〜７０１８は除去した後、レジストマスク７０２６〜７０２９を形成し、ｎチャネル型ＴＦＴのゲート電極７０３０、７０３１を形成した。このときゲート電極７０３０はｎ^-領域７０１２とゲート絶縁膜を介して重なるように形成した。

〔ｎ⁺領域の形成：図１６（Ｃ）〕次に、レジストマスク７０２６〜７０２９を除去し、レジストマスク７０３２〜７０３４を形成した。そして、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク７０３４はｎチャネル型ＴＦＴのゲート電極７０３１を覆う形で形成した。これは、後の工程においてアクティブマトリクス回路のｎチャネル型ＴＦＴに、ゲート電極と重ならないようにＬＤＤ領域を形成するためである。

そして、ｎ型を付与する不純物元素を添加して不純物領域７０３５〜７０３９を形成した。ここでも、フォスフィン（ＰＨ₃）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０²⁰〜１×１０²¹atoms/cm³とした。なお、ここで形成された不純物領域７０３７〜７０３９に含まれるｎ型を付与する不純物元素の濃度を（ｎ⁺）で表すこととする。従って、本明細書中では不純物領域７０３７〜７０３９をｎ⁺領域と言い換えることができる。また、不純物領域７０３５、７０３６は既にｎ^-領域が形成されていたので、厳密には不純物領域７０３７〜７０３９よりも若干高い濃度でリンを含む。

なお、この工程において、レジストマスク７０３２〜７０３４およびゲート電極７０３０をマスクとしてゲート絶縁膜７００７をエッチングし、島状半導体膜７００５、７００６の一部を露出させた後、ｎ型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

〔ｎ^--領域の形成：図１７（Ａ）〕次に、レジストマスク７０３２〜７０３４を除去し、アクティブマトリクス回路のｎチャネル型ＴＦＴとなる島状半導体層７００６にｎ型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域７０４０〜７０４３には前記ｎ^-領域と同程度かそれより少ない濃度（具体的には５×１０¹⁶〜１×１０¹⁸atoms/cm³）のリンが添加されるようにした。なお、ここで形成された不純物領域７０４０〜７０４３に含まれるｎ型を付与する不純物元素の濃度を（ｎ^--）で表すこととする。従って、本明細書中では不純物領域７０４０〜７０４３をｎ^--領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域７０６７を除いて全ての不純物領域にｎ^-の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

〔熱活性化の工程：図１７（Ｂ）〕次に、後に第１の層間絶縁膜の一部となる保護絶縁膜７０４４を形成した。保護絶縁膜７０４４は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。

その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは４００〜５５０℃、ここでは４５０℃、２時間の熱処理を行った。

さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。

〔層間絶縁膜、ソース／ドレイン電極、遮光膜、画素電極、保持容量の形成：図１７（Ｃ）〕活性化工程を終えたら、保護絶縁膜７０４４の上に０．５〜１．５μm厚の層間絶縁膜７０４５を形成した。前記保護絶縁膜７０４４と層間絶縁膜７０４５とでなる積層膜を第１の層間絶縁膜とした。

その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極７０４６〜７０４８と、ドレイン電極７０４９、７０５０を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。

次に、パッシベーション膜７０５１として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜７０５１に開口部を形成しておいても良い。

その後、有機樹脂からなる第２の層間絶縁膜７０５２を約１μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。

次に、アクティブマトリクス回路となる領域において、第２の層間絶縁膜７０５２上に遮光膜７０５３を形成した。遮光膜７０５３はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素またはいずれかを主成分とする膜で１００〜３００ｎｍの厚さに形成した。そして、遮光膜７０５３の表面に陽極酸化法またはプラズマ酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの酸化膜７０５４を形成した。ここでは遮光膜７０５３としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、酸化膜７０５４として酸化アルミニウム膜（アルミナ膜）を用いた。

なお、ここでは遮光膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。

次に、第２の層間絶縁膜７０５２にドレイン電極７０５０に達するコンタクトホールを形成し、画素電極７０５５を形成した。なお、画素電極７０５６、７０５７はそれぞれ隣接する別の画素の画素電極である。画素電極７０５５〜７０５７は、透過型表示装置とする場合には透明導電膜を用い、反射型の表示装置とする場合には金属膜を用いれば良い。ここでは透過型の表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。

また、この時、画素電極７０５５と遮光膜７０５３とが酸化膜７０５４を介して重なった領域７０５８が保持容量を形成した。

こうして同一基板上に、ドライバー回路となるＣＭＯＳ回路とアクティブマトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路となるＣＭＯＳ回路にはｐチャネル型ＴＦＴ７０８１、ｎチャネル型ＴＦＴ７０８２が形成され、アクティブマトリクス回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ７０８３が形成された。

ＣＭＯＳ回路のｐチャネル型ＴＦＴ７０８１には、チャネル形成領域７０６１、ソース領域７０６２、ドレイン領域７０６３がそれぞれｐ⁺領域で形成された。また、ｎチャネル型ＴＦＴ７０８２には、チャネル形成領域７０６４、ソース領域７０６５、ドレイン領域７０６６、ゲート絶縁膜を介してゲート電極と重なったＬＤＤ領域（以下、Ｌov領域という。なお、ovとはoverlapの意である。）
７０６７が形成された。この時、ソース領域７０６５、ドレイン領域７０６６はそれぞれ（ｎ^-＋ｎ⁺）領域で形成され、Ｌov領域７０６７はｎ^-領域で形成された。

また、画素ＴＦＴ７０８３には、チャネル形成領域７０６８、７０６９、ソース領域７０７０、ドレイン領域７０７１、ゲート絶縁膜を介してゲート電極と重ならないＬＤＤ領域（以下、Ｌoff領域という。なお、offとはoffsetの意である。）７０７２〜７０７５、Ｌoff領域７０７３、７０７４に接したｎ⁺領域７０７６が形成された。この時、ソース領域７０７０、ドレイン領域７０７１はそれぞれｎ⁺領域で形成され、Ｌoff領域７０７２〜７０７５はｎ^--領域で形成された。

本発明は、アクティブマトリクス回路およびドライバー回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができた。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と低オフ電流動作を重視したＴＦＴ構造とを実現した。

例えば、ｎチャネル型ＴＦＴ７０８２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。また、ｎチャネル型ＴＦＴ７０８３は低オフ電流動作を重視したアクティブマトリクス回路、サンプリング回路（サンプルホールド回路）
に適している。

また、チャネル長３〜７μｍに対してＬov領域の長さ（幅）は０．５〜３．０μｍ、代表的には１．０〜１．５μｍとすれば良い。また、画素ＴＦＴ７０８３に設けられるＬoff領域７０７２〜７０７５の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。

以上の工程を経てアクティブマトリクス基板が完成する。

次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、表示装置を作製する工程を説明する。

図１７（Ｃ）の状態のアクティブマトリクス基板に配向膜（図示せず）を形成する。本実施形態では、配向膜にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板、透明導電膜から成る対向電極、配向膜（いずれも図示せず）とで構成される。

なお、本実施形態では、配向膜にはポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施した。なお、本実施形態では、配向膜に比較的大きなプレチル角を持つようなポリイミドを用いた。

次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（いずれも図示せず）などを介して貼り合わせる。その後、両基板の間に液晶を注入し、封止剤（いずれも図示せず）によって完全に封止する。本実施形態では、液晶にネマチック液晶を用いた。

よって、表示装置が完成する。

なお、本実施形態で説明した非晶質シリコン膜の結晶化の方法の代わりに、レーザー光（代表的にはエキシマレーザー光）によって、非晶質シリコン膜の結晶化を行ってもよい。

また、多結晶シリコン膜を用いる代わりに、スマートカット、ＳＩＭＯＸ、エルトラン等のＳＯＩ構造（ＳＯＩ基板）を用いて他のプロセスを行ってもよい。

（実施形態５）
本実施形態では、本発明の表示装置の別の作製方法について説明する。ここでは、アクティブマトリクス回路とその周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について説明する。

〔島状半導体層、ゲート絶縁膜形成の工程：図１８（Ａ）〕図１８（Ａ）において、基板６００１には、無アルカリガラス基板や石英基板を使用することが望ましい。その他にもシリコン基板や金属基板の表面に絶縁膜を形成したものを基板としても良い。

そして、基板６００１のＴＦＴが形成される表面には、酸化シリコン膜、窒化シリコン膜、または窒化酸化シリコン膜からなる下地膜６００２をプラズマＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに形成した。例えば下地膜６００２として、窒化シリコン膜６００２を２５〜１００ｎｍ、ここでは５０ｎｍの厚さに、酸化シリコン膜６００３を５０〜３００ｎｍ、ここでは１５０ｎｍの厚さとした２層構造で形成すると良い。下地膜６００２は基板からの不純物汚染を防ぐために設けられるものであり、石英基板を用いた場合には必ずしも設けなくても良い。

次に下地膜６００２の上に２０〜１００ｎｍの厚さの、非晶質シリコン膜を公知の成膜法で形成した。非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で数時間加熱して脱水素処理を行い、含有水素量を５atom％以下として、結晶化の工程を行うことが望ましい。また、非晶質シリコン膜をスパッタ法や蒸着法などの他の作製方法で形成しても良いが、膜中に含まれる酸素、窒素などの不純物元素を十分低減させておくことが望ましい。ここでは、下地膜と非晶質シリコン膜とは、同じ成膜法で形成することが可能であるので両者を連続形成しても良い。下地膜を形成後、一旦大気雰囲気にさらされないようにすることで表面の汚染を防ぐことが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。

こうして形成された結晶質シリコン膜の不要な部分をエッチング除去して、島状半導体層６００４〜６００６を形成した。結晶質シリコン膜のｎチャネル型ＴＦＴが作製される領域には、しきい値電圧を制御するため、あらかじめ１×１０¹⁵〜５×１０¹⁷ｃｍ^-3程度の濃度でボロン（Ｂ）を添加しておいても良い。

次に、島状半導体層６００４〜６００６を覆って、酸化シリコンまたは窒化シリコンを主成分とするゲート絶縁膜６００７を形成した。ゲート絶縁膜６００７は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれば良い。
例えば、プラズマＣＶＤ法でＮ₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜を７５ｎｍ形成し、その後、酸素雰囲気中または酸素と塩酸の混合雰囲気中、８００〜１０００℃で熱酸化して１１５ｎｍのゲート絶縁膜としても良い。（図１８（Ａ））

〔ｎ^-領域の形成：図１８（Ｂ）〕島状半導体層６００４、６００６及び配線を形成する領域の全面と、島状半導体層６００５の一部（チャネル形成領域となる領域を含む）にレジストマスク６００８〜６０１１を形成し、ｎ型を付与する不純物元素を添加して低濃度不純物領域６０１２、６０１３を形成した。この低濃度不純物領域６０１２、６０１３は、後にＣＭＯＳ回路のｎチャネル型ＴＦＴに、ゲート絶縁膜を介してゲート電極と重なるＬＤＤ領域（本明細書中ではＬov領域という。なお、ovとはoverlapの意味である。）を形成するための不純物領域である。なお、ここで形成された低濃度不純物領域に含まれるｎ型を付与する不純物元素の濃度を（ｎ^-）で表すこととする。従って、本明細書中では低濃度不純物領域６０１２、６０１３をｎ^-領域と言い換えることができる。

ここではフォスフィン（ＰＨ₃）を質量分離しないでプラズマ励起したイオンドープ法でリンを添加した。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート絶縁膜６００７を通してその下の半導体層にリンを添加した。添加するリン濃度は、５×１０¹⁷〜５×１０¹⁸atoms/cm³の範囲にするのが好ましく、ここでは１×１０¹⁸atoms/cm³とした。

その後、レジストマスク６００８〜６０１１を除去し、窒素雰囲気中で４００〜９００℃、好ましくは５５０〜８００℃で１〜１２時間の熱処理を行ない、この工程で添加されたリンを活性化する工程を行なった。

〔ゲート電極用および配線用導電膜の形成：図１８（Ｃ）〕第１の導電膜６０１４を、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素またはいずれかを主成分とする導電性材料で、１０〜１００ｎｍの厚さに形成した。第１の導電膜６０１４としては、例えば窒化タンタル（ＴａＮ）や窒化タングステン（ＷＮ）を用いることが望ましい。さらに、第１の導電膜６０１４上に第２の導電膜６０１５をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素またはいずれかを主成分とする導電性材料で、１００〜４００ｎｍの厚さに形成した。例えば、Ｔａを２００ｎｍの厚さに形成すれば良い。また、図示しないが、第１の導電膜６０１４の下に導電膜６０１４、６０１５（特に導電膜６０１５）の酸化防止のためにシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。

〔ｐ−ｃｈゲート電極、配線電極の形成とｐ⁺領域の形成：図１９（Ａ）〕レジストマスク６０１６〜６０１９を形成し、第１の導電膜と第２の導電膜（以下、積層膜として取り扱う）をエッチングして、ｐチャネル型ＴＦＴのゲート電極６０２０、ゲート配線６０２１、６０２２を形成した。なお、ｎチャネル型ＴＦＴとなる領域の上には全面を覆うように導電膜６０２３、６０２４を残した。

そして、レジストマスク６０１６〜６０１９をそのまま残してマスクとし、ｐチャネル型ＴＦＴが形成される半導体層６００４の一部に、ｐ型を付与する不純物元素を添加する工程を行った。ここではボロンをその不純物元素として、ジボラン（Ｂ₂Ｈ₆）を用いてイオンドープ法（勿論、イオンインプランテーション法でも良い）で添加した。ここでは５×１０²⁰〜３×１０²¹atoms/cm³の濃度にボロンを添加した。なお、ここで形成された不純物領域に含まれるｐ型を付与する不純物元素の濃度を（ｐ⁺⁺）で表すこととする。従って、本明細書中では不純物領域６０２５、６０２６をｐ⁺⁺領域と言い換えることができる。

なお、この工程において、レジストマスク６０１６〜６０１９を使用してゲート絶縁膜６００７をエッチング除去して、島状半導体層６００４の一部を露出させた後、ｐ型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

〔ｎ―ｃｈゲート電極の形成：図１９（Ｂ）〕次に、レジストマスク６０１６〜６０１９は除去した後、レジストマスク６０２７〜６０３０を形成し、ｎチャネル型ＴＦＴのゲート電極６０３１、６０３２を形成した。このときゲート電極６０３１はｎ^-領域６０１２、６０１３とゲート絶縁膜を介して重なるように形成した。

〔ｎ⁺領域の形成：図１９（Ｃ）〕次に、レジストマスク６０２７〜６０３０を除去し、レジストマスク６０３３〜６０３５を形成した。そして、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域を形成する工程を行なった。レジストマスク６０３５はｎチャネル型ＴＦＴのゲート電極６０３２を覆う形で形成した。これは、後の工程においてアクティブマトリクス回路のｎチャネル型ＴＦＴに、ゲート電極と重ならないようにＬＤＤ領域を形成するためである。

そして、ｎ型を付与する不純物元素を添加して不純物領域６０３６〜６０４０を形成した。ここでも、フォスフィン（ＰＨ₃）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０²⁰〜１×１０²¹atoms/cm³とした。なお、ここで形成された不純物領域６０３８〜６０４０に含まれるｎ型を付与する不純物元素の濃度を（ｎ⁺）で表すこととする。従って、本明細書中では不純物領域６０３８〜６０４０をｎ⁺領域と言い換えることができる。また、不純物領域６０３６、６０３７は既にｎ^-領域が形成されていたので、厳密には不純物領域６０３８〜６０４０よりも若干高い濃度でリンを含む。

なお、この工程において、レジストマスク６０３３〜６０３５およびゲート電極６０３１をマスクとしてゲート絶縁膜６００７をエッチングし、島状半導体膜６００５、６００６の一部を露出させた後、ｎ型を付与する不純物元素を添加する工程を行っても良い。その場合、加速電圧が低くて済むため、島状半導体膜に与えるダメージも少ないし、スループットも向上する。

〔ｎ^--領域の形成：図２０（Ａ）〕次に、レジストマスク６０３３〜６０３５を除去し、アクティブマトリクス回路のｎチャネル型ＴＦＴとなる島状半導体層６００６にｎ型を付与する不純物元素を添加する工程を行った。こうして形成された不純物領域６０４１〜６０４４には前記ｎ^-領域と同程度かそれより少ない濃度（具体的には５×１０¹⁶〜１×１０¹⁸atoms/cm³）のリンが添加されるようにした。なお、ここで形成された不純物領域６０４１〜６０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ^--）で表すこととする。従って、本明細書中では不純物領域６０４１〜６０４４をｎ^--領域と言い換えることができる。また、この工程ではゲート電極で隠された不純物領域６０６８を除いて全ての不純物領域にｎ^-の濃度でリンが添加されているが、非常に低濃度であるため無視して差し支えない。

〔熱活性化の工程：図２０（Ｂ）〕次に、後に第１の層間絶縁膜の一部となる保護絶縁膜６０４５を形成した。保護絶縁膜６０４５は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。

〔層間絶縁膜、ソース／ドレイン電極、遮光膜、画素電極、保持容量の形成：図２０（Ｃ）〕活性化工程を終えたら、保護絶縁膜６０４５の上に０．５〜１．５μm厚の層間絶縁膜６０４６を形成した。前記保護絶縁膜６０４５と層間絶縁膜６０４６とでなる積層膜を第１の層間絶縁膜とした。

その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース電極６０４７〜６０４９と、ドレイン電極６０５０、６０５１を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。

次に、パッシベーション膜６０５２として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン電極を接続するためのコンタクトホールを形成する位置において、パッシベーション膜６０５２に開口部を形成しておいても良い。

その後、有機樹脂からなる第２の層間絶縁膜６０５３を約１μmの厚さに形成した。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。

次に、アクティブマトリクス回路となる領域において、第２の層間絶縁膜６０５３上に遮光膜６０５４を形成した。遮光膜６０５４はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素またはいずれかを主成分とする膜で１００〜３００ｎｍの厚さに形成した。そして、遮光膜６０５４の表面に陽極酸化法またはプラズマ酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの酸化膜６０５５を形成した。ここでは遮光膜６０５５としてアルミニウム膜またはアルミニウムを主成分とする膜を用い、酸化膜６０５５として酸化アルミニウム膜（アルミナ膜）を用いた。

次に、第２の層間絶縁膜６０５３にドレイン電極６０５１に達するコンタクトホールを形成し、画素電極６０５６を形成した。なお、画素電極６０５７、６０５８はそれぞれ隣接する別の画素の画素電極である。画素電極６０５６〜６０５８は、透過型表示装置とする場合には透明導電膜を用い、反射型の表示装置とする場合には金属膜を用いれば良い。ここでは透過型の表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。

また、この時、画素電極６０５６と遮光膜６０５４とが酸化膜６０５５を介して重なった領域６０５９が保持容量を形成した。

こうして同一基板上に、ドライバー回路となるＣＭＯＳ回路とアクティブマトリクス回路とを有したアクティブマトリクス基板が完成した。なお、ドライバー回路となるＣＭＯＳ回路にはｐチャネル型ＴＦＴ６０８１、ｎチャネル型ＴＦＴ６０８２が形成され、アクティブマトリクス回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ６０８３が形成された。

ＣＭＯＳ回路のｐチャネル型ＴＦＴ６０８１には、チャネル形成領域６０６２、ソース領域６０６３、ドレイン領域６０６４がそれぞれｐ⁺領域で形成された。また、ｎチャネル型ＴＦＴ６０８２には、チャネル形成領域６０６５、ソース領域６０６６、ドレイン領域６０６７、ゲート絶縁膜を介してゲート電極と重なったＬＤＤ領域（以下、Ｌov領域という。なお、ovとはoverlapの意である。）
６０６８が形成された。この時、ソース領域６０６６、ドレイン領域６０６７はそれぞれ（ｎ^-＋ｎ⁺）領域で形成され、Ｌov領域６０６８はｎ^-領域で形成された。

また、画素ＴＦＴ６０８３には、チャネル形成領域６０７０、６０７１、ソース領域６０７２、ドレイン領域６０７３、ゲート絶縁膜を介してゲート電極と重ならないＬＤＤ領域（以下、Ｌoff領域という。なお、offとはoffsetの意である。）６０７４〜６０７７、Ｌoff領域６０７５、６０７６に接したｎ⁺領域６０７８が形成された。この時、ソース領域６０７２、ドレイン領域６０７３はそれぞれｎ⁺領域で形成され、Ｌoff領域６０７４〜６０７７はｎ^--領域で形成された。

例えば、アクティブマトリクス型表示装置の場合、ｎチャネル型ＴＦＴ６０８２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などのロジック回路に適している。また、ｎチャネル型ＴＦＴ６０８３は低オフ電流動作を重視したアクティブマトリクス回路、サンプリング回路（サンプルホールド回路）に適している。

また、チャネル長３〜７μｍに対してＬov領域の長さ（幅）は０．５〜３．０μｍ、代表的には１．０〜１．５μｍとすれば良い。また、画素ＴＦＴ６０８３に設けられるＬoff領域６０７３〜６０７６の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。

以上の工程によって作製されたアクティブマトリクス基板をもとに、表示装置を作製する。作製工程例については、実施形態５を参照されたい。

（実施形態６）
図２１は、本発明の表示装置のアクティブマトリクス基板の別の構成の例である。８００１はｐチャネル型ＴＦＴ、８００２はｎチャネル型ＴＦＴ、８００３はｎチャネル型ＴＦＴ、８００４はｎチャネル型ＴＦＴである。８００１、８００２、および８００３はドライバの回路部を構成し、８００４はアクティブマトリクス回路部を構成している。

８００５〜８０１３は、アクティブマトリクス回路を構成する画素ＴＦＴの半導体層である。８００５、８００９および８０１３はｎ⁺領域、８００６、８００８、８０１０および８０１２はｎ^--領域、８００７および８０１１はチャネル形成領域である。８０１４は絶縁膜のキャップ層であり、チャネル形成領域にオフセット部を形成するために設けられる。

なお、本実施形態については、本出願人の特許出願である、特願平１１−６７８０９号を参照することができる。

（実施形態７）
上述の本発明の表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。

ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。

ここで、いわゆるＶ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図２２に示す。図２２に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、表示装置の入射側の偏光板の透過軸は、表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。

図２２に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。

このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、表示装置の低消費電力化および高信頼性が実現できる。

また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、表示装置の低消費電力化および高信頼性が実現できる。

よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。

また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。

なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、表示装置の低消費電力が実現される。

なお、図２２に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の表示装置の表示媒体として用いることができる。

（実施形態８）
上述の本発明の表示装置は、図２３に示すような３板式のプロジェクタに用いることができる。

図２３において、２４０１は白色光源、２４０２〜２４０５はダイクロイックミラー、２４０６ならびに２４０７は全反射ミラー、２４０８〜２４１０は本発明の表示装置、および２４１１は投影レンズである。

（実施形態９）
また、上述の本発明の表示装置は、図２４に示すような３板式のプロジェクタに用いることもできる。

図２４において、２５０１は白色光源、２５０２ならびに２５０３はダイクロイックミラー、２５０４〜２５０６は全反射ミラー、２５０７〜２５０９は本発明の表示装置、および２５１０はダイクロイックプリズム、および２５１１は投影レンズである。

（実施形態１０）
また、上述の実施形態１〜３で説明した本発明の表示装置は、図２５に示すような単板式のプロジェクタに用いることもできる。

図２５において、２６０１はランプとリフレクターとから成る白色光源である。２６０２、２６０３、および２６０４は、ダイクロイックミラーであり、それぞれ青、赤、緑の波長領域の光を選択的に反射する。２６０５はマイクロレンズアレイであり、複数のマイクロレンズによって構成されている。２６０６は本発明の表示装置である。２６０７はフィールドレンズ、２６０８は投影レンズ、２６０９はスクリーンである。

（実施形態１１）
上記実施形態８〜１０のプロジェクターは、その投影方法によってリアプロジェクターとフロントプロジェクターとがある。

図２６（Ａ）はフロント型プロジェクタ−であり、本体１０００１、本発明の表示装置１０００２、光源１０００３、光学系１０００４、スクリーン１０００５で構成されている。なお、図２６（Ａ）には、表示装置を１つ組み込んだフロントプロジェクターが示されているが、表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んことによって、より高解像度・高精細のフロント型プロジェクタを実現することができる。

図２６（Ｂ）はリア型プロジェクターであり、１０００６は本体、１０００７は表示装置であり、１０００８は光源であり、１０００９はリフレクター、１００１０はスクリーンである。なお、図２６（Ｂ）には、アクティブマトリクス型半導体表示装置を３個（Ｒ、Ｇ、Ｂの光にそれぞれ対応させる）組み込んだリア型プロジェクタが示されている。

（実施形態１２）
本実施形態では、本発明の表示装置をゴーグル型ディスプレイに用いた例を示す。

図２７を参照する。２８０１はゴーグル型ディスプレイ本体である。２８０２−Ｒならびに２８０２−Ｌは本発明の表示装置であり、２８０３−Ｒならびに２８０３−ＬはＬＥＤバックライトであり、２８０４−Ｒならびに２８０４−Ｌは光学素子である。

（実施形態１３）
本実施形態においては、本発明の表示装置のバックライトにＬＥＤを用いて、フィールドシーケンシャル駆動を行うものである。

図２８に示すフィールドシーケンシャル駆動方法のタイミングチャートには、画像信号書き込みの開始信号（Ｖsync信号）、赤（Ｒ）、緑（Ｇ）ならびに青（Ｂ）のＬＥＤの点灯タイミング信号（Ｒ、ＧならびにＢ）、およびビデオ信号（ＶＩＤＥＯ）が示されている。Ｔfはフレーム期間である。また、ＴR、ＴG、ＴBは、それぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）のＬＥＤ点灯期間である。

表示装置に供給される画像信号、例えばＲ1は、外部から入力される赤に対応する元のビデオデータが時間軸方向に１／３に圧縮された信号である。また、表示パネルに供給される画像信号、例えばＧ1は、外部から入力される緑に対応する元のビデオデータが時間軸方向に１／３に圧縮された信号である。また、表示パネルに供給される画像信号、例えばＢ1は、外部から入力される青に対応する元のビデオデータが時間軸方向に１／３に圧縮された信号である。

フィールドシーケンシャル駆動方法においては、ＬＥＤ点灯期間ＴR期間、ＴG期間およびＴB期間に、それぞれＲ、Ｇ、ＢのＬＥＤが順に点灯する。赤のＬＥＤの点灯期間（ＴR）には、赤に対応したビデオ信号（Ｒ1）が表示パネルに供給され、表示パネルに赤の画像１画面分が書き込まれる。また、緑のＬＥＤの点灯期間（ＴG）には、緑に対応したビデオデータ（Ｇ1）が表示パネルに供給され、表示パネルに緑の画像１画面分が書き込まれる。また、青のＬＥＤの点灯期間（ＴB）には、青に対応したビデオデータ（Ｂ1）が表示装置に供給され、表示装置に青の画像１画面分が書き込まれる。これらの３回の画像の書き込みにより、１フレームが形成される。

（実施形態１４）
本実施形態においては、本発明の表示装置をノートブック型パーソナルコンピュータに用いた例を図２９に示す。

３００１はノートブック型パーソナルコンピュータ本体であり、３００２は本発明の表示装置である。また、バックライトにはＬＥＤが用いられている。なお、バックライトに従来のように陰極管を用いても良い。

（実施形態１５）
本発明の表示装置には他に様々な用途がある。本実施形態では、本発明の表示装置を組み込んだ半導体装置について説明する。

このような半導体装置には、ビデオカメラ、スチルカメラ、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話など）などが挙げられる。それらの一例を図３０に示す。

図３０（Ａ）は携帯電話であり、本体１１００１、音声出力部１１００２、音声入力部１１００３、本発明の表示装置１１００４、操作スイッチ１１００５、アンテナ１１００６で構成される。

図３０（Ｂ）はビデオカメラであり、本体１２００１、本発明の表示装置１２００２、音声入力部１２００３、操作スイッチ１２００４、バッテリー１２００５、受像部１２０１２で構成される。

図３０（Ｃ）はモバイルコンピュータであり、本体１３００１、カメラ部１３００２、受像部１３００３、操作スイッチ１３００４、本発明の表示装置１３００５で構成される。

図３０（Ｄ）は携帯書籍（電子書籍）であり、本体１４００１、本発明の表示装置１４００２、１４００３、記憶媒体１４００４、操作スイッチ１４００５、アンテナ１４００６で構成される。

図３１（Ａ）はパーソナルコンピュータであり、本体２６０１、映像入力部２６０２、表示部２６０３、キーボード２６０４等を含む。本発明の表示装置は表示部２６０３に用いることができる。

図３１（Ｂ）は電子遊戯機器（ゲーム機器）であり、本体２７０１、記録媒体２７０２、表示部２７０３およびコントローラー２７０４を含む。この電子遊戯機器から出力された音声や映像は筐体２７０５および表示部２７０６を含む表示ディスプレイにて再生される。コントローラー２７０４と本体２７０１との間の通信手段または電子遊戯機器と表示ディスプレイとの間の通信手段は、有線通信、無線通信もしくは光通信が使える。本実施例では赤外線をセンサ部２７０７、２７０８で検知する構成となっている。本発明の表示装置は表示部２７０３に用いることができる。

図３１（Ｃ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤー（画像再生装置）であり、本体１２８０１、表示部１２８０２、スピーカ部１２８０３、記録媒体１２８０４及び操作スイッチ１２８０５を含む。なお、この画像再生装置は記録媒体としてＤＶＤ（ＤｉｇｔｉａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明の表示装置は表示部１２８０２に用いることができる。

図３１（Ｄ）はデジタルカメラであり、本体２９０１、表示部２９０２、接眼部２９０３、操作スイッチ２９０４、受像部（図示せず）を含む。本発明の表示装置は表示部２９０２に用いることができる。

（実施形態１６）
本実施形態では、本発明の表示装置としてＥＬ（エレクトロルミネッセンス）
表示装置を作製した例について説明する。

図３２（Ａ）は本実施形態のＥＬ表示装置の上面図である。図３１（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。

図３２（Ｂ）は本実施形態のＥＬ表示装置の断面構造である。このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材１６０００、シール材１７０００、密封材（第２のシール材）１７００１が設けられている。

また、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。

駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。

次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。

本実施形態では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。

ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施形態ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。

なお、本実施形態では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。

４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。

このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜１６００３、充填材１６００４、カバー材１６０００が形成される。

さらに、ＥＬ素子部を囲むようにして、カバー材１６０００と基板４０１０の内側にシール材１７０００が設けられ、さらにシール材１７０００の外側には密封材（第２のシール材）１７００１が形成される。

このとき、この充填材１６００４は、カバー材１６０００を接着するための接着剤としても機能する。充填材１６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

また、充填材１６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。

スペーサーを設けた場合、パッシベーション膜１６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。

また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材１６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材１６０００が透光性を有する必要がある。

また、配線４０１６はシール材１７０００および密封材１７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシール材１７０００および密封材１７００１の下を通ってＦＰＣ４０１７に電気的に接続される。

（実施形態１７）
本実施形態では、実施形態１６とは異なる形態のＥＬ表示装置を作製した例について、図３３（Ａ）、３３（Ｂ）を用いて説明する。図３２（Ａ）、３２（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。

図３２（Ａ）は本実施形態のＥＬ表示装置の上面図であり、図３３（Ａ）をＡ-Ａ'で切断した断面図を図３３（Ｂ）に示す。

実施形態９に従って、ＥＬ素子の表面を覆ってパッシベーション膜１６００３までを形成する。

さらに、EL素子を覆うようにして充填材１６００４を設ける。この充填材１６００４は、カバー材１６０００を接着するための接着剤としても機能する。充填材１６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材１６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。

また、カバー材１６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材１６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。

但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。

次に、充填材１６００４を用いてカバー材１６０００を接着した後、充填材１６００４の側面（露呈面）を覆うようにフレーム材１６００１を取り付ける。フレーム材１６００１はシール材（接着剤として機能する）１６００２によって接着される。このとき、シール材１６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シール材１６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シール材１６００２の内部に乾燥剤を添加してあっても良い。

また、配線４０１６はシール材１６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシール材１６００２の下を通ってＦＰＣ４０１７に電気的に接続される。

（実施形態１８）
本実形態では、ＥＬ表示パネルにおける画素部のさらに詳細な断面構造を図３４に、上面構造を図３５（Ａ）に、回路図を図３５（Ｂ）に示す。図３４、図３５（Ａ）及び図３５（Ｂ）では共通の符号を用いるので互いに参照すれば良い。

図３５において、基板３００１上に設けられたスイッチング用ＴＦＴ３００２は実施形態７のTFT構造を用いてもよいし、公知のＴＦＴの構造を用いてもよい。本実施形態ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施形態ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。

また、電流制御用ＴＦＴ３００３はＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３００２のドレイン配線３０３５は配線３０３６によって電流制御用ＴＦＴのゲート電極３０３７に電気的に接続されている。また、３０３８で示される配線は、スイッチング用ＴＦＴ３００２のゲート電極３０３９ａ、３０３９ｂを電気的に接続するゲート配線である。

電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける本発明の構造は極めて有効である。

また、本実施形態では電流制御用ＴＦＴ３００３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。

また、図３５（Ａ）に示すように、電流制御用ＴＦＴ３００３のゲート電極３０３７となる配線は３００４で示される領域で、電流制御用ＴＦＴ３００３のドレイン配線３０４０と絶縁膜を介して重なる。このとき、３００４で示される領域ではコンデンサが形成される。このコンデンサ３００４は電流制御用ＴＦＴ３００３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線３０４０は電流供給線（電源線）３００６に接続され、常に一定の電圧が加えられている。

スイッチング用ＴＦＴ３００２及び電流制御用ＴＦＴ３００３の上には第１パッシベーション膜３０４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜３０４２が形成される。平坦化膜３０４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。

また、３０４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３００３のドレインに電気的に接続される。画素電極３０４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。

また、絶縁膜（好ましくは樹脂）で形成されたバンク３０４４a、３０４４bにより形成された溝（画素に相当する）の中に発光層３０４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。

なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。

具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。

例えば、本実施形態ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。

本実施形態では発光層３０４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層３０４６を設けた積層構造のＥＬ層としている。そして、正孔注入層３０４６の上には透明導電膜でなる陽極３０４７が設けられる。本実施形態の場合、発光層３０４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。

陽極３０４７まで形成された時点でＥＬ素子３００５が完成する。なお、ここでいうＥＬ素子３００５は、画素電極（陰極）３０４３、発光層３０４５、正孔注入層３０４６及び陽極３０４７で形成されたコンデンサを指す。図２２Ａに示すように画素電極３０４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。

ところで、本実施形態では、陽極３０４７の上にさらに第２パッシベーション膜３０４８を設けている。第２パッシベーション膜３０４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。

以上のように本実施形態のＥＬ表示パネルは図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。

（実施形態１９）
本実施形態では、実施形態１８に示した画素部において、ＥＬ素子３００５の構造を反転させた構造について説明する。説明には図３５を用いる。なお、図３４の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。

図３６において、電流制御用ＴＦＴ３１０３はＰＴＦＴを用いて形成される。

本実施形態では、画素電極（陽極）３０５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。

そして、絶縁膜でなるバンク３０５１ａ、３０５１ｂが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層３０５２が形成される。その上にはカリウムアセチルアセトネートでなる電子注入層３０５３、アルミニウム合金でなる陰極３０５４が形成される。この場合、陰極３０５４がパッシベーション膜としても機能する。こうしてＥＬ素子３１０１が形成される。

本実施形態の場合、発光層３０５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。

また、実施形態１２，１３、１４または１５の電子機器の表示部として本実施形態のＥＬ表示パネルを用いることは有効である。

（実施形態２０）
本実施形態では、図３５（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図３７（Ａ）〜（Ｃ）に示す。なお、本実施形態において、３２０１はスイッチング用ＴＦＴ３２０２のソース配線、３２０３はスイッチング用ＴＦＴ３２０２のゲート配線、３２０４は電流制御用ＴＦＴ、３２０５はコンデンサ、３２０６、３２０８は電流供給線、３２０７はＥＬ素子とする。

図３７（Ａ）は、二つの画素間で電流供給線３２０６を共通とした場合の例である。即ち、二つの画素が電流供給線３２０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

また、図３７（Ｂ）は、電流供給線３２０８をゲート配線３２０３と平行に設けた場合の例である。なお、図３７（Ｂ）では電流供給線３２０８とゲート配線３２０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３２０８とゲート配線３２０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。

また、図３５（Ｃ）は、図３５（Ｂ）の構造と同様に電流供給線３２０８をゲート配線３２０３と平行に設け、さらに、二つの画素を電流供給線３２０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３２０８をゲート配線３２０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。

（実施形態２１）
図３５（Ａ）、３５（Ｂ）では電流制御用ＴＦＴ３００３のゲートにかかる電圧を保持するためにコンデンサ３００４を設ける構造としているが、コンデンサ３００４を省略することも可能である。本実施形態の場合、電流制御用ＴＦＴ３００３として、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有しているＴＦＴを用いている。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施形態ではこの寄生容量をコンデンサ３００４の代わりとして積極的に用いる点に特徴がある。

この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。

また、本実施形態２０に示した図３６（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３２０５を省略することは可能である。

１０１表示装置
１０１−１ソースドライバ
１０１−２ゲートドライバ
１０１−３ゲートドライバ
１０１−４アクティブマトリクス回路
１０２デジタルビデオデータ時間階調処理回路

Claims

第１乃至第４の領域を有する半導体層を形成する工程と、
前記半導体層の上方に絶縁層を形成する工程と、
第１の元素を添加する工程と、
前記絶縁層の上方に電極を形成する工程と、
第２の元素を添加する工程と、を有し、
前記第２の領域は、前記第１の領域と前記第３の領域との間に位置し、
前記第３の領域は、前記第２の領域と前記第４の領域との間に位置し、
前記第１の元素は、前記第１の領域と前記第２の領域とに添加され、
前記第２の元素は、前記第１の領域と前記第４の領域とに添加され、
前記電極は、前記第１の領域と重ならず、
前記電極は、前記第２の領域と重なる領域を有し、
前記電極は、前記第３の領域と重なる領域を有し、
前記電極は、前記第４の領域と重ならず、
前記第１の元素は、ｎ型を付与することができる元素であり、
前記第２の元素は、ｎ型を付与することができる元素であり、
前記第２の領域における前記ｎ型を付与することができる元素の濃度は、前記第１の領域における前記ｎ型を付与することができる元素の濃度、および、前記第４の領域における前記ｎ型を付与することができる元素の濃度よりも小さいことを特徴とする半導体装置の作製方法。
第１乃至第４の領域を有する第１の半導体層と、
第５乃至第９の領域を有する第２の半導体層と、
第１０乃至第１２の領域を有する第３の半導体層と、を形成する工程と、
前記第１の半導体層の上方と前記第２の半導体層の上方と前記第３の半導体層の上方とに絶縁層を形成する工程と、
第１の元素を添加する工程と、
前記絶縁層の上方に導電層を形成する工程と、
前記導電層をエッチングし、第３の電極と第１の導電層と第２の導電層とを形成する工程と、
第２の元素を添加する工程と、
前記第１の導電層をエッチングし第１の電極を形成し、前記第２の導電層をエッチングし第２の電極を形成する工程と、
第３の元素を添加する工程と、
第４の元素を添加する工程と、を有し、
前記第２の領域は、前記第１の領域と前記第３の領域との間に位置し、
前記第３の領域は、前記第２の領域と前記第４の領域との間に位置し、
前記第６の領域は、前記第５の領域と前記第７の領域との間に位置し、
前記第７の領域は、前記第６の領域と前記第８の領域との間に位置し、
前記第８の領域は、前記第７の領域と前記第９の領域との間に位置し、
前記第１１の領域は、前記第１０の領域と前記第１２の領域との間に位置し、
前記第１の元素は、前記第１の領域と前記第２の領域とに添加され、
前記第２の元素は、前記第１０の領域と前記第１２の領域とに添加され、
前記第３の元素は、前記第１の領域と前記第４の領域と前記第５の領域と前記第９の領域とに添加され、
前記第４の元素は、前記第１の領域と前記第４の領域と前記第５の領域と前記第６の領域と前記第８の領域と前記第９の領域と前記第１０の領域と前記第１２の領域とに添加され、
前記第１の電極は、前記第１の領域と重ならず、
前記第１の電極は、前記第２の領域と重なる領域を有し、
前記第１の電極は、前記第３の領域と重なる領域を有し、
前記第１の電極は、前記第４の領域と重ならず、
前記第１の電極は、前記第５の領域と重ならず、
前記第１の電極は、前記第６の領域と重ならず、
前記第１の電極は、前記第７の領域と重ならず、
前記第１の電極は、前記第８の領域と重ならず、
前記第１の電極は、前記第９の領域と重ならず、
前記第１の電極は、前記第１０の領域と重ならず、
前記第１の電極は、前記第１１の領域と重ならず、
前記第１の電極は、前記第１２の領域と重ならず、
前記第２の電極は、前記第１の領域と重ならず、
前記第２の電極は、前記第２の領域と重ならず、
前記第２の電極は、前記第３の領域と重ならず、
前記第２の電極は、前記第４の領域と重ならず、
前記第２の電極は、前記第５の領域と重ならず、
前記第２の電極は、前記第６の領域と重ならず、
前記第２の電極は、前記第７の領域と重なる領域を有し、
前記第２の電極は、前記第８の領域と重ならず、
前記第２の電極は、前記第９の領域と重ならず、
前記第２の電極は、前記第１０の領域と重ならず、
前記第２の電極は、前記第１１の領域と重ならず、
前記第２の電極は、前記第１２の領域と重ならず、
前記第３の電極は、前記第１の領域と重ならず、
前記第３の電極は、前記第２の領域と重ならず、
前記第３の電極は、前記第３の領域と重ならず、
前記第３の電極は、前記第４の領域と重ならず、
前記第３の電極は、前記第５の領域と重ならず、
前記第３の電極は、前記第６の領域と重ならず、
前記第３の電極は、前記第７の領域と重ならず、
前記第３の電極は、前記第８の領域と重ならず、
前記第３の電極は、前記第９の領域と重ならず、
前記第３の電極は、前記第１０の領域と重ならず、
前記第３の電極は、前記第１１の領域と重なる領域を有し、
前記第３の電極は、前記第１２の領域と重ならず、
前記第１の元素は、ｎ型を付与することができる元素であり、
前記第２の元素は、ｐ型を付与することができる元素であり、
前記第３の元素は、ｎ型を付与することができる元素であり、
前記第４の元素は、ｎ型を付与することができる元素であり、
前記第２の領域における前記ｎ型を付与することができる元素の濃度は、前記第１の領域における前記ｎ型を付与することができる元素の濃度、及び、前記第４の領域における前記ｎ型を付与することができる元素の濃度よりも小さく、
前記第６の領域における前記ｎ型を付与することができる元素の濃度は、前記第５の領域における前記ｎ型を付与することができる元素の濃度、及び、前記第９の領域における前記ｎ型を付与することができる元素の濃度よりも小さく、
前記第８の領域における前記ｎ型を付与することができる元素の濃度は、前記第５の領域における前記ｎ型を付与することができる元素の濃度、及び、前記第９の領域における前記ｎ型を付与することができる元素の濃度よりも小さく、
前記第１０の領域における前記ｐ型を付与することができる元素の濃度は、前記第１０の領域における前記ｎ型を付与することができる元素の濃度、及び、前記第１２の領域における前記ｎ型を付与することができる元素の濃度よりも大きく、
前記第１２の領域における前記ｐ型を付与することができる元素の濃度は、前記第１０の領域における前記ｎ型を付与することができる元素の濃度、及び、前記第１２の領域における前記ｎ型を付与することができる元素の濃度よりも大きいことを特徴とする半導体装置の作製方法。