JPH1051003A - 薄膜トランジスタの作製方法 - Google Patents

薄膜トランジスタの作製方法

Info

Publication number
JPH1051003A
JPH1051003A JP21525696A JP21525696A JPH1051003A JP H1051003 A JPH1051003 A JP H1051003A JP 21525696 A JP21525696 A JP 21525696A JP 21525696 A JP21525696 A JP 21525696A JP H1051003 A JPH1051003 A JP H1051003A
Authority
JP
Japan
Prior art keywords
region
film
pattern
anodic oxide
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21525696A
Other languages
English (en)
Inventor
Hisashi Otani
久 大谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21525696A priority Critical patent/JPH1051003A/ja
Publication of JPH1051003A publication Critical patent/JPH1051003A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 LDD領域やオフセットゲイト領域を備えた
薄膜トランジスタの高周波特性を向上させる。 【構成】 レジストマスク108を利用することによ
り、ゲイト電極の一方の側面のみに陽極酸化物109を
形成する。この陽極酸化物を利用することにより、ドレ
イン領域側のみにLDD領域あるいはオフセットゲイト
領域を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本明細書で開示する発明は、
薄膜トランジスタに関する。
【0002】
【従来の技術】従来より、ガラス基板上や石英基板上に
薄膜トランジスタを形成する技術が知られている。これ
は、ガラス基板や石英基板上に珪素膜等の半導体薄膜を
形成し、この半導体薄膜を用いてトランジスタを形成す
るものである。
【0003】現状においては、薄膜トランジスタの動作
速度は実用上数MHz程度が限界である。この程度の周
波数特性では、各種集積回路を形成することは困難であ
る。
【0004】一般に薄膜トランジスタには、LDD(ラ
イトドープドレイン領域)あるいはオフセットゲイト領
域と呼ばれる高抵抗領域を配置する構成が採用される。
【0005】具体的には、チャネル領域とドレイン領域
との間にチャネル領域としても、またドレイン領域とし
ても機能しない高抵抗を有する領域を配置した構成が採
用される。
【0006】この領域は、チャネル領域とドレイン領域
との間に形成される高電界を緩和させることにより、O
FF電流値の低減、ホットキャリア効果による劣化の防
止といった機能を有している。
【0007】この高抵抗領域は、トランジスタの動作に
対しては、その動作を妨げる方向に作用する。従って、
その効果が得られる範囲内でその寸法を精密に制御する
ことが必要となる。
【0008】
【発明が解決しようとする課題】本明細書で開示する発
明は、上述した高抵抗領域を自己整合的にしかもその寸
法を制御して形成する技術を提供することを課題とす
る。
【0009】また、自己整合プロセスを利用しつつもド
レイン領域側のみに高抵抗領域を選択的に形成する技術
を提供することを課題とする。
【0010】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図1〜図3にその作製工程の一例を示すよう
に、陽極酸化可能な金属材料でなるゲイト電極となるべ
きパターン106を形成する工程(図1(B)と、該パ
ターンの一方の側面12をマスクする工程(図1
(C))と、前記パターン106を陽極とした陽極酸化
を行うことにより、前記パターンの露呈した他方の側面
に選択的に陽極酸化物109を形成する工程(図1
(D))と、を有し、前記陽極酸化物109によって活
性層中に形成される高抵抗領域116が画定されること
を特徴とする。
【0011】上記構成において、画定されるというの
は、陽極酸化物109の存在によって、高抵抗領域11
6の形成位置が実質的に決まるということを意味してい
る。
【0012】本明細書で開示する発明の一つは、図1〜
図3にその作製工程の一例を示すように、陽極酸化可能
な金属材料でなるゲイト電極となるべきパターン106
を形成する工程(図1(B))と、該パターン106の
ソース領域となるべき領域側の側面12を選択的にマス
クする工程(図1(C))と、前記パターン106を陽
極とした陽極酸化を行うことにより、前記パターンのド
レイン領域となるべき領域側の側面に選択的に陽極酸化
物109を形成する工程と、を有し、前記陽極酸化物1
09によって活性層中に形成される高抵抗領域116が
画定されることを特徴とする。
【0013】本明細書に開示する発明において、陽極酸
化可能な材料としてアルミニウムを利用することができ
る。また他の陽極酸化可能な材料としては、タンタルを
挙げることができる。
【0014】
【発明の実施の形態】図1乃至図2に示すように、レジ
ストマスク108によってゲイト電極となるべきアルミ
ニウムパターン106のソース領域側の側面を少なくと
も覆い、その状態で陽極酸化を行うことにより、図1
(D)の109で示されるようにドレイン領域側のみに
選択的に陽極酸化物を形成することができる。
【0015】この陽極酸化物を利用することにより、1
16で示される高抵抗領域の位置を自己整合的に決める
ことができる。この116で示される高抵抗領域は、ド
ーピング工程の有無により、低濃度不純物領域あるいは
オフセットゲイト領域から選択することができる。
【0016】
【実施例】
〔実施例1〕図1〜図3に本実施例の作製工程を示す。
ここでは、陽極酸化プロセスを利用して、自己整合的に
ドレイン領域側のみに高抵抗領域を配置した薄膜トラン
ジスタを作製する工程を説明する。
【0017】まずガラス基板101上に図示しない下地
膜を成膜する。ここでは、下地膜として、スパッタ法に
よって酸化珪素膜を3000Åの厚さに成膜する。ガラ
ス基板以外には石英基板を利用することができる。
【0018】次に非晶質珪素膜を減圧熱CVD法によ
り、500Åの厚さに成膜する。そしてこの非晶質珪素
膜にレーザー光の照射を行うことにより結晶性珪素膜を
得る。結晶性珪素膜を得る方法は特に限定されるもので
はない。
【0019】次に得られた結晶性珪素膜をパターニング
することにより、102で示される薄膜トランジスタの
活性層となるべき領域を形成する。
【0020】さらに活性層102を覆って、ゲイト絶縁
膜として機能する酸化珪素膜103をプラズマCVD法
により1000Åの厚さに成膜する。
【0021】次にゲイト電極の基となるアルミニウム膜
104を4000Åの厚さにスパッタ法によって成膜す
る。このアルミニウム膜にはスカンジウムを含有させ
る。これは、後の工程において、ヒロックやウィスカー
が発生してしまうことを抑制するためである。
【0022】ヒロックやウィスカーというのは、アルミ
ニウムの異常成長により、生じてしまう針状あるいは刺
状の突起物のことである。
【0023】次にアルミニウム膜104の表面に陽極酸
化膜105を200Åの厚さに形成する。こうして図1
(A)に示す状態を得る。
【0024】陽極酸化膜105を形成する際に利用する
電解溶液としては、3%の酒石酸を含んだエチレングリ
コール溶液をアンモニア水で中和したものを用いる。
【0025】上記電解溶液中において、白金を陰極、ア
ルミニウム膜を陽極として、両電極間に電流を流すこと
によって、アルミニウム膜の露呈した表面に陽極酸化膜
が形成される。
【0026】この工程で形成される陽極酸化膜105
は、緻密で強固な膜質を有している。この陽極酸化膜の
成長距離(膜厚)は最大で3000Å程度である。また
その膜厚は印加電圧によって制御することができる。
【0027】ここでは、その膜厚を200Åとする。こ
の陽極酸化膜105は、後に形成されるレジストマスク
とアルミニウム膜104との密着性を向上させるために
機能する。
【0028】図1(A)に示す状態を得たら、図示しな
いレジストマスクを配置して、アルミニウム膜104の
パターニングを行う。ここでは、ウェトエッチング法を
用いてパターニングを行う。ウェットエチングの代わり
にドライエッング法を利用するのでもよい。そして、図
示しないレジストマスクを除去することにより、図1
(B)に示す状態を得る。
【0029】図1(B)において、106が形成された
アルミニウムパターンである。このアルミニウムパター
ンは後にゲイト電極となる。107がパターニング後に
アルミニウムパターン106上に残存した緻密な膜質を
有する陽極酸化膜である。
【0030】図1(B)に示す状態を上方から見た状態
を図4(A)に示す。図4(A)のA−A’で切った断
面が図1(B)に対応する。
【0031】図1(B)に示す状態を得たら、レジスト
マスク108を配置する。このレジストマスクの配置に
関しては、その位置合わせ精度に11で示されるアルミ
ニウムパターン106の幅の寸法分だけ余裕がある。
【0032】即ち、このレジストマスク108は、アル
ミニウムパターン106の一方の側面(図面の左側の側
面)12のみを少なくとも覆うように配置すればよい。
こうして図1(C)に示す状態を得る。
【0033】図1(C)に示す状態を上方から見た状態
を図4(B)に示す。図4(B)のC−C’で切った断
面が図1(C)に対応する。
【0034】次に再び陽極酸化を行う。この陽極酸化は
電界溶液として3%のシュウ酸水溶液を用いて行う。こ
の陽極酸化工程において、109で示される陽極酸化物
(膜という表現は適当でない)が形成される。
【0035】この陽極酸化膜物109は、多孔質状の膜
質を有している。またその成長も2μm程度まで行わす
ことができる。なお、成長距離は陽極酸化時間で制御す
ることができる。
【0036】この工程においては、アルミニウムパター
ン106の上面には緻密な膜質を有する陽極酸化膜10
7とレジストマスク108が存在するので、そこでの陽
極酸化は進行しない。
【0037】他方、12で示される一方の側面もレジス
トマスク108で覆われているので、ここでも陽極酸化
は進行しない。そしてアルミニウム材料が露呈している
側面においてのみ陽極酸化が進行する。この結果、10
9で示される陽極酸化物が形成される。
【0038】こうして図1(D)に示す状態を得る。図
1(D)に示す状態を上方から見たものが図4(C)で
ある。図4(C)のC−C’で切った断面が図1(D)
に対応する。
【0039】次にレジストマスク108を除去し、再度
(3回目)の陽極酸化を行う。この工程は、第1回目の
陽極酸化工程と同じ条件(ただし膜厚の設定条件は異な
る)で行う。
【0040】この工程においては、110で示される緻
密な膜質を有する陽極酸化膜を12000Åの厚さに成
膜する。(図2(A)参照)
【0041】この陽極酸化膜は、同じく緻密な膜質を有
する陽極酸化膜107(図1(B)参照)と一体化して
しまう。また、この陽極酸化工程においては、電解溶液
が多孔質状の陽極酸化物109中に進入するので、図2
(A)に示すようにアルミニウムパターン111の表面
に緻密な膜質を有する陽極酸化膜が形成される。
【0042】111で示されるアルミニウムパターンが
ゲイト電極となる。こうして図2(A)に示す状態を得
る。図2(A)を上方から見たものを図5に示す。図5
のD−D’で切った断面が図2(A)に対応する。
【0043】図2(A)に示す状態を得たら、P(リ
ン)のドーピングをプラズマドーピング法でもって行
う。プラズマドーピング法以外では、イオン注入法を用
いることができる。
【0044】この工程において、112と114で示さ
れる領域にP(リン)のイオンが打ち込まれる。後に領
域112がソース領域、領域114がドレイン領域とな
る。
【0045】また113の領域には、Pのイオンは打ち
込まれない。これは、ゲイト電極111と、その周囲に
形成された緻密な膜質を有する陽極酸化膜110、さら
に多孔質状の陽極酸化物109がマスクとなるからであ
る。
【0046】上記のような工程は、自己整合プロセスと
称されている。こうして図2(B)に示す状態を得る。
【0047】次に多孔質状の陽極酸化物109を除去す
る。そして再度Pのドーピングを行う。このドーピング
は、図2(B)に示す工程におけるものより低ドーズ量
でもって行う。なお、この工程もプラズマドーピング法
を用いる。
【0048】このドーピング工程において、116の領
域が低濃度不純物領域として形成される。この低濃度不
純物領域には、ソース領域112やドレイン領域114
に比較して、より低濃度にPがドーピングされている。
こうして図2(C)に示す状態を得る。
【0049】なお、上記ドーピング工程において、陽極
酸化膜110の膜厚の分でチャネル領域とソース/ドレ
イン領域の間にオフセットゲイト領域が形成される。し
かし、本実施例においては、陽極酸化膜110の膜厚が
薄い(ここでは1200Å)ので、有効に機能するオフ
セットゲイト領域の寸法が確保されているとはいえな
い。従って、本実施例においては、オフセットゲイト領
域の存在は無視する。
【0050】次に層間絶縁膜117として窒化珪素膜を
3000Åの厚さにプラズマCVD法でもって成膜す
る。窒化珪素膜の代わりに酸化珪素膜を利用するのでも
よい。こうして図3(A)に示す状態を得る。
【0051】次にソース領域およびドレイン領域に対す
るコンタクトホールの形成を行う。そして、チタン膜と
アルミニウム膜とチタン膜との積層膜をスパッタ法で成
膜しする。さらにこの積層膜をパターニングすることに
より、ソース電極118とドレイン電極119とを形成
する。
【0052】上記積層膜は、1層目を800Å厚のチタ
ン膜、2層目を2000Å厚のアルミニウム膜、3層目
を800Å厚のチタン膜として構成する。
【0053】最後に350℃の水素雰囲気中において、
1時間の加熱処理を施すことにより、薄膜トランジスタ
を完成させる。
【0054】〔実施例2〕本実施例は、実施例1に示す
構成において、オフセットゲイト領域を配置した場合の
例である。オフセットゲイト領域も低濃度不純物領域と
同様な作用を有している。
【0055】本実施例においては、緻密な陽極酸化膜1
10の膜厚を3000Åとする。この程度の寸法とする
と、その膜厚の分で活性層中にオフセットゲイト領域を
形成することができる。
【0056】即ち、チャネル領域とソース及びドレイン
領域との間に3000Åの長さ(キャリアの移動方向に
おける長さ)を有したオフセットゲイト領域を形成する
ことができる。
【0057】なお、実際には、不純物元素の拡散やゲイ
ト電極からの電界のかかり具合が影響するので、陽極酸
化膜110の膜厚とオフセットゲイト領域の長さとは完
全に一致するものではない。
【0058】本実施例に示すような陽極酸化膜110を
利用したオフセットゲイト領域を形成する方法において
は、チャネル領域を挟んで一対のオフセットゲイト領域
が形成されてしまう。
【0059】低濃度不純物領域の場合と同様に、特性の
劣化防止やOFF電流値の低減に効果があるのは、主に
ドレイン領域側のオフセットゲイト領域である。
【0060】従って、本実施例に示す方法によって、オ
フセットゲイト領域を形成した場合、ソース領域側のそ
れは、高周波特性を阻害するものとなる。
【0061】また、緻密な膜質を有する陽極酸化膜11
0を厚く形成する場合、300Vあるいはそれ以上とい
う高電圧が必要とされるので注意が必要である。
【0062】〔実施例3〕本実施例は、実施例1に示す
低濃度不純物領域が形成される領域にオフセットゲイト
領域を形成する場合の例である。
【0063】本実施例においては、ドレイン領域側のみ
にオフセットゲイト領域を配置するので、高周波特性の
低下を極力抑えた上で、劣化の防止、OFF電流値の低
減といった効果を得ることができる。、
【0064】本実施例に示す構成を実現するには、図2
(C)に示す工程において、ライトドーピングを行わな
ければよい。こうすると、116の領域は不純物元素の
ドーピングがされない領域となる。この領域は、チャネ
ルとして機能せず、かつドレイン領域としても機能しな
いオフセットゲイト領域となる。
【0065】〔実施例4〕本明細書で開示する発明を利
用した薄膜トランジスタは、アクティブマトリクス型の
構成を有した電気光学装置のアクティブマトリクス回路
に配置することができる。
【0066】電気光学装置としては、液晶表示装置、E
L(エレクトロルミネッセンス)表示装置、EC(エレ
クトロクロミックス)表示装置などが挙げられる。
【0067】また、アクティブマトリクス回路以外に周
辺駆動回路、さらには画像信号や各種情報を取り扱うメ
モリーや情報処理回路の少なくとも一部を本明細書で開
示する発明を利用した薄膜トランジスタで構成すること
ができる。
【0068】本明細書で開示する発明を利用した薄膜ト
ランジスタは、高速動作に向いている。従って、従来に
おいて利用されている外付けICをこの薄膜薄膜トラン
ジスタでもって構成することは有効である。
【0069】具体的な応用商品としては、TVカメラ、
パーソナルコンピュータ、カーナビゲーション、TVプ
ロジェクション、ビデオカメラ、携帯型情報端末等が挙
げられる。それら応用用途の簡単な説明を図6を用いて
行う。
【0070】図6(A)はTVカメラであり、本体20
01、カメラ部2002、表示装置2003、操作スイ
ッチ2004で構成される。表示装置2003はビュー
ファインダーとして利用される。図6(A)に示す装置
は、携帯型の情報端末として利用することができる。
【0071】図6(B)はパーソナルコンピュータであ
り、本体2101、カバー部2102、キーボード21
03、表示装置2104で構成される。表示装置210
4はモニターとして利用され、対角十数インチもサイズ
が要求される。
【0072】図6(C)はカーナビゲーションであり、
本体2201、表示装置2202、操作スイッチ220
3、アンテナ2204で構成される。表示装置2202
はモニターとして利用される。
【0073】図6(D)はTVプロジェクションであ
り、本体2301、光源2302、表示装置2303、
ミラー2304、2305、スクリーン2306で構成
される。表示装置2303に映し出された画像がスクリ
ーン2306に投影されるので、表示装置2303は高
い解像度が要求される。
【0074】図7(E)はビデオカメラであり、本体2
401、表示装置2402、接眼部2403、操作スイ
ッチ2404、テープホルダー2405で構成される。
表示装置2402に映し出された撮影画像は接眼部24
03を通してリアルタイムに見ることができるので、使
用者は画像を見ながらの撮影が可能となる。
【0075】〔実施例5〕本実施例は、実際例1に示す
構成において、ゲイト電極を構成するアルミニウムの材
質として高純度のものとした場合の例である。具体的に
は、スパッタに利用するアルミニウムターゲットを高純
度のものとし、さらにスパッタ装置内部、ガスの配管、
排気条件等に注意を払うことにより、成膜されるアルミ
ニウム中に存在する不純物の濃度を極力低減させる。
【0076】このようにすることにより、ヒロックやウ
ィスカーの発生を抑制することができる。以下に作製工
程を示す。
【0077】まず図7(A)に示すようにガラス基板7
01を用意する。そして、ガラス基板701上に図示し
ない下地膜として酸化珪素膜を成膜する。さらに図示し
ない非晶質珪素膜を成膜し、レーザー光の照射を行うこ
とにより結晶化させる。
【0078】そして得られた結晶性珪素膜をパターニン
グすることにより、702で示されるパターン(活性
層)を形成する。
【0079】活性層702を得たら、ゲイト絶縁膜70
3として、酸化珪素膜を成膜する。さらにゲイト電極を
構成するための高純度アルミニウム膜をスパッタ法によ
って成膜する。
【0080】このアルミニウム膜は、スカンジウムを0.
18重量%含み、かつ酸素原子が8×1018個cm-3
下、炭素原子が5×1018個cm-3以下、窒素原子が7
×1018個cm-3以下となるような膜とする。
【0081】スカンジウムはターゲット中に含有させる
ことによって、所定量含有させることができるが、酸
素、炭素、窒素濃度に関しては、チャンバークリーニン
グや配管の洗浄や材質、さらに成膜条件の設定といった
工夫を行うことによって実現することができる。
【0082】上記不純物の濃度の臨界値は、実際に得ら
れたアルミニウム膜の表面をSEM(走査型電子顕微
鏡)で観察した結果得られたものである。即ち、酸素、
炭素、窒素の濃度と発生するヒロックやウィスカーとの
関係を調べた結果得られたものである。
【0083】次に陽極酸化を行うことにより、705で
示される緻密な膜質を有する厚さ100Åの酸化アルミ
ニウム膜を形成する。陽極酸化以外には、プラズマ酸化
を利用してもよい。また他の金属膜や窒化珪素膜を極薄
く形成してもよい。
【0084】このアルミニウム膜704の表面に形成さ
れる膜は、後の工程で形成されるレジストマスクとの密
着性を向上させ、さらにアルミニウム膜の上表面で多孔
質状の陽極酸化膜の成長が進行しないようにするために
機能する。このようにして図7(A)に示す状態を得
る。
【0085】次に図示しないレジストマスクを配置する
ことにより、706で示されるアルミニウムパターンを
形成する。ここで、707で示されるのはアルミニウム
パターン706上に残存した陽極酸化膜である。こうし
て図7(B)に示す状態を得る。
【0086】次にレジストマスク710を配置する。こ
のようにして図7(C)に示す状態を得る。
【0087】図7(C)に示す状態を得たら、多孔質状
の陽極酸化物711を形成する。この際、アルミニウム
パターン706の上面は陽極酸化膜707によって被覆
されており、710で示される側面はレジストマスク7
08によって被覆されているので、711で示される陽
極酸化物のみが形成される。
【0088】ここで712で示される領域がゲイト電極
となる。こうして図7(D)に示す状態を得る。
【0089】次に図8(A)に示すように、P元素のド
ーピングを行うことにより、713、715で示される
N型領域を形成する。この領域がソース及びドレイン領
域となる。また、714で示される領域にはP元素がド
ーピングされない。
【0090】次に図8(B)に示す状態において、図8
(A)に示す状態よりも低ドーズ量でもってP元素のド
ーピングを行う。この結果、717の領域が低濃度不純
物領域となる。
【0091】そしてゲイト電極712の下部に対応する
718の領域がチャネル形成領域となる。
【0092】ドーピングの終了後、レーザー光の照射を
行うことにより、ドーピングが行われた領域の活性化と
アニールを行う。
【0093】次に第1の層間絶縁膜719として窒化珪
素膜を成膜し、さらに第2の層間絶縁膜720として樹
脂膜を形成する。
【0094】次にコンタクトホールの形成を行い、ソー
ス電極721とドレイン電極722の形成を行う。最後
に350℃の水素雰囲気中において加熱処理を行うこと
により、薄膜トランジスタを完成させる。
【0095】
【発明の効果】本明細書で開示する発明を利用すること
により、高抵抗領域を自己整合的にしかもその寸法を制
御して形成することはできる。しかも自己整合プロセス
を利用しつつもドレイン領域側のみに高抵抗領域を選択
的に形成することができ、高抵抗領域を配置した薄膜ト
ランジスタの高周波特性が損なわれるのを抑制すること
ができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す断面図。
【図2】 薄膜トランジスタの作製工程を示す断面図。
【図3】 薄膜トランジスタの作製工程を示す断面図。
【図4】 薄膜トランジスタの作製工程を示す上面図。
【図5】 薄膜トランジスタの作製工程を示す上面図。
【図6】 薄膜トランジスタを利用した装置を示す図。
【図7】 薄膜トランジスタの作製工程を示す上面図。
【図8】 薄膜トランジスタを利用した装置を示す図。
【符号の説明】
101 ガラス基板 102 活性層 103 ゲイト絶縁膜 104 アルミニウム膜 105 緻密な膜質を有する陽極酸化膜 106 アルミニウムパターン 107 残存した緻密な膜質を有する陽極酸化膜 108 レジストマスク 12 アルミニウムパターン106の一方の側面 11 アルミニウムパターン106の一方の幅 109 多孔質状を有する陽極酸化物 110 緻密な膜質を有する陽極酸化膜 111 ゲイト電極 112 ソース領域 113 Pがドーピングされなかった領域 114 ドレイン領域 115 チャネル領域 116 低濃度不純物領域(LDD領域) 117 層間絶縁膜(窒化珪素膜) 118 ソース電極 119 ドレイン電極

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】陽極酸化可能な金属材料でなるゲイト電極
    となるべきパターンを形成する工程と、 該パターンの一方の側面をマスクする工程と、 前記パターンを陽極とした陽極酸化を行うことにより、
    前記パターンの露呈した他方の側面に選択的に陽極酸化
    物を形成する工程と、 を有し、 前記陽極酸化物によって活性層中に形成される高抵抗領
    域が画定されることを特徴とする薄膜トランジスタの作
    製方法。
  2. 【請求項2】陽極酸化可能な金属材料でなるゲイト電極
    となるべきパターンを形成する工程と、 該パターンのソース領域となるべき領域側の側面を選択
    的にマスクする工程と、 前記パターンを陽極とした陽極酸化を行うことにより、
    前記パターンのドレイン領域となるべき領域側の側面に
    選択的に陽極酸化物を形成する工程と、 を有し、 前記陽極酸化物によって活性層中に形成される高抵抗領
    域が画定されることを特徴とする薄膜トランジスタの作
    製方法。
  3. 【請求項3】請求項1または請求項2において、陽極酸
    化可能な材料としてアルミニウムが利用されることを特
    徴とする薄膜トランジスタの作製方法。
  4. 【請求項4】請求項1または請求項2において、陽極酸
    化物が多孔質状を有していることを特徴とする薄膜トラ
    ンジスタの作製方法。
  5. 【請求項5】請求項1または請求項2において、高抵抗
    領域がオフセットゲイト領域として機能することを特徴
    とする薄膜トランジスタの作製方法。
  6. 【請求項6】請求項1または請求項2において、高抵抗
    領域がLDD(ライトドープドレイン)領域して機能す
    ることを特徴とする薄膜トランジスタの作製方法。
  7. 【請求項7】請求項1または請求項2において、高抵抗
    領域はドレイン領域に隣接して配置されることを特徴と
    する薄膜トランジスタの作製方法。
JP21525696A 1996-07-26 1996-07-26 薄膜トランジスタの作製方法 Pending JPH1051003A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21525696A JPH1051003A (ja) 1996-07-26 1996-07-26 薄膜トランジスタの作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21525696A JPH1051003A (ja) 1996-07-26 1996-07-26 薄膜トランジスタの作製方法

Publications (1)

Publication Number Publication Date
JPH1051003A true JPH1051003A (ja) 1998-02-20

Family

ID=16669309

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21525696A Pending JPH1051003A (ja) 1996-07-26 1996-07-26 薄膜トランジスタの作製方法

Country Status (1)

Country Link
JP (1) JPH1051003A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001076868A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP2002246580A (ja) * 2001-02-16 2002-08-30 Sharp Corp イメージセンサおよびその製造方法
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2011100133A (ja) * 1999-03-18 2011-05-19 Semiconductor Energy Lab Co Ltd 表示装置
KR101451580B1 (ko) * 2008-06-24 2014-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100133A (ja) * 1999-03-18 2011-05-19 Semiconductor Energy Lab Co Ltd 表示装置
US6531713B1 (en) 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US6777255B2 (en) 1999-03-19 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US7462866B2 (en) 1999-03-19 2008-12-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP2001076868A (ja) * 1999-06-28 2001-03-23 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP4666722B2 (ja) * 1999-06-28 2011-04-06 株式会社半導体エネルギー研究所 El表示装置及び電子装置
JP2002246580A (ja) * 2001-02-16 2002-08-30 Sharp Corp イメージセンサおよびその製造方法
KR101451580B1 (ko) * 2008-06-24 2014-10-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP3645379B2 (ja) 半導体装置の作製方法
JP3759999B2 (ja) 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ
US7298021B2 (en) Electronic device and method for manufacturing the same
JPH06296023A (ja) 薄膜状半導体装置およびその作製方法
JPH05166837A (ja) 薄膜トランジスタとその製造方法
JPH1012889A (ja) 半導体薄膜および半導体装置
JPH07169974A (ja) 半導体装置およびその作製方法
US6140164A (en) Method of manufacturing a semiconductor device
JP4675433B2 (ja) 半導体装置の作製方法
JP3355181B2 (ja) 半導体装置の作製方法
JPH1051003A (ja) 薄膜トランジスタの作製方法
JP2805590B2 (ja) 半導体装置の作製方法
JP2840812B2 (ja) 半導体装置およびその作製方法
JPH1050609A (ja) 薄膜状半導体装置の作製方法
JPH07153971A (ja) 半導体装置およびその作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3357321B2 (ja) 半導体装置の作製方法
JPH1074951A (ja) 半導体装置の作製方法
JP3357337B2 (ja) 集積回路
JP3355137B2 (ja) 半導体装置の作製方法
JP4104901B2 (ja) アクティブマトリクス型表示装置
JP2007300145A (ja) アクティブマトリクス型電気光学装置、液晶表示装置、ビデオカメラ及びそれらの作製方法
JP3383280B2 (ja) 半導体装置の作製方法
JPH1074950A (ja) 半導体装置及びその作製方法
JPH11154750A (ja) 半導体装置