JP2001076868A

JP2001076868A - Ｅｌ表示装置及び電子装置

Info

Publication number: JP2001076868A
Application number: JP2000194774A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-06-28
Filing date: 2000-06-28
Publication date: 2001-03-23
Anticipated expiration: 2020-06-28
Also published as: JP4666722B2

Abstract

(57)【要約】【課題】ＥＬ表示装置及びそれを具備する電子装置の
さらなる小型化及び製造コストの低減を課題とする。【解決手段】画素部と駆動回路とを同一基板上に有す
る上面発光型のＥＬ表示装置において、画素部の内部に
形成されるデッドスペース（画素電極の下方）に駆動回
路を形成する。これにより駆動回路の専有する領域が画
素部の内部に設けられるので従来と同じ画面サイズを得
る場合に、１枚の基板からより多くのパネルを切り出す
ことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体素子（半導体
薄膜を用いた素子）を基板上に作り込んで形成されたＥ
Ｌ（エレクトロルミネッセンス）表示装置及びそのＥＬ
表示装置を表示ディスプレイとして有する電子装置（電
子デバイス）に関する。

【０００２】

【従来の技術】近年、基板上にＴＦＴを形成する技術が
大幅に進歩し、アクティブマトリクス型表示装置への応
用開発が進められている。特に、ポリシリコン膜を用い
たＴＦＴは、従来のアモルファスシリコン膜を用いたＴ
ＦＴよりも電界効果移動度（μ _FE）が高いので、高速動
作が可能である。そのため、従来、基板外の駆動回路で
行っていた画素の制御を、画素と同一の基板上に形成し
た駆動回路で行うことが可能となっている。

【０００３】このようなアクティブマトリクス型表示装
置は、同一基板上に様々な回路や素子を作り込むことで
製造コストの低減、表示装置の小型化、歩留まりの上
昇、スループットの低減など、様々な利点が得られると
して注目されている。

【０００４】同一基板上に画素部とその画素部を駆動す
る駆動回路とを有するモノリシック型表示装置では駆動
回路が画素部の周辺に形成されるため、画素部のみを基
板上に形成するよりも駆動回路の分だけ必要とする基板
サイズが大きくなる。従って、駆動回路の専有面積を如
何に小さくするかで１枚の基板から切り出せる表示装置
の枚数が変わってくる。

【０００５】特に、画素部が対角１インチ以下の表示装
置になると非常に小さな基板上に駆動回路を搭載しなく
てはならず、駆動回路の専有面積が基板サイズに大きく
影響を与えてしまう。しかしながら、画素部の大小に拘
わらず駆動回路の機能は同じであり、同一機能の回路を
より狭い範囲に形成するためには、ＴＦＴ特性の向上や
微細化技術等、様々な要素が律速点となりうる。

【０００６】

【発明が解決しようとする課題】本発明は上記問題点を
鑑みてなされたものであり、アクティブマトリクス型Ｅ
Ｌ表示装置のさらなる小型化及び製造コストの低減を課
題とする。そして、そのようなアクティブマトリクス型
ＥＬ表示装置を表示用ディスプレイとして具備する電子
装置（電子デバイス）のさらなる小型化及び製造コスト
の低減を課題とする。

【０００７】

【課題を解決するための手段】アクティブマトリクス型
ＥＬ表示装置では、一画素毎にＥＬ素子が設けられてい
る。ここでいうＥＬ素子は、陰極、ＥＬ層及び陽極でな
る発光素子である。このＥＬ素子の出力光（以下、ＥＬ
光という）は基板側か基板と反対側かのどちらかに出力
される。この様子を図６に示す。

【０００８】図６（Ａ）の構造は、ＥＬ素子が下から順
に、ＩＴＯ（Indium Tin Oxide）でなる画素電極（陽
極）／ＥＬ層／ＭｇＡｇ電極（陰極）で形成されてい
る。また、陰極自体は薄いので陰極の機能を保護すると
同時に補助するための保護電極（ここではアルミ電極）
を設けている。この場合、ＥＬ光はＴＦＴが形成された
基板側に出力される。従って、画素電極の全面積のう
ち、その下にＴＦＴや配線のない部分が有効発光領域と
なる。

【０００９】一方、図６（Ｂ）の構造は、ＥＬ素子が下
から順に、アルミ膜でなる画素電極／ＭｇＡｇ電極（陰
極）／ＥＬ層／ＩＴＯ電極（陽極）で形成されている。
この場合、ＥＬ光は画素電極を透過しないので全て基板
とは反対側（ＥＬ表示装置の上面側）に出力される。従
って、画素電極の全面積が有効発光領域となる。

【００１０】以上のように、図６（Ａ）の場合には画素
電極の下に極力素子や配線を形成しないことが重要であ
る。ところが図６（Ｂ）の場合には、画素電極の下にど
のようなものが形成されていても関係なく、完全なデッ
ドスペースとなっている。

【００１１】本発明の主旨は、図６（Ｂ）のような方式
でＥＬ素子を発光させるアクティブマトリクス型ＥＬ表
示装置において、画素電極の下のデッドスペースを有効
に活用することを目的とする。具体的には、画素部にお
いてマトリクス状に配列された各画素の画素電極の下
に、画素部を駆動するための駆動回路を形成する。さら
には、駆動回路だけでなくその他の信号処理部（分周波
回路、昇圧回路、γ補正回路、メモリ若しくは差動増幅
回路など）をも形成しうる。

【００１２】即ち、従来、画素部の周辺に設けられてい
た回路又は素子を、画素部内のデッドスペースに配置
し、基板面積の有効活用を図るものである。なお、画素
部の周辺に設けられていた素子としてはＥＳＤ（静電破
壊）対策用の保護素子なども含むものとする。

【００１３】また、本発明はアクティブマトリクス型Ｅ
Ｌ表示装置のみに適用されるものではなく、同一基板上
に駆動回路を有し、画素部が単純マトリクス型であるよ
うなＥＬ表示装置にも適用できる。即ち、画素部におい
てＥＬ光が基板とは反対側に出力されるＥＬ表示装置で
あって、且つ、基板上に他の回路又は素子が形成される
場合において、本発明は有効である。

【００１４】

【発明の実施の形態】まず本発明のアクティブマトリク
ス型ＥＬ表示装置について、断面構造の概略を図１に示
す。図１において、１１は基板、１２は下地となる絶縁
膜（以下、下地膜という）である。基板１１としてはガ
ラス基板、石英基板、結晶化ガラス基板、セラミックス
基板、シリコン基板、金属基板又はプラスチック基板を
用いることができる。

【００１５】また、下地膜１２は特に可動イオンを含む
基板や導電性を有する基板を用いる場合に有効である
が、石英基板には設けなくても構わない。下地膜１２と
しては、珪素（シリコン）を含む絶縁膜を用いれば良
い。なお、本明細書において「珪素を含む絶縁膜」と
は、具体的には酸化珪素膜、窒化珪素膜若しくは窒化酸
化珪素膜（ＳｉＯｘＮｙ：ｘ、ｙは任意の整数、で示さ
れる）など珪素に対して酸素若しくは窒素を所定の割合
で含ませた絶縁膜を指す。

【００１６】２０１はスイッチング用ＴＦＴ、２０２は
電流制御用ＴＦＴであり、ここではどちらもｎチャネル
型ＴＦＴで形成されている。ｎチャネル型ＴＦＴの電界
効果移動度はｐチャネル型ＴＦＴの電界効果移動度より
も大きいため、動作速度が早く大電流を流しやすい。ま
た、同じ電流量を流すにもＴＦＴサイズはｎチャネル型
ＴＦＴの方が小さくできる。そのため、ｎチャネル型Ｔ
ＦＴを電流制御用ＴＦＴとして用いた方が画素電極の下
のデッドスペースをより有効に活用することができる。

【００１７】ただし、本発明において、スイッチング用
ＴＦＴと電流制御用ＴＦＴをｎチャネル型ＴＦＴに限定
する必要はなく、両方又はどちらか片方にｐチャネル型
ＴＦＴを用いることも可能である。

【００１８】スイッチング用ＴＦＴ２０１は、ソース領
域１３、ドレイン領域１４、ＬＤＤ領域１５a〜１５d、
分離領域１６及びチャネル形成領域１７a、１７bを含む
活性層、ゲート絶縁膜１８、ゲート電極１９a、１９b、
第１層間絶縁膜２０、ソース配線２１並びにドレイン配
線２２を有して形成される。なお、ゲート絶縁膜１８又
は第１層間絶縁膜２０は基板上の全ＴＦＴに共通であっ
ても良いし、回路又は素子に応じて異ならせても良い。

【００１９】また、図２に示すスイッチング用ＴＦＴ２
０１はゲート電極１９a、１９bが電気的に接続されてお
り、いわゆるダブルゲート構造となっている。勿論、ダ
ブルゲート構造だけでなく、トリプルゲート構造などい
わゆるマルチゲート構造（直列に接続された二つ以上の
チャネル形成領域を有する活性層を含む構造）であって
も良い。

【００２０】マルチゲート構造はＴＦＴのオフ電流を低
減する上で極めて有効であり、スイッチング用ＴＦＴの
オフ電流を十分に低くすれば、スイッチング用ＴＦＴの
ドレインにコンデンサ（電流制御用ＴＦＴのゲート電圧
を維持するためのコンデンサ）を設けない構成とするこ
とも可能である。その結果、画素内のデッドスペースの
さらなる有効活用が可能となる。

【００２１】さらに、スイッチング用ＴＦＴ２０１にお
いては、ＬＤＤ領域１５a〜１５dは、ゲート絶縁膜１８
を介してゲート電極１９a、１９bと重ならないように設
ける。このような構造はオフ電流を低減する上で非常に
効果的である。また、ＬＤＤ領域１５a〜１５dの長さ
（幅）は０．５〜３．５μｍ、代表的には２．０〜２．
５μｍとすれば良い。

【００２２】なお、チャネル形成領域とＬＤＤ領域との
間にオフセット領域（チャネル形成領域と同一組成の半
導体層でなり、ゲート電圧が印加されない領域）を設け
ることはオフ電流を下げる上でさらに好ましい。また、
二つ以上のゲート電極を有するマルチゲート構造の場
合、チャネル形成領域の間に設けられた分離領域１６
（ソース領域又はドレイン領域と同一の濃度で同一の不
純物元素が添加された領域）がオフ電流の低減に効果的
である。

【００２３】次に、電流制御用ＴＦＴ２０２は、ソース
領域２６、ドレイン領域２７、ＬＤＤ領域２８及びチャ
ネル形成領域２９を含む活性層、ゲート絶縁膜１８、ゲ
ート電極３０、第１層間絶縁膜２０、ソース配線３１並
びにドレイン配線３２を有して形成される。なお、ゲー
ト電極３０はシングルゲート構造となっているが、マル
チゲート構造であっても良い。

【００２４】スイッチング用ＴＦＴ２０１のドレインは
電流制御用ＴＦＴ２０２のゲートに接続されている。具
体的には電流制御用ＴＦＴ２０２のゲート電極３０はス
イッチング用ＴＦＴ２０１のドレイン領域１４とドレイ
ン配線（接続配線とも言える）２２を介して電気的に接
続されている。また、ソース配線３１は所定の電圧を供
給する電流供給線に接続される。

【００２５】電流制御用ＴＦＴ２０２はＥＬ素子２０３
に注入される電流量を制御するための素子であるが、Ｅ
Ｌ素子の劣化を考慮するとあまり多くの電流を流すこと
は好ましくない。そのため、電流制御用ＴＦＴ２０２に
過剰な電流が流れないように、チャネル長（Ｌ）は長め
に設計することが好ましい。望ましくは一画素あたり
０．５〜２μＡ（好ましくは１〜１．５μＡ）となるよ
うにする。

【００２６】以上のことを踏まえると、図９に示すよう
に、スイッチング用ＴＦＴのチャネル長をＬ１（但しＬ
１＝Ｌ１a＋Ｌ１b）、チャネル幅をＷ１とし、電流制御
用ＴＦＴのチャネル長をＬ２、チャネル幅をＷ２とした
時、Ｗ１は０．１〜５μm（代表的には０．５〜２μ
m）、Ｗ２は０．５〜１０μm（代表的には２〜５μm）
とするのが好ましい。また、Ｌ１は０．２〜１８μm
（代表的には２〜１５μm）、Ｌ２は１〜５０μm（代表
的には１０〜３０μm）とするのが好ましい。但し、本
発明は以上の数値に限定されるものではない。

【００２７】また、図１に示したＥＬ表示装置は、電流
制御用ＴＦＴ２０２において、ドレイン領域２７とチャ
ネル形成領域２９との間にＬＤＤ領域２８が設けられ、
且つ、ＬＤＤ領域２８がゲート絶縁膜１８を挟んでゲー
ト電極３０に重なっている領域と重なっていない領域と
を有する点にも特徴がある。

【００２８】電流制御用ＴＦＴ２０２は、ＥＬ素子２０
３を発光させるために比較的多くの電流を流すため、ホ
ットキャリア注入による劣化対策を講じておくことが望
ましい。また、黒色を表示する際は、電流制御用ＴＦＴ
２０２をオフ状態にしておくが、その際、オフ電流が高
いときれいな黒色表示ができなくなり、コントラストの
低下等を招く。従って、オフ電流も抑える必要がある。

【００２９】ホットキャリア注入による劣化に関して
は、ゲート電極に対してＬＤＤ領域が重なった構造が非
常に効果的であることが知られている。しかしながら、
ＬＤＤ領域全体を重ねてしまうとオフ電流が増加してし
まうため、本出願人は上記構造に加えてゲート電極に重
ならないＬＤＤ領域を直列に設けるという新規な構造に
よって、ホットキャリア対策とオフ電流対策とを同時に
解決している。

【００３０】この時、ゲート電極に重なったＬＤＤ領域
の長さは０．１〜３μm（好ましくは０．３〜１．５μ
m）にすれば良い。長すぎては寄生容量を大きくしてし
まい、短すぎてはホットキャリアを防止する効果が弱く
なってしまう。また、ゲート電極に重ならないＬＤＤ領
域の長さは１．０〜３．５μｍ（好ましくは１．５〜
２．０μｍ）にすれば良い。長すぎると十分な電流を流
せなくなり、短すぎるとオフ電流を低減する効果が弱く
なる。

【００３１】また、上記構造においてゲート電極とＬＤ
Ｄ領域とが重なった領域では寄生容量が形成されてしま
うため、ソース領域２６とチャネル形成領域２９との間
には設けない方が好ましい。電流制御用ＴＦＴはキャリ
ア（ここでは電子）の流れる方向が常に同一であるの
で、ドレイン領域側のみにＬＤＤ領域を設けておけば十
分である。

【００３２】但し、電流制御用ＴＦＴ２０２の駆動電圧
（ソース領域とドレイン領域との間にかかる電圧）が１
０Ｖ以下となるとホットキャリア注入は殆ど問題になら
なくなってくるため、ＬＤＤ領域２８を省略することも
可能である。その場合、活性層はソース領域２６、ドレ
イン領域２７およびチャネル形成領域２９からなる。

【００３３】また、流しうる電流量を多くするという観
点から見れば、電流制御用ＴＦＴ２０２の活性層（特に
チャネル形成領域）の膜厚を厚くする（好ましくは５０
〜１００ｎｍ、さらに好ましくは６０〜８０ｎｍ）こと
も有効である。逆に、スイッチング用ＴＦＴ２０１の場
合はオフ電流を小さくするという観点から見れば、活性
層（特にチャネル形成領域）の膜厚を薄くする（好まし
くは２０〜５０ｎｍ、さらに好ましくは２５〜４０ｎ
ｍ）ことも有効である。

【００３４】以上は画素内に設けられたＴＦＴの構造に
ついて説明したが、このとき同じ画素内には同時に駆動
回路（厳密には駆動回路の一部）も形成される。図１に
は駆動回路を形成する基本単位となるＣＭＯＳ回路が図
示されている。

【００３５】図１においては極力動作速度を落とさない
ようにしつつホットキャリア注入を低減させる構造を有
するＴＦＴをＣＭＯＳ回路のｎチャネル型ＴＦＴ２０４
として用いる。なお、ここでいう駆動回路は、データ信
号駆動回路（シフトレジスタ、レベルシフタ、バッフ
ァ、ラッチ、Ｄ／Ａコンバータ、サンプリング回路を含
む）、ゲート信号駆動回路（シフトレジスタ、レベルシ
フタ、バッファを含む）を指す。勿論、他の信号処理回
路（分周波回路、昇圧回路、γ補正回路、メモリ若しく
は差動増幅回路など）を形成することも可能である。

【００３６】ｎチャネル型２０４の活性層は、ソース領
域３５、ドレイン領域３６、ＬＤＤ領域３７及びチャネ
ル形成領域３８を含み、ＬＤＤ領域３７はゲート絶縁膜
１８を挟んでゲート電極３９と重なっている。

【００３７】ドレイン領域側のみにＬＤＤ領域を形成し
ているのは、動作速度を落とさないための配慮である。
また、このｎチャネル型ＴＦＴ２０４はオフ電流値をあ
まり気にする必要はなく、それよりも動作速度を重視し
た方が良い。従って、ＬＤＤ領域３７は完全にゲート電
極に重ねてしまい、極力抵抗成分を少なくすることが望
ましい。即ち、いわゆるオフセットはなくした方がよ
い。

【００３８】また、ＣＭＯＳ回路のｐチャネル型ＴＦＴ
２０５は、ホットキャリア注入による劣化が殆ど気にな
らないので、特にＬＤＤ領域を設けなくても良い。従っ
て活性層はソース領域４０、ドレイン領域４１及びチャ
ネル形成領域４２を含み、その上にはゲート絶縁膜１８
とゲート電極４３が設けられる。勿論、ｎチャネル型Ｔ
ＦＴ２０４と同様にＬＤＤ領域を設け、ホットキャリア
対策を講じることも可能である。

【００３９】また、ｎチャネル型ＴＦＴ２０４及びｐチ
ャネル型ＴＦＴ２０５はそれぞれ第１層間絶縁膜２０に
覆われ、ソース配線４４、４５が形成される。また、ド
レイン配線４６によって両者は電気的に接続される。

【００４０】次に、４７は第１パッシベーション膜であ
り、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５０
０ｎｍ）とすれば良い。材料としては、珪素を含む絶縁
膜（特に窒化酸化珪素膜又は窒化珪素膜が好ましい）を
用いることができる。このパッシベーション膜４７は形
成されたＴＦＴをアルカリ金属や水分から保護する役割
をもつ。最終的にＴＦＴの上方に設けられるＥＬ層には
ナトリウム等のアルカリ金属が含まれている。即ち、第
１パッシベーション膜４７はこれらのアルカリ金属（可
動イオン）をＴＦＴ側に侵入させない保護層としても働
く。

【００４１】また、４８は第２層間絶縁膜であり、ＴＦ
Ｔによってできる段差の平坦化を行う平坦化膜としての
機能を有する。第２層間絶縁膜４８としては、有機樹脂
膜が好ましく、ポリイミド、ポリアミド、アクリル、Ｂ
ＣＢ（ベンゾシクロブテン）等を用いると良い。これら
の有機樹脂膜は良好な平坦面を形成しやすく、比誘電率
が低いという利点を有する。ＥＬ層は凹凸に非常に敏感
であるため、ＴＦＴによる段差は第２層間絶縁膜で殆ど
吸収してしまうことが望ましい。また、ゲート配線やデ
ータ配線とＥＬ素子の陰極との間に形成される寄生容量
を低減する上で、比誘電率の低い材料を厚く設けておく
ことが望ましい。従って、膜厚は０．５〜５μm（好ま
しくは１．５〜２．５μm）が好ましい。

【００４２】また、４９は遮光性の導電膜でなる画素電
極であり、第２層間絶縁膜４８及び第１パッシベーショ
ン膜４７にコンタクトホール（開孔）を開けた後、形成
された開孔部において電流制御用ＴＦＴ２０２のドレイ
ン配線３２に接続されるように形成される。なお、図１
のように画素電極４９とドレイン領域２７とが直接接続
されないようにしておくと、ＥＬ層のアルカリ金属がた
とえ画素電極中を拡散したとしても、画素電極を経由し
て活性層へ侵入するようなことがない。

【００４３】画素電極４９の上には酸化珪素膜、窒化酸
化珪素膜または有機樹脂膜でなる第３層間絶縁膜５０が
０．３〜１μmの厚さに設けられる。この第３層間絶縁
膜５０は画素電極４９の上にエッチングにより開口部が
設けられており、その開口部の縁はテーパー形状となる
ようにエッチングされる。テーパーの角度は１０〜６０
°（好ましくは３０〜５０°）とすると良い。

【００４４】第３層間絶縁膜５０の上には陰極５１が設
けられる。陰極５１としては、仕事関数の小さいマグネ
シウム（Ｍｇ）、リチウム（Ｌｉ）若しくはカルシウム
（Ｃａ）を含む材料を用いる。好ましくはＭｇＡｇ（Ｍ
ｇとＡｇをＭｇ：Ａｇ＝１０：１で混合した材料）でな
る電極を用いれば良い。他にもＭｇＡｇＡｌ電極、Ｌｉ
Ａｌ電極、また、ＬｉＦＡｌ電極が挙げられる。

【００４５】陰極５１の上にはＥＬ層５２が設けられ
る。このとき、ＥＬ層５２は陰極５１よりも大きいパタ
ーンとなるように形成し、陰極５１が完全にＥＬ層５２
で覆われた状態とすることが必要である。こうすること
で陰極５１が後に形成する陽極と短絡することを防ぐこ
とができる。

【００４６】また、陰極５１とＥＬ層５２はマルチチャ
ンバー方式（クラスターツール方式ともいう）の真空蒸
着機を用いて大気解放しないで連続的に形成することが
望ましい。これはＥＬ層５２が水分を含んで劣化するこ
とを避けるためである。陰極５１及びＥＬ層５２の形成
方法に関しては公知の技術を用いれば良い。

【００４７】例えば、まず第１マスクで全画素に対応す
る陰極５１を形成し、次いで第２マスクで赤色に対応す
る画素に赤色発光のＥＬ層を形成する。そして、第２マ
スクを精密に制御しながらずらして順次緑色発光のＥＬ
層、青色発光のＥＬ層を形成すればよい。なお、ＲＧＢ
に対応する画素がストライプ状に並んでいる時はこのよ
うな方法で第２マスクをずらすだけで良いが、いわゆる
デルタ配置と呼ばれる画素構造を実現するには、緑色発
光のＥＬ層用に第３マスク、青色発光のＥＬ層用に第４
マスクを別途用いても構わない。

【００４８】また、上記説明はマスクを用いた蒸着法に
より各色に発光するＥＬ層を形成する例を示したが、イ
ンクジェット法、スクリーン印刷法またはイオンプレー
ティング法を用いても良い。また、画素を囲むようにリ
ブを形成して、各色のＥＬ層を区分けしても良い。

【００４９】さらに、上記説明は赤、緑、青の三原色を
用いてカラー表示を行う例を示したが、単色の発光を示
すＥＬ表示装置であれば、赤、緑または青のいずれかの
発光を示すＥＬ層を全面的に形成しても良い。勿論、白
色発光のＥＬ層を形成してモノクロ表示のＥＬ表示装置
とすることも可能である。

【００５０】ＥＬ層５１は単層又は積層構造で用いられ
るが、積層構造で用いた方が発光効率が良いので好まし
い。一般的には画素電極上に正孔注入層／正孔輸送層／
発光層／電子輸送層の順に形成されるが、正孔輸送層／
発光層／電子輸送層、または正孔注入層／正孔輸送層／
発光層／電子輸送層／電子注入層のような構造でも良
い。本発明では公知のいずれの構造を用いても良いし、
ＥＬ層に対して蛍光性色素等をドーピングしても良い。

【００５１】有機ＥＬ材料としては、例えば、以下の米
国特許又は公開公報に開示された材料を用いることがで
きる。米国特許第４，３５６，４２９号、米国特許第
４，５３９，５０７号、米国特許第４，７２０，４３
２号、米国特許第４，７６９，２９２号、米国特許
第４，８８５，２１１号、米国特許第４，９５０，９
５０号、米国特許第５，０５９，８６１号、米国特
許第５，０４７，６８７号、米国特許第５，０７３，
４４６号、米国特許第５，０５９，８６２号、米国
特許第５，０６１，６１７号、米国特許第５，１５
１，６２９号、米国特許第５，２９４，８６９号、米
国特許第５，２９４，８７０号、特開平１０−１８９５
２５号公報、特開平８−２４１０４８号公報、特開平８
−７８１５９号公報。

【００５２】具体的には、正孔注入層としての有機材料
は次のような一般式で表されるものを用いることができ
る。

【００５３】

【化１】

【００５４】ここでＱはＮ又はＣ−Ｒ（炭素鎖）であ
り、Ｍは金属、金属酸化物又は金属ハロゲン化物であ
り、Ｒは水素、アルキル、アラルキル、アリル又はアル
カリルであり、Ｔ１、Ｔ２は水素、アルキル又はハロゲ
ンのような置換基を含む不飽和六員環である。

【００５５】また、正孔輸送層としての有機材料は芳香
族第三アミンを用いることができ、好ましくは次のよう
な一般式で表されるテトラアリルジアミンを含む。

【００５６】

【化２】

【００５７】ここでＡｒｅはアリレン群であり、ｎは１
から４の整数であり、Ａｒ、Ｒ₇、Ｒ₈、Ｒ₉はそれぞれ
選択されたアリル群である。

【００５８】また、ＥＬ層、電子輸送層又は電子注入層
としての有機材料は金属オキシノイド化合物を用いるこ
とができる。金属オキシノイド化合物としては以下のよ
うな一般式で表されるものを用いれば良い。

【００５９】

【化３】

【００６０】ここでＲ₂−Ｒ₇は置き換え可能であり、次
のような金属オキシノイド化合物を用いることもでき
る。

【００６１】

【化４】

【００６２】ここでＲ₂−Ｒ₇は上述の定義によるもので
あり、Ｌ₁−Ｌ₅は１から１２の炭素元素を含む炭水化物
群であり、Ｌ₁、Ｌ₂又はＬ₂、Ｌ₃は共にベンゾ環を形成
することができる。また、次のような金属オキシノイド
化合物でも良い。

【００６３】

【化５】

【００６４】ここでＲ₂−Ｒ₆は置き換え可能である。こ
のように有機ＥＬ材料としては有機リガンドを有する配
位化合物を含む。但し、以上の例は本発明のＥＬ材料と
して用いることのできる有機ＥＬ材料の一例であって、
これに限定する必要はまったくない。

【００６５】また、ＥＬ材料としてポリマー系材料を用
いても良い。代表的なポリマー系材料としては、ポリパ
ラフェニレンビニレン（ＰＰＶ）系やポリフルオレン系
などの高分子材料が挙げられる。カラー化するには、例
えば、赤色発光材料にはシアノポリフェニレンビニレ
ン、緑色発光材料にはポリフェニレンビニレン、青色発
光材料にはポリフェニレンビニレン及びポリアルキルフ
ェニレンが好ましい。

【００６６】なお、ＥＬ表示装置には大きく分けて四つ
のカラー化表示方式があり、Ｒ（赤）Ｇ（緑）Ｂ（青）
に対応した三種類のＥＬ素子を形成する方式、白色発光
のＥＬ素子とカラーフィルターを組み合わせた方式、青
色又は青緑発光のＥＬ素子と蛍光体（蛍光性の色変換
層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）
に透明電極を使用してＲＧＢに対応したＥＬ素子を重ね
る方式、がある。

【００６７】図１の構造はＲＧＢに対応した三種類のＥ
Ｌ素子を形成する方式を用いた場合の例である。なお、
図１には一つの画素しか図示していないが、同一構造の
画素が赤、緑又は青のそれぞれの色に対応して形成さ
れ、これによりカラー表示を行うことができる。しかし
本発明は発光方式に関わらず実施することが可能であ
り、上記四つの全ての方式を本発明に用いることができ
る。

【００６８】こうしてＥＬ層５２まで形成したら、その
上に透明導電膜（酸化物導電膜）でなる陽極５３を形成
する。膜厚は８０〜３００ｎｍ（好ましくは１００〜２
００ｎｍ）とすれば良い。本発明の場合、ＥＬ層で発生
した光は図１の上方向（基板と反対側の方向）に出力さ
れるので陽極５３はＥＬ層５２から発した光に対して透
明でなければならい。

【００６９】なお、本明細書中では、陰極５１（画素電
極４９と併せて陰極と考えても良い）、ＥＬ層５２及び
陽極５３で形成される発光素子をＥＬ素子と呼ぶ。図１
においてＥＬ素子は符号２０３で示す。

【００７０】また、５４は第２パッシベーション膜であ
り、膜厚は１０ｎｍ〜１μm（好ましくは２００〜５０
０ｎｍ）とすれば良い。第２パッシベーション膜５４を
設ける目的は、ＥＬ層５２を水分から保護する目的が主
であるが、放熱効果をもたせることも有効である。但
し、上述のようにＥＬ層は熱に弱いので、なるべく低温
（好ましくは室温から１２０℃までの温度範囲）で成膜
するのが望ましい。従って、プラズマＣＶＤ法、スパッ
タ法、真空蒸着法、イオンプレーティング法又は溶液塗
布法（スピンコーティング法）が望ましい成膜方法と言
える。

【００７１】こうして図１に示すような構造の画素部が
完成する。本発明の画素部はｎチャネル型ＴＦＴ２０４
とｐチャネル型ＴＦＴ２０５とでなるＣＭＯＳ回路が画
素電極４９の下に形成されており、このＣＭＯＳ回路を
基本単位として様々な素子、駆動回路又は信号処理部が
形成される。なお、図１は一画素に一つＣＭＯＳ回路が
形成されているという意味ではなく、画素内に駆動回路
など従来画素部の周辺に設けられていた回路が形成され
ることを意味している。

【００７２】従って、従来、画素部の周辺に設けられて
いた素子、駆動回路又は信号処理部は、各画素において
画素電極の下に形成されたＴＦＴで形成され、全体とし
て画素部の内部（画素部の内側）に形成される。

【００７３】なお、本発明の主旨は、基板と反対側に光
を出力させるＥＬ表示装置において、従来、画素部の周
辺に設けられていた回路又は素子を、画素部内のデッド
スペース（画素電極の下）に配置し、基板面積の有効活
用を図る点にある。従って、図１のＴＦＴ構造に限定さ
れるものではない。

【００７４】〔実施例１〕本発明の実施例について図２
〜図５を用いて説明する。ここでは、図１に示した画素
部を作製する方法について説明する。但し、説明を簡単
にするために、駆動回路に関しては基本単位であるＣＭ
ＯＳ回路を図示することとする。

【００７５】まず、図２（Ａ）に示すように、下地膜
（図示せず）を表面に設けた基板５０１を用意する。本
実施例では結晶化ガラス上に下地膜として１００ｎｍ厚
の窒化酸化珪素膜を２００ｎｍ厚の窒化酸化珪素膜とを
積層して用いる。この時、結晶化ガラス基板に接する方
の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿
論、下地膜を設けずに石英基板上に直接素子を形成して
も良い。

【００７６】次に基板５０１の上に４５ｎｍの厚さのア
モルファスシリコン膜５０２を公知の成膜法で形成す
る。なお、アモルファスシリコン膜に限定する必要はな
く、非晶質構造を含む半導体膜（微結晶半導体膜を含
む）であれば良い。さらに非晶質シリコンゲルマニウム
膜などの非晶質構造を含む化合物半導体膜でも良い。

【００７７】ここから図２（Ｃ）までの工程は本出願人
による特開平１０−２４７７３５号公報を完全に引用す
ることができる。同公報ではＮｉ等の元素を触媒として
用いた半導体膜の結晶化方法に関する技術を開示してい
る。

【００７８】まず、開口部５０３a、５０３bを有する保
護膜５０４を形成する。本実施例では１５０ｎｍ厚の酸
化珪素膜を用いる。そして、保護膜５０４の上にスピン
コート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含
有層）５０５を形成する。このＮｉ含有層の形成に関し
ては、前記公報を参考にすれば良い。

【００７９】次に、図２（Ｂ）に示すように、不活性雰
囲気中で５７０℃１４時間の加熱処理を加え、アモルフ
ァスシリコン膜５０２を結晶化する。この際、Ｎｉが接
した領域（以下、Ｎｉ添加領域という）５０６a、５０
６bを起点として、基板と概略平行に結晶化が進行し、
棒状結晶が集まって並んだ結晶構造でなるポリシリコン
膜５０７が形成される。

【００８０】次に、図２（Ｃ）に示すように、保護膜５
０５をそのままマスクとして１５族に属する元素（好ま
しくはリン）をＮｉ添加領域５０６a、５０６bに添加す
る。こうして高濃度にリンが添加された領域（以下、リ
ン添加領域という）５０８a、５０８bが形成される。

【００８１】次に、図２（Ｃ）に示すように、不活性雰
囲気中で６００℃１２時間の加熱処理を加える。この熱
処理によりポリシリコン膜５０７中に存在するＮｉは移
動し、最終的には殆ど全て矢印が示すようにリン添加領
域５０８a、５０８bに捕獲されてしまう。これはリンに
よる金属元素（本実施例ではＮｉ）のゲッタリング効果
による現象であると考えられる。

【００８２】この工程によりポリシリコン膜５０９中に
残るＮｉの濃度はＳＩＭＳ（質量二次イオン分析）によ
る測定値で少なくとも２×１０¹⁷atoms/cm³にまで低減
される。Ｎｉは半導体にとってライフタイムキラーであ
るが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状の
ＳＩＭＳ分析の測定限界であるので、実際にはさらに低
い濃度（２×１０¹⁷atoms/cm³以下）であると考えられ
る。

【００８３】こうして触媒を用いた結晶化され、且つ、
その触媒がＴＦＴの動作に支障を与えないレベルにまで
低減されたポリシリコン膜５０９が得られる。その後、
このポリシリコン膜５０９を用いた活性層５１０〜５１
３をパターニング工程により形成する。なお、この時、
後のパターニングにおいてマスク合わせを行うためのマ
ーカーを、上記ポリシリコン膜を用いて形成すると良
い。（図２（Ｄ））

【００８４】次に、図２（Ｅ）に示すように、５０ｎｍ
厚の窒化酸化シリコン膜をプラズマＣＶＤ法により形成
し、その上で酸化雰囲気中で９５０℃１時間の加熱処理
を加え、熱酸化工程を行う。なお、酸化雰囲気は酸素雰
囲気でも良いし、ハロゲン元素を添加した酸素雰囲気で
も良い。

【００８５】この熱酸化工程では活性層と上記窒化酸化
シリコン膜との界面で酸化が進行し、約１５ｎｍ厚のポ
リシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン
膜が形成される。即ち、３０ｎｍ厚の酸化シリコン膜と
５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性
層５１０〜５１３の膜厚はこの熱酸化工程によって３０
ｎｍとなる。

【００８６】次に、図３（Ａ）に示すように、レジスト
マスク５１５を形成し、ゲート絶縁膜５１４を介してｐ
型を付与する不純物元素（以下、ｐ型不純物元素とい
う）を添加する。ｐ型不純物元素としては、代表的には
１３族に属する元素、典型的にはボロンまたはガリウム
を用いることができる。この工程（チャネルドープ工程
という）はＴＦＴのしきい値電圧を制御するための工程
である。

【００８７】なお、本実施例ではジボラン（Ｂ₂Ｈ₆）を
質量分離しないでプラズマ励起したイオンドープ法でボ
ロンを添加する。勿論、質量分離を行うイオンインプラ
ンテーション法を用いても良い。この工程により１×１
０¹⁵〜１×１０¹⁸atoms/cm³（代表的には５×１０¹⁶〜
５×１０¹⁷atoms/cm³）の濃度でボロンを含む不純物領
域５１６〜５１８が形成される。

【００８８】次に、図３（Ｂ）に示すように、レジスト
マスク５１９a、５１９bを形成し、ゲート絶縁膜５１４
を介してｎ型を付与する不純物元素（以下、ｎ型不純物
元素という）を添加する。なお、ｎ型不純物元素として
は、代表的には１５族に属する元素、典型的にはリン又
は砒素を用いることができる。なお、本実施例ではフォ
スフィン（ＰＨ₃）を質量分離しないでプラズマ励起し
たプラズマドーピング法を用い、リンを１×１０¹⁸atom
s/cm³の濃度で添加する。勿論、質量分離を行うイオン
インプランテーション法を用いても良い。

【００８９】この工程により形成されるｎ型不純物領域
５２０、５２１には、ｎ型不純物元素が２×１０¹⁶〜５
×１０¹⁹atoms/cm³（代表的には５×１０¹⁷〜５×１０
¹⁸atoms/cm³）の濃度で含まれるようにドーズ量を調節
する。

【００９０】次に、図３（Ｃ）に示すように、添加され
たｎ型不純物元素及びｐ型不純物元素の活性化工程を行
う。活性化手段を限定する必要はないが、ゲート絶縁膜
５１４が設けられているので電熱炉を用いたファーネス
アニール処理が好ましい。また、図６（Ａ）の工程でチ
ャネル形成領域となる部分の活性層／ゲート絶縁膜界面
にダメージを与えてしまっている可能性があるため、な
るべく高い温度で加熱処理を行うことが望ましい。

【００９１】本実施例の場合には耐熱性の高い結晶化ガ
ラスを用いているので、活性化工程を８００℃１時間の
ファーネスアニール処理により行う。なお、処理雰囲気
を酸化性雰囲気にして熱酸化を行っても良いし、不活性
雰囲気で加熱処理を行っても良い。

【００９２】この工程によりｎ型不純物領域５２０、５
２１の端部、即ち、ｎ型不純物領域５２０、５２１の周
囲に存在するｎ型不純物元素を添加していない領域（図
３（Ａ）の工程で形成されたｐ型不純物領域）との境界
部（接合部）が明確になる。このことは、後にＴＦＴが
完成した時点において、ＬＤＤ領域とチャネル形成領域
とが非常に良好な接合部を形成しうることを意味する。

【００９３】次に、２００〜４００ｎｍ厚の導電膜を形
成し、パターニングしてゲート電極５２２〜５２５を形
成する。なお、ゲート電極は単層の導電膜で形成しても
良いが、必要に応じて二層、三層といった積層膜とする
ことが好ましい。ゲート電極の材料としては公知の導電
膜を用いることができる。（図３（Ｄ））

【００９４】具体的には、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、
クロム（Ｃｒ）、導電性を有するシリコン（Ｓｉ）から
選ばれた元素でなる膜、または前記元素の窒化物でなる
膜（代表的には窒化タンタル膜、窒化タングステン膜、
窒化チタン膜）、または前記元素を組み合わせた合金膜
（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金）、または
前記元素のシリサイド膜（代表的にはタングステンシリ
サイド膜、チタンシリサイド膜）を用いることができ
る。勿論、単層で用いても積層して用いても良い。

【００９５】本実施例では、５０ｎｍ厚の窒化タングス
テン（ＷＮ）膜と、３５０ｎｍ厚のタングステン（Ｗ）
膜とでなる積層膜を用いる。これはスパッタ法で形成す
れば良い。また、スパッタガスとしてＸｅ、Ｎｅ等の不
活性ガスを添加すると応力による膜はがれを防止するこ
とができる。

【００９６】またこの時、ゲート電極５２３、５２５は
それぞれｎ型不純物領域５２０、５２１の一部とゲート
絶縁膜５１４を挟んで重なるように形成する。この重な
った部分が後にゲート電極と重なったＬＤＤ領域とな
る。なお、ゲート電極５２４は断面では二つに見える
が、実際は電気的に接続されている。

【００９７】次に、図４（Ａ）に示すように、ゲート電
極５２２〜５２５をマスクとして自己整合的にｎ型不純
物元素（本実施例ではリン）を添加する。こうして形成
される不純物領域５２６〜５３２にはｎ型不純物領域５
２０、５２１の１／２〜１／１０（代表的には１／３〜
１／４）の濃度でリンが添加されるように調節する。具
体的には、１×１０¹⁶〜５×１０¹⁸atoms/cm³（典型的
には３×１０¹⁷〜３×１０¹⁸atoms/cm³）の濃度が好ま
しい。

【００９８】次に、図４（Ｂ）に示すように、ゲート電
極等を覆う形でレジストマスク５３３a〜５３３dを形成
し、ｎ型不純物元素（本実施例ではリン）を添加して高
濃度にリンを含む不純物領域５３４〜５４０を形成す
る。ここでもフォスフィン（ＰＨ₃）を用いたイオンド
ープ法で行い、この領域のリンの濃度は１×１０²⁰〜１
×１０²¹atoms/cm³（代表的には２×１０²⁰〜５×１０
²⁰atoms/cm³）となるように調節する。

【００９９】この工程によってｎチャネル型ＴＦＴのソ
ース領域若しくはドレイン領域が形成されるが、スイッ
チング用ＴＦＴは、図４（Ａ）の工程で形成したｎ型不
純物領域５２９〜５３１の一部を残す。この残された領
域が、図１におけるスイッチング用ＴＦＴのＬＤＤ領域
１５a〜１５dに対応する。

【０１００】次に、図４（Ｃ）に示すように、レジスト
マスク５３３a〜５３３dを除去し、新たにレジストマス
ク５４１を形成する。そして、ｐ型不純物元素（本実施
例ではボロン）を添加し、高濃度にボロンを含む不純物
領域５４２、５４３を形成する。ここではジボラン（Ｂ
₂Ｈ₆）を用いたイオンドープ法により３×１０²⁰〜３×
１０²¹atoms/cm³（代表的には５×１０²⁰〜１×１０²¹a
toms/cm³ノ）濃度となるようにボロンを添加する。

【０１０１】なお、不純物領域５４２、５４３には既に
１×１０¹⁶〜５×１０¹⁸atoms/cm³の濃度でリンが添加
されているが、ここで添加されるボロンはその少なくと
も３倍以上の濃度で添加される。そのため、予め形成さ
れていたｎ型の不純物領域は完全にＰ型に反転し、Ｐ型
の不純物領域として機能する。

【０１０２】次に、図４（Ｄ）に示すように、レジスト
マスク５４１を除去した後、第１層間絶縁膜５４４を形
成する。第１層間絶縁膜５４４としては、珪素を含む絶
縁膜を単層で用いるか、その中で組み合わせた積層膜を
用いれば良い。また、膜厚は４００ｎｍ〜１．５μmと
すれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪
素膜の上に８００ｎｍ厚の酸化珪素膜を積層した構造と
する。

【０１０３】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化する。活性化手段として
は、ファーネスアニール法が好ましい。本実施例では電
熱炉において窒素雰囲気中、５５０℃、４時間の熱処理
を行う。

【０１０４】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行い
水素化処理を行う。この工程は熱的に励起された水素に
より半導体膜の不対結合手を水素終端する工程である。
水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。

【０１０５】なお、水素化処理は第１層間絶縁膜５４４
を形成する間に入れても良い。即ち、２００ｎｍ厚の窒
化酸化珪素膜を形成した後で上記のように水素化処理を
行い、その後で残り８００ｎｍ厚の酸化珪素膜を形成し
ても構わない。

【０１０６】次に、図５（Ａ）に示すように、第１層間
絶縁膜５４４に対してコンタクトホールを形成し、ソー
ス配線５４５〜５４８と、ドレイン配線５４９〜５５１
を形成する。なお、本実施例ではこの電極を、チタン膜
を１００ｎｍ、チタンを含むアルミニウム膜を３００ｎ
ｍ、チタン膜１５０ｎｍをスパッタ法で連続形成した３
層構造の積層膜とする。勿論、他の導電膜でも良い。

【０１０７】次に、５０〜５００ｎｍ（代表的には２０
０〜３００ｎｍ）の厚さで第１パッシベーション膜５５
２を形成する。本実施例では第１パッシベーション膜５
５２として３００ｎｍ厚の窒化酸化シリコン膜を用い
る。これは窒化シリコン膜で代用しても良い。

【０１０８】この時、窒化酸化シリコン膜の形成に先立
ってＨ₂、ＮＨ₃等水素を含むガスを用いてプラズマ処理
を行うことは有効である。この前処理により励起された
水素が第１層間絶縁膜５４４に供給され、熱処理を行う
ことで、第１パッシベーション膜５５２の膜質が改善さ
れる。それと同時に、第１層間絶縁膜５４４に添加され
た水素が下層側に拡散するため、効果的に活性層を水素
化することができる。

【０１０９】次に、図５（Ｂ）に示すように、有機樹脂
からなる第２層間絶縁膜５５３を形成する。有機樹脂と
してはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブ
テン）等を使用することができる。特に、第２層間絶縁
膜５５３はＴＦＴが形成する段差を平坦化する必要があ
るので、平坦性に優れたアクリル膜が好ましい。本実施
例では２．５μmの厚さでアクリル膜を形成する。

【０１１０】次に、第２層間絶縁膜５５３、第１パッシ
ベーション膜５５２にドレイン配線５５１に達するコン
タクトホールを形成し、画素電極５５４を形成する。本
実施例では画素電極５５４として２００ｎｍ厚のアルミ
ニウム合金膜（１wt%のチタンを含有したアルミニウム
膜）を形成する。

【０１１１】次に、珪素を含む絶縁膜（本実施例では酸
化珪素膜）を５００ｎｍの厚さに形成し、画素電極５５
４に対応する位置に開口部を形成して第３層間絶縁膜５
５５を形成する。開口部を形成する際、ウェットエッチ
ング法を用いることで容易にテーパー形状の側壁とする
ことができる。開口部の側壁が十分になだらかでないと
段差に起因するＥＬ層の劣化が顕著な問題となってしま
う。

【０１１２】次に、陰極（ＭｇＡｇ電極）５５６及びＥ
Ｌ層５５７を、真空蒸着法を用いて大気解放しないで連
続形成する。なお、陰極５５６の膜厚は１８０〜３００
ｎｍ（典型的には２００〜２５０ｎｍ）、ＥＬ層５５７
の厚さは８０〜２００ｎｍ（典型的には１００〜１２０
ｎｍ）とすれば良い。

【０１１３】この工程では、まず赤色に対応する画素、
緑色に対応する画素及び青色に対応する画素に対して順
次陰極５５６を形成する。このとき、陰極５５６をパタ
ーニングするとなると大気解放しなくてはならず、次に
形成するＥＬ層との連続形成ができなくなってしまう。
そのため、陰極５５６はメタルマスク等を用いた真空蒸
着法により成膜時に物理的にパターン化することが望ま
しい。

【０１１４】そして各画素に設けられた陰極５５６を覆
うような形で真空蒸着法により各色に発光するＥＬ層５
５７を形成する。但し、ＥＬ層は溶液に対する耐性に乏
しいためフォトリソグラフィ技術を用いずに各色個別に
形成しなくてはならない。そこでメタルマスク等を用い
て所望の画素以外を隠して選択的に形成する。

【０１１５】即ち、まず赤色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて赤色発光の
ＥＬ層及び陰極を選択的に形成する。次いで、緑色に対
応する画素以外を全て隠すマスクをセットし、そのマス
クを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠す
マスクをセットし、そのマスクを用いて青色発光のＥＬ
層及び陰極を選択的に形成する。なお、ここでは全て異
なるマスクを用いるように記載しているが、同じマスク
を使いまわしても構わない。

【０１１６】本実施例のように真空蒸着法を用いて成膜
時にパターン化されるような形成方法とすれば、陰極５
５６とＥＬ層５５７を大気解放しないで連続的に形成す
ることが可能となり、ＥＬ素子の発光効率を高めること
ができる。

【０１１７】なお、ＥＬ層５５７としては公知の材料を
用いることができる。公知の材料としては、駆動電圧を
考慮すると有機材料を用いるのが好ましい。例えば正孔
注入層、正孔輸送層、発光層及び電子注入層でなる４層
構造をＥＬ層とすれば良い。また、本実施例ではＥＬ素
子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知
の他の材料であっても良い。

【０１１８】次に、ＥＬ層５５７を覆って透明導電膜で
なる陽極５５８を形成する。本実施例では酸化インジウ
ム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パ
ターニングを行って陽極とする。また、酸化インジウム
に２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電
膜や酸化スズを用いても良い。

【０１１９】最後に、窒化珪素膜でなる第２パッシベー
ション膜５５９を３００ｎｍの厚さに形成する。この第
２パッシベーション膜５５９によりＥＬ層５５７を水分
等から保護する。また、ＥＬ層５５７で発生した熱を逃
がす役割も果たす。

【０１２０】こうして図５（Ｃ）に示すような構造のア
クティブマトリクス型ＥＬ表示装置が完成する。なお、
本実施例の作製工程は一例に過ぎない。例えば、本実施
例では特開平１０−２４７７３５号公報に記載された手
段で活性層となる半導体膜を形成しているが、他の公知
の手段を用いても構わない。

【０１２１】また、ＬＤＤ領域の配置等は好ましい一例
を示したものであり、本実施例の構造に限定する必要は
ない。但し、活性層としてポリシリコン膜を用いる場合
は信頼性を高め、且つ、ポリシリコン膜を活性層として
用いる利点を生かす上でも本実施例の構造が好ましい。

【０１２２】〔実施例２〕実施例１に従って図５（Ｃ）
まで完成したら、さらに外気に曝されないように気密性
の高い保護フィルム（ラミネートフィルム、紫外線硬化
樹脂フィルム等）やセラミックス製シーリングカンなど
のハウジング材でパッケージング（封入）することが好
ましい。その際、ハウジング材の内部を不活性雰囲気に
したり、内部に吸湿性材料（例えば酸化バリウム）を配
置することでＥＬ層の信頼性（寿命）が向上する。

【０１２３】また、パッケージング等の処理により気密
性を高めたら、基板上に形成された素子又は回路から引
き回された端子と外部信号端子とを接続するためのコネ
クター（フレキシブルプリントサーキット：ＦＰＣ）を
取り付けて製品として完成する。このような出荷できる
状態にまでしたＥＬ表示装置を本明細書中ではＥＬモジ
ュールという。

【０１２４】ここで本発明のＥＬモジュールの構成を図
７（Ａ）、（Ｂ）を用いて説明する。基板７０１上には
画素部７０２、ゲート信号側駆動回路７０３、データ信
号側駆動回路７０４、信号処理部（分周波回路、昇圧回
路など、駆動回路以外の回路群）７０５が形成されてい
る。本発明ではゲート信号側駆動回路７０３、データ信
号側駆動回路７０４、又は信号処理部７０５が画素部の
内部（内側）に形成されている。また、図示されないが
それぞれの駆動回路又は信号処理部からの各種配線はＦ
ＰＣ７０６に至り外部機器へと接続される。

【０１２５】このとき画素部を囲むようにしてハウジン
グ材７０７を設ける。なお、ハウジング材７０７は画素
部７０２の外寸（高さ）よりも内寸（奥行き）が大きい
凹部を有する形状又はシート形状であり、透明な部材で
形成される。

【０１２６】また、ハウジング材７０７は図７（Ｂ）に
示すように接着剤７０８によって、基板７０１と共同し
て密閉空間７０９を形成するようにして基板７０１に固
着される。このとき、ＥＬ素子は完全に前記密閉空間に
封入された状態となり、外気から完全に遮断される。な
お、ハウジング材７０７は複数設けても構わない。

【０１２７】また、ハウジング材７０７の材質はガラ
ス、ポリマー等の絶縁性物質が好ましい。例えば、非晶
質ガラス（硼硅酸塩ガラス、石英等）、結晶化ガラス、
セラミックスガラス、有機系樹脂（アクリル系樹脂、ス
チレン系樹脂、ポリカーボネート系樹脂、エポキシ系樹
脂等）、シリコーン系樹脂が挙げられる。

【０１２８】また、接着剤７０８の材質は、エポキシ系
樹脂、アクリレート系樹脂等の接着剤を用いることが可
能である。さらに、熱硬化性樹脂や光硬化性樹脂を接着
剤として用いることもできる。但し、可能な限り酸素、
水分を透過しない材質であることが必要である。

【０１２９】さらに、ハウジング材７０７と基板７０１
との間の空隙７０９は不活性ガス（アルゴン、ヘリウ
ム、窒素等）を充填しておくことが望ましい。また、ガ
スに限らず不活性液体（パーフルオロアルカンに代表さ
れるの液状フッ素化炭素等）を用いることも可能であ
る。不活性液体に関しては特開平８−７８５１９号で用
いられているような材料で良い。

【０１３０】また、空隙７０９に乾燥剤を設けておくこ
とも有効である。乾燥剤としては特開平９−１４８０６
６号公報に記載されているような材料を用いることがで
きる。典型的には酸化バリウムを用いれば良い。

【０１３１】また、画素部には個々に孤立したＥＬ素子
を有する複数の画素が設けられ、それらは全て陽極７１
０を共通電極として有している。陽極７１０は７１１で
示される領域において、画素電極と同一材料でなる接続
配線７１２を介して入出力配線７１３に接続される。入
出力配線７１３は陽極７１０に所定の電圧を与えるため
の配線であり、導電性ペースト７１４を介してＦＰＣ７
０６に接続される。

【０１３２】ここで領域７１１におけるコンタクト構造
を実現するための作製工程について図８を用いて説明す
る。

【０１３３】まず、実施例１の工程に従って図５（Ａ）
の状態を得る。このとき、基板端部にあるコンタクト部
（図７（Ｂ）において７１１で示される領域）において
第１層間絶縁膜５４４及びゲート絶縁膜５１４を除去
し、その上に入出力配線７１３を形成する。勿論、図５
（Ａ）のソース配線やドレイン配線と同時に形成され
る。（図８（Ａ））

【０１３４】次に、図５（Ｂ）において第２層間絶縁膜
５５３及び第１パッシベーション膜５５２をエッチング
する際に、８０１で示される領域を除去し、且つ開孔部
８０２を形成する。そして、開孔部８０２を覆うように
して接続配線７１２を形成する。勿論、この接続配線７
１２は図５（Ｂ）において画素電極５５４と同時に形成
される。（図８（Ｂ））

【０１３５】この状態で画素部ではＥＬ素子の形成工程
（第３層間絶縁膜、陰極及びＥＬ層の形成工程）が行わ
れる。この際、図８に示される領域ではマスク等を用い
て第３層間絶縁膜やＥＬ素子が形成されないようにす
る。そして、ＥＬ層５５７を形成した後、別のマスクを
用いて陽極５５８を形成する。これにより陽極５５８と
入出力配線７１３とが接続配線７１２を介して電気的に
接続される。さらに、第２パッシベーション膜５５９を
設けて図８（Ｃ）の状態を得る。

【０１３６】以上の工程により図７（Ｂ）の７１１で示
される領域のコンタクト構造が実現される。そして、入
出力配線７１３はハウジング材７０７と基板７０１との
隙間（但し接着剤７０８で充填されている。即ち、接着
剤７０８は入出力配線の段差を十分に平坦化しうる厚さ
が必要である。）を通ってＦＰＣ７０６に接続される。
なお、接着剤７０８が設けられる部分はハウジング材７
０７と基板７０１とで圧迫されるため、素子や回路が存
在すると破壊される可能性があるが、図７（Ｂ）のよう
に配線が通っているだけならば問題はない。

【０１３７】なお、本実施例に示したアクティブマトリ
クス型ＥＬ表示装置の作製方法は実施例１に従えば良
い。

【０１３８】〔実施例３〕本実施例では本発明のアクテ
ィブマトリクス型ＥＬ表示装置における画素部の断面構
造について図１０を用いて説明する。なお、図１０にお
いて図１と同一の部分に関しては図１と同一の符号を引
用する。

【０１３９】図１０において、１００１は電流供給線で
あり、電流制御用ＴＦＴ（図示せず）のソース領域へと
接続されている。また、１００２はデータ配線であり、
スイッチング用ＴＦＴ（図示せず）のソース領域に接続
されている。

【０１４０】ゲート配線と平行な方向において隣接する
画素間には、上記電流供給線１００１とデータ配線１０
０２とが存在する。従って、異なる画素内に形成された
駆動回路用ＴＦＴ（駆動回路の一部を形成するＴＦＴ）
を相互に接続するためには、電流供給線１００１とデー
タ配線１００２とをまたぐことになる。

【０１４１】この場合、本実施例に示すような方法が挙
げられる。一つ目は、ゲート電極３９、４３と同時に第
１接続配線１００３を形成し、この第１接続配線１００
３によりデータ配線等の下をくぐる方式である。本実施
例では電流供給線１００１とＣＭＯＳ回路１０００bと
を接続するためにこの方式を用いている。

【０１４２】また、二つ目は第２接続配線１００４を形
成し、この第１接続配線１００４により電流供給線１０
０１及び／又はデータ配線１００２をまたぐ方式であ
る。本実施例ではＣＭＯＳ回路１０００aとＣＭＯＳ回
路１０００bとを接続するためにこの方式を用いてい
る。

【０１４３】この場合、図５（Ｂ）の工程において、第
２層間絶縁膜５５３にコンタクトホールを開けた後に、
画素電極ではなく第２接続配線１００４を形成すれば良
い。そして、次に第２接続配線１００４を覆う層間絶縁
膜を形成し、コンタクトホールを開けて画素電極を形成
すれば良い。

【０１４４】なお、本実施例では電流供給線１００１及
びデータ配線１００２が同一の層で形成されているが、
別々の層であっても良い。即ち、電流供給線１００１又
はデータ配線１００２を、図１０の第２接続配線１００
４の層に形成すれば良い。その場合、電流供給線及びデ
ータ配線を超えるには、ゲート配線と同一の層で第２接
続配線を形成すれば良い。

【０１４５】以上のように、本実施例では電流供給線及
びデータ配線とは異なる層に形成された接続配線を用
い、それにより上記電流供給線及びデータ配線を乗り越
える点に特徴がある。本実施例の接続配線としては、ゲ
ート配線と同一の配線、又はデータ配線と画素電極との
間の層に設けた配線を用いることができる。

【０１４６】なお、本実施例の構造は、実施例１を参照
すれば容易に作製することができる。また、実施例２に
示したＥＬ表示装置に本実施例の構成を組み合わせて実
施することは可能である。

【０１４７】〔実施例４〕本実施例では、実施例３の構
成を用いて画素内に駆動回路を形成した場合の例につい
て説明する。具体的には、画素部の内部（内側）にシフ
トレジスタを形成した例について示す。

【０１４８】図１１（Ａ）は画素部のある一画素を拡大
した上面図、図１１（Ｂ）はその回路図である。スイッ
チング用ＴＦＴ２０１と電流制御用ＴＦＴ２０２は図１
の同符号のＴＦＴに相当する。１１０１は保持容量であ
り、電流制御用ＴＦＴ２０２のゲートにかかる電圧を１
フレーム期間保持する役割を果たす。但し、スイッチン
グ用ＴＦＴ２０１をマルチゲート構造としてＴＦＴのオ
フ電流を極力低減すれば、保持容量１１０１を省略する
ことも可能である。

【０１４９】本実施例ではこの保持容量１１０１を電流
制御用ＴＦＴ２０２のゲート電極と電流供給線１１０２
との間で形成している。勿論、電流制御用ＴＦＴのソー
ス領域と電流制御用ＴＦＴ２０２のゲート電極（ゲート
配線も含む）との間で容量を形成しても良い。

【０１５０】また、画素内にはシフトレジスタの一部
（フリップフロップ回路）が示されており、インバータ
１１０３、クロックドインバータ１１０４、１１０５の
三つで一つのフリップフロップ回路を形成している。実
際のシフトレジスタはこのフリップフロップ回路が直列
に接続されている。

【０１５１】また、Ｖgはゲート信号、Ｖsはソース信号
（データ信号）、Ｖdd1（電流供給線１１０２）はＥＬ
素子２０３の陰極に与える陰極信号、Ｖckはクロック信
号（Ｖckの上にバーが付してあるものはＶckの反転信号
を意味する）、Ｖdd2はクロックドインバータの正側信
号、Ｖdd3はクロックドインバータの負側信号である。
なお、本実施例ではＶdd1には接地電位が与えられる。

【０１５２】本実施例のような構造では、一画素に一つ
のフリップフロップ回路が形成され、隣接する画素内に
設けられて別のフリップフロップ回路と直列に接続され
る。そして、Ｖck等が画素間をまたぐ時、図１０におい
て１００４で示したような接続配線１１０６〜１１１５
を用いれば良い。

【０１５３】なお、接続配線１１１４、１１１５はデー
タ配線や電流供給線と同時に形成しても良い。即ち、交
差する際に同一層でなければ問題はなく、ある配線が他
の配線をまたぐ時に他の配線をどの層で形成するかは実
施者が適宜設計すれば良い。

【０１５４】なお、本実施例の構成は、実施例１〜３の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０１５５】〔実施例５〕本実施例では、アクティブマ
トリクス型ＥＬ表示装置の画素構造を実施例４とは異な
る構造とした場合の一例を説明する。具体的には、図１
１に示した画素構造において、ゲート配線の材料を異な
るものとした例を図１２に示す。なお、図１２は図１１
の構造とほぼ同じであるので異なる部分だけを説明す
る。

【０１５６】なお、本実施例ではスイッチング用ＴＦＴ
をトリプルゲート構造としてオフ電流を１０pＡ以下
（好ましくは１pＡ以下）にしている。そのため、図１
１に示した保持容量１１０１は省略している。

【０１５７】図１２において、６１a〜６１cは実施例１
のゲート電極と同様に窒化タングステン膜とタングステ
ン膜の積層膜で形成されたゲート電極である。これらは
図１２に示すように各々孤立したパターンとしても良い
し、各々電気的に接続されたパターンとしても良いが、
形成された時点では電気的にフローティング状態にあ
る。

【０１５８】ゲート電極６１a〜６１cとしては窒化タン
タル膜とタンタル膜の積層膜やモリブデンとタングステ
ンの合金膜など他の導電膜を用いても良い。しかしなが
ら、３μm以下（好ましくは２μm以下）の微細な線幅を
形成しうる加工性に優れた膜であることが望ましい。ま
た、ゲート絶縁膜を拡散して活性層中へ侵入するような
元素を含む膜でないことが望ましい。

【０１５９】これに対して、ゲート配線６２としてゲー
ト電極６１a〜６１cよりも低抵抗な導電膜、代表的には
アルミニウムを主成分とする合金膜や銅を主成分とする
合金膜を用いる。ゲート配線６２には特に微細な加工性
は要求されない。また、活性層と重なることもないので
絶縁膜中を拡散しやすいアルミニウムや銅を含んでいて
も問題とはならない。

【０１６０】本実施例の構造とする場合、実施例１の図
４（Ｄ）の工程において第１層間絶縁膜５４４を形成す
る前に活性化工程を行えば良い。この場合、ゲート電極
６１a〜６１cが露呈した状態で熱処理を加えることにな
るが、十分に不活性な雰囲気、好ましくは酸素濃度が１
ppm以下である不活性雰囲気で熱処理を行う分にはゲー
ト電極６１a〜６１cが酸化されることはない。即ち、酸
化により抵抗値が増加することもないし、除去の困難は
絶縁膜（酸化膜）で覆われてしまうようなこともない。

【０１６１】そして、活性化工程が終了したら、アルミ
ニウム又は銅を主成分とする導電膜を形成し、パターニ
ングによりゲート配線６２を形成すればよい。この時点
でゲート電極６１a〜６１cとゲート配線６２との接触す
る部分では良好なオーミックコンタクトが確保され、ゲ
ート電極６１a〜６１cに所定のゲート電圧を加えること
が可能となる。

【０１６２】本実施例のような構造によってゲート配線
の配線抵抗を極力低減することは、配線遅延を低減する
上で非常に有効である。なお、本実施例において図１２
に示した画素構造は本発明を何ら限定するものではな
く、好ましい一例に過ぎない。また、本実施例は、実施
例１〜３のいずれの構成とも自由に組み合わせて実施す
ることが可能である。

【０１６３】〔実施例６〕図１に示した構造において、
活性層と基板１１との間に設けられる下地膜１２とし
て、放熱効果の高い材料を用いることは有効である。特
に電流制御用ＴＦＴは長時間に渡って比較的多くの電流
を流すことになるため発熱しやすく、自己発熱による劣
化が問題となりうる。そのような場合に、本実施例のよ
うに下地膜が放熱効果を有することでＴＦＴの熱劣化を
抑制することができる。

【０１６４】放熱効果をもつ透光性材料としては、Ｂ
（ホウ素）、Ｃ（炭素）、Ｎ（窒素）から選ばれた少な
くとも一つの元素と、Ａｌ（アルミニウム）、Ｓｉ（珪
素）、Ｐ（リン）から選ばれた少なくとも一つの元素と
を含む絶縁膜が挙げられる。

【０１６５】例えば、窒化アルミニウム（ＡｌｘＮｙ）
に代表されるアルミニウムの窒化物、炭化珪素（Ｓｉｘ
Ｃｙ）に代表される珪素の炭化物、窒化珪素（ＳｉｘＮ
ｙ）に代表される珪素の窒化物、窒化ホウ素（ＢｘＮ
ｙ）に代表されるホウ素の窒化物、リン化ホウ素（Ｂｘ
Ｐｙ）に代表されるホウ素のリン化物を用いることが可
能である。また、酸化アルミニウム（ＡｌｘＯｙ）に代
表されるアルミニウムの酸化物は透光性に優れ、熱伝導
率が２０Ｗｍ^-1Ｋ^-1であり、好ましい材料の一つと言え
る。なお、上記透光性材料において、ｘ、ｙは任意の整
数である。

【０１６６】また、上記化合物に他の元素を組み合わせ
ることもできる。例えば、酸化アルミニウムに窒素を添
加して、ＡｌＮｘＯｙで示される窒化酸化アルミニウム
を用いることも可能である。この材料にも放熱効果だけ
でなく、水分やアルカリ金属等の侵入を防ぐ効果があ
る。なお、上記窒化酸化アルミニウムにおいて、ｘ、ｙ
は任意の整数である。

【０１６７】また、特開昭６２−９０２６０号公報に記
載された材料を用いることができる。即ち、Ｓｉ、Ａ
ｌ、Ｎ、Ｏ、Ｍを含む絶縁膜（但し、Ｍは希土類元素の
少なくとも一種、好ましくはＣｅ（セリウム），Ｙｂ
（イッテルビウム），Ｓｍ（サマリウム），Ｅｒ（エル
ビウム），Ｙ（イットリウム）、Ｌａ（ランタン）、Ｇ
ｄ（ガドリニウム）、Ｄｙ（ジスプロシウム）、Ｎｄ
（ネオジウム）から選ばれた少なくとも一つの元素）を
用いることもできる。これらの材料にも放熱効果だけで
なく、水分やアルカリ金属等の侵入を防ぐ効果がある。

【０１６８】また、少なくともダイヤモンド薄膜又はア
モルファスカーボン膜（特にダイヤモンドに特性の近い
もの、ダイヤモンドライクカーボン等と呼ばれる。）を
含む炭素膜を用いることもできる。これらは非常に熱伝
導率が高く、放熱層として極めて有効である。但し、膜
厚が厚くなると褐色を帯びて透過率が低下するため、な
るべく薄い膜厚（好ましくは５〜１００ｎｍ）で用いる
ことが好ましい。

【０１６９】また、上記放熱効果をもつ材料からなる薄
膜を単体で用いることもできるが、これらの薄膜と、珪
素を含む絶縁膜とを積層して用いても良い。

【０１７０】なお、本実施例の構成は、実施例１〜５の
いずれの構成とも自由に組み合わせて実施することが可
能である。

【０１７１】〔実施例７〕実施例１ではＥＬ層として有
機ＥＬ材料を用いることが好ましいとしたが、本発明は
無機ＥＬ材料を用いても実施できる。但し、現在の無機
ＥＬ材料は非常に駆動電圧が高いため、そのような駆動
電圧に耐えうる耐圧特性を有するＴＦＴを用いなければ
ならない。

【０１７２】または、将来的にさらに駆動電圧の低い無
機ＥＬ材料が開発されれば、本発明に適用することは可
能である。

【０１７３】また、本実施例の構成は、実施例１〜６の
いずれの構成とも自由に組み合わせることが可能であ
る。

【０１７４】〔実施例８〕本発明を実施して形成された
アクティブマトリクス型ＥＬ表示装置（ＥＬモジュー
ル）は、自発光型であるため液晶表示装置に比べて明る
い場所での視認性に優れている。そのため本発明は直視
型のＥＬディスプレイ（ＥＬモジュールを組み込んだ表
示ディスプレイを指す）に対して実施することが可能で
ある。ＥＬディスプレイとしてはパソコンモニタ、ＴＶ
放送受信用モニタ、広告表示モニタ等が挙げられる。

【０１７５】また、本発明は上述のＥＬディスプレイも
含めて、表示ディスプレイを部品として含むあらゆる電
子装置に対して実施することが可能である。

【０１７６】そのような電子装置としては、ＥＬディス
プレイ、ビデオカメラ、デジタルカメラ、頭部取り付け
型ディスプレイ（ヘッドマウントディスプレイ等）、カ
ーナビゲーション、パーソナルコンピュータ、携帯情報
端末（モバイルコンピュータ、携帯電話または電子書籍
等）、記録媒体を備えた画像再生装置（具体的にはコン
パクトディスク（ＣＤ）、レーザーディスク（登録商
標）（ＬＤ）又はデジタルバーサタイルディスク（ＤＶ
Ｄ）等の記録媒体を再生し、その画像を表示しうるディ
スプレイを備えた装置）などが挙げられる。それら電子
装置の例を図１３に示す。

【０１７７】図１３（Ａ）はパーソナルコンピュータで
あり、本体２００１、筐体２００２、表示部２００３、
キーボード２００４を含む。本発明は表示部２００３に
用いることができる。

【０１７８】図１３（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６を含む。本発明を表示部２１０２に用いることができ
る。

【０１７９】図１３（Ｃ）は頭部取り付け型のＥＬディ
スプレイの一部（右片側）であり、本体２３０１、信号
ケーブル２３０２、頭部固定バンド２３０３、表示モニ
タ２３０４、光学系２３０５、表示装置２３０６を含
む。本発明は表示装置２３０６に用いることができる。

【０１８０】図１３（Ｄ）は記録媒体を備えた画像再生
装置（具体的にはＤＶＤ再生装置）であり、本体２４０
１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、
操作スイッチ２４０３、表示部（ａ）２４０４、表示部
（ｂ）２４０５を含む。表示部（ａ）は主として画像情
報を表示し、表示部（ｂ）は主として文字情報を表示す
るが、本発明はこれら表示部（ａ）、（ｂ）に用いるこ
とができる。なお、記録媒体を備えた画像再生装置とし
ては、ＣＤ再生装置、ゲーム機器などに本発明を用いる
ことができる。

【０１８１】図１３（Ｅ）は携帯型（モバイル）コンピ
ュータであり、本体２５０１、カメラ部２５０２、受像
部２５０３、操作スイッチ２５０４、表示部２５０５を
含む。本発明は表示部２５０５に用いることができる。

【０１８２】図１３（Ｆ）はＥＬディスプレイであり、
筐体２６０１、支持台２６０２、表示部２６０３を含
む。本発明は表示部２６０３に用いることができる。Ｅ
Ｌディスプレイは視野角が広いため液晶ディスプレイに
比べて大画面化した場合において有利であり、対角１０
インチ以上（特に対角３０インチ以上）のディスプレイ
において有利である。

【０１８３】また、将来的にＥＬ材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。

【０１８４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子装置に適用することが可能であ
る。また、本実施例の電子装置は実施例１〜７のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。

【０１８５】

【発明の効果】本発明を実施することにより基板と反対
側に光を出力する動作をするアクティブマトリクス型Ｅ
Ｌ表示装置において、画素部の内部（画素部と同一の領
域）に駆動回路や他の信号処理部を形成することが可能
となり、アクティブマトリクス型ＥＬ表示装置の小型化
が実現される。

【０１８６】また、基板上に形成されるＴＦＴ自体も各
回路又は素子が必要とする性能に併せて最適な構造のＴ
ＦＴを配置することで、信頼性の高いアクティブマトリ
クス型ＥＬ表示装置を実現している。

【０１８７】そして、そのようなアクティブマトリクス
型ＥＬ表示装置を表示ディスプレイとして具備すること
で、小型で信頼性の高い高性能な電子装置を生産するこ
とが可能となる。

【図面の簡単な説明】

【図１】ＥＬ表示装置の断面構造を示す図。

【図２】ＥＬ表示装置の作製工程を示す図。

【図３】ＥＬ表示装置の作製工程を示す図。

【図４】ＥＬ表示装置の作製工程を示す図。

【図５】ＥＬ表示装置の作製工程を示す図。

【図６】ＥＬ表示装置の光の出力方向を説明するた
めの図。

【図７】ＥＬモジュールの外観を示す図。

【図８】コンタクト構造の作製工程を示す図。

【図９】ＥＬ表示装置の画素部の構成を示す図。

【図１０】ＥＬ表示装置の断面構造を示す図。

【図１１】ＥＬ表示装置の画素部の上面構造を示す
図。

【図１２】ＥＬ表示装置の画素部の上面構造を示す
図。

【図１３】電子装置の具体例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２３Ｇ０９Ｇ 3/20 ６２３Ｈ６８０６８０Ｇ 3/30 3/30 ＪＨ０５Ｂ 33/14 Ｈ０５Ｂ 33/14 Ａ

Claims

【特許請求の範囲】

【請求項１】同一基板上に画素部と駆動回路とが形成さ
れたＥＬ表示装置であって、前記画素部の内部に前記駆動回路の一部又は全部が形成
されていることを特徴とするＥＬ表示装置。
【請求項２】同一基板上に画素部と駆動回路とが形成さ
れたＥＬ表示装置であって、前記駆動回路の一部又は全部は、前記画素部に形成され
た画素電極の下に形成されていることを特徴とするＥＬ
表示装置。
【請求項３】同一基板上に画素部、駆動回路及び信号処
理部とが形成されたＥＬ表示装置であって、前記画素部の内部に前記駆動回路の一部若しくは全部又
は前記信号処理部の一部若しくは全部が形成されている
ことを特徴とするＥＬ表示装置。
【請求項４】同一基板上に画素部、駆動回路及び信号処
理部とが形成されたＥＬ表示装置であって、前記駆動回路の一部若しくは全部又は前記信号処理部の
一部若しくは全部は、前記画素部に形成された画素電極
の下に形成されていることを特徴とするＥＬ表示装置。
【請求項５】請求項１乃至請求項４のいずれか一におい
て、前記画素電極はＥＬ素子の陰極と接続されているこ
とを特徴とするＥＬ表示装置。
【請求項６】請求項１乃至請求項４のいずれか一におい
て、前記駆動回路とは少なくともシフトレジスタを含む
ことを特徴とするＥＬ表示装置。
【請求項７】請求項１乃至請求項６のいずれか一に記載
されたＥＬ表示装置を備えたことを特徴とする電子装
置。