JP4176164B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4176164B2
JP4176164B2 JP21931396A JP21931396A JP4176164B2 JP 4176164 B2 JP4176164 B2 JP 4176164B2 JP 21931396 A JP21931396 A JP 21931396A JP 21931396 A JP21931396 A JP 21931396A JP 4176164 B2 JP4176164 B2 JP 4176164B2
Authority
JP
Japan
Prior art keywords
region
semiconductor device
high resistance
source
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21931396A
Other languages
English (en)
Other versions
JPH1051004A (ja
Inventor
宏勇 張
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21931396A priority Critical patent/JP4176164B2/ja
Publication of JPH1051004A publication Critical patent/JPH1051004A/ja
Application granted granted Critical
Publication of JP4176164B2 publication Critical patent/JP4176164B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタの構成に関する。特に、極性の反転した信号に対する動作の対称性に優れた薄膜トランジスタに関する。
【0002】
【従来の技術】
従来よりガラス基板や石英基板上に形成される薄膜トランジスタが知られている。薄膜トランジスタは液晶表示装置や各種集積回路に利用することができる。
【0003】
図4に示すのは、一般的な構成を有する薄膜トランンジスタを上方から見たものである。
【0004】
図4において、11がソースコンタクトであり、12がソース領域である。また、15がドレインコンタクトであり、14がドレイン領域である。また13がチャネル形成領域である。18はチャネル形成領域に図示しないゲイト絶縁膜を介して配置されたゲイト電極である。
【0005】
16と17はチャネル形成領域13に隣接して配置された低濃度不純物領域である。この低濃度不純物領域は、ソース及びドレイン領域よりも導電型を付与する不純物を低濃度に含んでいる。
【0006】
一般にドレイン領域側の低濃度不純物領域17がLDD(ライトドープドレイン)領域と称されている。
【0007】
低濃度不純物領域を設けるのは、チャネル領域とドレイン領域との間に形成される高電界を緩和させることにより、OFF電流の低減と劣化の抑制を得るためである。
【0008】
【発明が解決しようとする課題】
一般に薄膜トランジスタは高周波(MHz帯以上の周波数)の信号を扱う。そして動作形態によっては、ソース/ドレイン間に加わる電圧の極性が所定の周期で反転したものとなるような動作が要求される場合がある。
【0009】
このような極性を反転させる動作を行わす場合(反転動作という)、図4に示すような構成におけるソース領域12とドレイン領域14の役割は、機能的な観点からは反転するものとなる。以下においては、便宜上12をソース領域、14をドレイン領域と定義する。
【0010】
低濃度不純物領域15及び16を形成するには、レジストマスクを利用して活性層に対する不純物イオンの注入量を選択的に異ならせる方法が利用される。
【0011】
この場合、フォトリソグラフィー工程におけるマスク合わせ精度のズレに起因して、低濃度不純物領域15と16の寸法が僅かに異なってしまう。基板面積が小さければ、このズレは無視できるレベルのものであるが、大面積を有するアクティブマトリクス型の液晶表示装置等においては、上記寸法のズレは、μmオーダーとなってしまう。
【0012】
一般に図4の低濃度不純物領域の寸法は、1〜2μm程度である。従って、低濃度不純物領域16と17の設定寸法は、マスク合わせ精度の影響を大きく受けることになる。
【0013】
このような場合、低濃度不純物領域15と16の寸法が互いに大きく異なるものとなる。
【0014】
その結果、それぞれの低濃度不純物領域が示す抵抗が異なることになり、ソース領域12に加わる信号電圧が反転した場合における動作の対称性が崩れることになる。
【0015】
例えば、図4に示す薄膜トランジスタをNチャネル型とする。また、低濃度不純物領域は16だけが存在しているとする。(15の低濃度不純物領域が存在しないものとする)
【0016】
即ち、ソース/チャネル間とドレイン/チャネル間の抵抗が大きく異なる状態を想定する。
【0017】
この状況において、ソース領域12の電位がグランドレベル(または所定の定電位)に比較して低い状態を考える。この場合、ON動作によってソース領域12からドレイン領域14にキャリアである電子が移動する。(動作状態A)
【0018】
他方、上記動作状態Aに対してソース領域12に供給される信号電圧の極性が反転した場合を考える。この状態においては、ON動作によってドレイン領域14からソース領域12にキャリアである電子が移動する。(動作状態B)
【0019】
この反転した動作状態Bにおいては、ソース領域12とドレイン領域14の役割は、動作状態Aに対して逆転したものとなる。
【0020】
この場合は、ドレイン領域側だけに低濃度不純物領域16が配置された状況を考えている。従って、上記動作状態Aと動作状態Bとでは、薄膜トランジスタの動作インピーダンスは異なるものとなる。
【0021】
このことは、2つの動作状態において、移動するキャリアの経路が異なることに起因する。即ち、動作状態Aにおいては、キャリア(電子)は、ソース領域12からチャネル領域13に入り(この場合、16の領域は存在しないものと設定してある)、さらに低濃度不純物領域17を通過して、ドレイン領域14に至る経路を移動する。
【0022】
他方、動作状態Bにおいては、キャリア(電子)は、ドレイン領域14から低濃度不純物領域17を通過してチャネル領域13に入り、ドレイン領域12に至る経路を移動する。
【0023】
絶縁ゲイト型の電界効果トランジスタにおいては、低濃度不純物領域のような高抵抗領域がチャネルに対してキャリアの流入側にあるのか、あるいは流出側にあるのか、ということは、動作状態に大きな違いを与える。
【0024】
従ってこのような場合、ソース領域12に供給される信号電圧の極性が反転することで、薄膜トランジスタの動作状態は異なるものとなる。これは、ドレイン領域14側だけに低濃度不純物領域が配置されていることに起因する。(ここではそのような設定としている)
【0025】
この現象は、低濃度不純物領域16と17の寸法が異なる場合にも同様に発生する。
【0026】
このような状況は、同じ情報を取り扱う場合において、信号の極性を反転して動作させる場合に問題となる。
【0027】
上記の問題は、前述した不可避に発生してしまうマスク合わせのズレに起因しても生じる。
【0028】
本明細書で開示する発明は、上記マスク合わせのズレに起因して生じる薄膜トランジスタの動作の対称性の崩れを抑制する技術を提供することを課題とする。
【0029】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図1に上面からみた概要を示すように、
2つのソース領域105及び108と、
2つのチャネル領域115及び116と、
1つのドレイン領域107と、
前記チャネル領域とそれぞれのドレイン領域との間に配置された2つの高抵抗領域113及び114と、
が形成された活性層を有し、
前記2つのソース領域は配線112により接続されており、
前記2つのチャネル領域にはゲイト電極103及び104より共通の駆動信号が供給されることを特徴とする。
【0030】
上記構成において、高抵抗領域は、ソース及びドレイン領域よりも低濃度に導電型を付与する不純物がドーピングされた低濃度不純物領域、またはドーピングを行わない真性または実質的に真性な領域でもって構成される。即ち、高抵抗領域は、ソース及びドレイン領域よりも高いシート抵抗(低い導電率)を有した領域として定義される。
【0031】
また高抵抗領域は、2つに限定されるものでなく、さらにソース領域側に配置する構成としてもよい。即ち、チャネル領域115とソース領域105との間、及びチャネル領域116とソース領域108との間に高抵抗領域を配置する構造としてもよい。
【0032】
本明細書で開示する発明は、高抵抗領域113と114とをマスクを用いた被自己製造プロセスにより形成することを前提としている。従って、個々の製品(本明細書で開示する発明を利用した個々の製品)は、それぞれマスク合わせ時のズレに起因して、113と114とで示される2つの高抵抗領域の寸法が互いに異なるものとなる。特に基板面積を大きくなった場合、そのことが顕在化する。
【0033】
なお、上記の工程領域の寸法というのは、ソース領域とドレイン領域を結ぶ線上におけるものとして定義される。
【0034】
他の発明の構成は、図1にその具体的な構成例を示すように、
2つのソース領域115及び116と、
1つのドレイン領域107と、
前記ソース領域105及び108からドレイン領域107へ至る2つの経路と、
前記経路のそれぞれに形成された複数の高抵抗領域113及び114と、
を有していることを特徴とする。
【0035】
上記構成においては、高抵抗領域の形成時におけるマスク合わせのズレが生じ、その寸法がズレてしまっても、個々の高抵抗領域の寸法の和は一定または概略一定なものとなる。
【0036】
例えば、マスク合わせ時のズレにより、高抵抗領域113の寸法が大きくなれば、高抵抗領域114の寸法は小さくなる。またマスク合わせ時のズレが逆の方向となれば、寸法の大小関係もまた逆になる。そして、マスク合わせのズレに係わらず(当然ズレの限界はあるが)高抵抗領域113と114の和は一定なものとなる。
【0037】
【発明の実施の形態】
図1に示すように、2つのソース領域105と108とを共通化し、それぞれのソース領域からドレイン領域107への経路を2つ設けることで、高抵抗領域113と114の寸法の違いが生じても、ソース領域への信号電圧の極性の反転による動作の対称性を保持することができる。
【0038】
即ち、高抵抗領域113と114の寸法が、マスク合わせ時のズレにより、一方が大きく、かつ他方が小さく、また逆に一方が小さく、かつ他方が大きく、なった場合であっても、ソース領域とドレイン領域を結ぶ経路の対称性を保持することができる。換言すれば、高抵抗領域の形成時におけるマスク合わせのズレによらずソース領域からドレイン領域への経路とドレイン領域からソース領域への経路とを同じものとすることができる。
【0039】
そしてこのことにより、ソース領域に加わる信号電圧の極性が反転した場合であってもその動作の対称性を保持することができる。
【0040】
【実施例】
〔実施例1〕
図1に本実施例の概略の構成の上面図を示す。
【0041】
図1に示す構成は、2つのソース領域105及び108を備えている。2つのソース領域105と108は、コンタクト106及び109を介して、配線112によって共通に接続されている。
【0042】
103と104がゲイト電極であり、これらは延在した101の部分で共通化されている。102は共通化されたゲイト電極101へのコンタクト部である。
【0043】
また、ゲイト電極103の下部にはチャネル領域115が、ゲイト電極104の下部にはチャネル領域116が形成されている。
【0044】
107で示されるのがドレイン領域である。ドレイン領域107からは110で示されるパターンが延在し、111で示されるコンタクト部分にドレイン電極が形成される。
【0045】
113と114で示されるのが、ソース/ドレイン領域に比較してより低濃度に導電型を付与する不純物がドーピングされた高抵抗領域(低濃度不純物領域)である。
【0046】
図1に示す構造を有する薄膜トランジスタは、高抵抗領域(ここでは低濃度不純物領域)の形成位置がずれても、その影響により反転動作時における薄膜トランジスタの動作に非対称性が現れないものとなる。
【0047】
高抵抗領域113ち114の形成位置がズレてしまう場合には以下の2つの状態が考えられる。
【0048】
(状態A)
113の領域が所定の寸法より大きくなり、114の領域の寸法が所定の寸法より小さくなる。
【0049】
(状態B)
113の領域が所定の寸法より小さくなり、114の領域の寸法が所定の寸法より大きくなる。
【0050】
図1に示す薄膜トランジスタにおいては、ソース配線112に供給される信号電圧の極性が反転しても上記状態(A)及び状態(B)との場合において、動作の対称性は保持される。
【0051】
これは、ソース線112からドレイン領域110への経路と、ドレイン領域110からソース線112への経路とが、上記状態(A)及び状態(B)とにおいて、同じものとなるからである。
【0052】
このように本実施例に示す構成を採用することにより、高抵抗領域113と114の寸法の対称性がズレてしまった場合であってもその動作の対称性を保持することができる。
【0053】
以下に図1に示す薄膜トランジスタの作製工程を説明する。図2以下に図1のA−A’で切った断面の作製工程を示す。まずガラス基板(または石英基板)201上に図示しない下地膜として酸化珪素膜を3000Åの厚さにスパッタ法で成膜する。
【0054】
次に図示しない非晶質珪素膜を500Åの厚さにプラズマCVD法で成膜し、さらにレーザー光の照射を行うことにより、この非晶質珪素膜を結晶化させ、結晶性珪素膜を得る。
【0055】
結晶性珪素膜を得たら、パターニングを施すことにより、202で示される活性層を形成する。この活性層には、後にソース/ドレイン領域、さらにチャネル形成領域、さらに高抵抗領域が形成される。
【0056】
活性層202を形成したら、ゲイト絶縁膜203として酸化珪素膜をプラズマCVD法で成膜する。
【0057】
さらにゲイト電極を構成するための図示しない金属膜をスパッタ法で成膜する。ここでは、この金属膜として、4000Å厚のモリブデンシリサイド膜を用いる。この金属膜としては、アルミニウム膜やタンタル膜、さらに各種シリサイド材料を利用することができる。また、金属膜の代わりに一導電型を有するシリコン膜を利用することもできる。
【0058】
図示しない金属膜を成膜したら、パターニングを施すことにより、103と104で示されるパターンを形成する。このパターンを上方から見た状態は図1に示されている。こうして図2(A)に示す状態を得る。
【0059】
次にレジストマスク204と205を配置する。このレジストマスクは、高抵抗領域として機能する低濃度不純物領域を形成するために利用される。
【0060】
レジストマスク204と205を配置したら、P(リン)のドーピングをプラズマドーピング法でもって行う。この工程において、206と208と210の領域にライトドーピングが行われる。また、207と209の領域にはドーピングが行われない。こうして図2(B)に示す状態を得る。
【0061】
なお、本実施例においては、Nチャネル型の薄膜トランジスタを得るためにPのドーピングを行う例を示すが、Pチャネル型の薄膜トランジスタを得るのであれば、B(ボロン)のドーピングを行う。
【0062】
次にレジストマスク204と205を除去し、再度のPのドーピングを行う。この工程では、図2(B)に示す工程における場合より、低ドーズ量でもってPのドーピング(ライトドーピング)を行う。この結果、ソース領域105及び108が形成される。また、ドレイン領域107が形成される。
【0063】
また、低濃度不純物領域113と114が形成される。また、チャネル領域115と116が画定する。
【0064】
ここで、低濃度不純物領域113と114は、105と108で示されるソース領域より、低濃度にPがドーピングされている。これら低濃度不純物領域は、高抵抗領域として機能する。
【0065】
なお、このライトドーピングを行わないと、113と114の領域をオフセットゲイト領域とすることができる。
【0066】
また、本実施例においては、高抵抗領域をチャネル領域とドレイン領域との間に形成する構造となっているが、(B)の工程で配置されるマスクの形状を変更すれば、高抵抗領域をソース領域とチャネル領域との間にも高抵抗領域を配置することができる。
【0067】
こうして図2(C)に示す状態を得る。次に層間絶縁膜として、窒化珪素膜213と樹脂膜214を積層する。こうして図2(D)に示す状態を得る。
【0068】
次に図3(A)に示すようにコンタクトホール106と109を形成する。そして、チタン膜とアルミニウム膜とチタン膜との積層膜でなるソース電極(延在してソース配線となる)215及び216を形成する。
【0069】
ソース電極215及び216は、図1に示すソース配線112に延在する。即ち、ソース電極215と216は共通に接続されている。
【0070】
図2(D)に示す状態を得たら、350℃の水素雰囲気中において1時間の水素化処理を行う。こうして薄膜トランシスタを完成させる。
【0071】
〔実施例2〕
本明細書に開示する発明は、アクティブマトリクス型の液晶表示パネルに利用することができる。以下において、アクティブマトリクス型の液晶パネルを利用した各種装置の例を示す。
【0072】
図5(A)に示すのは、デジタルスチールカメラや電子カメラ、または動画を扱うことができるビデオムービーと称される撮影装置である。
【0073】
この装置は、カメラ部2002に配置されたCCDカメラ(または適当な撮影手段)で撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体2001に配置された液晶表示パネル2003に表示する機能を有している。装置の操作は、操作ボタン2004によって行われる。なお、液晶パネルには、バックライトからの光照射によって表示を行うものと、外部からの光を反射して表示を行う反射型と呼ばれる形式とがある。
【0074】
図5(B)に示すのは、携帯型のパーソナルコンピュータ(情報処理装置)である。この装置は、本体2101に装着された開閉可能なカバー(蓋)2102に液晶表示パネル2104が備えられ、キーボード2103から各種情報を入力したり、各種演算操作を行うことができる。
【0075】
図5(C)に示すのは、カーナビゲーションシステム(情報処理装置)にフラットパネルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部2304と液晶表示パネル2302を備えた本体から構成されている。
【0076】
ナビゲーションに必要とされる各種情報の切り換えは、操作ボタン2303によって行われる。一般には図示しないリモートコントロール装置によって操作が行われる。
【0077】
図5(D)に示すのは、投射型の画像表示装置の例である。図において、光源2402から発せられた光は、液晶表示パネル2403によって光学変調され、画像となる。画像は、ミラー2404、2405で反射されてスクリーン2406に映し出される。
【0078】
図5(E)に示すのは、ビデオカメラ(撮影装置)の本体2501にビューファインダーと呼ばれる表示装置が備えられた例である。
【0079】
ビューファインダーは、大別して液晶表示パネル2502と画像が映し出される接眼部2503とから構成されている。
【0080】
図5(E)に示すビデオカメラは、操作ボタン2504によって操作され、テープホルダー2505に収納された磁気テープに画像が記録される。また図示しないカメラによって撮影された画像は液晶表示パネル2502に表示される。また表示装置2502には、磁気テープに記録された画像が映し出される。
【0081】
【発明の効果】
本明細書で開示する発明を利用することで、高抵抗領域を備えた薄膜トランジスタの作製工程において、不可避に発生してしまうマスク合わせのズレに起因して生じる、極性反転動作時における薄膜トランジスタのアンバンラス動作の問題を解決することができる。
【図面の簡単な説明】
【図1】 実施例の薄膜トランジスタを上面から見た状態を示す図。
【図2】 図1のA−A’で切った断面作製工程を示す図。
【図3】 図1のA−A’で切った断面作製工程を示す図。
【図4】 従来薄膜トランジスタを上面から見た状態を示す図。
【図5】 発明を利用した装置の概要を示す図。
【符号の説明】
101 共通化されたゲイト電極
102 ゲイト電極へのコンタクト
103 ゲイト電極
104 ゲイト電極
105 ソース領域
106 ソース領域のコンタクト(コンタクト開口位置)
107 ドレイン領域
108 ソース領域
109 ソース領域のコンタクト(コンタクト開口位置)
110 ドレイン領域から延在したパターン
111 ドレイン領域へのコンタクト(コンタクト開口位置)
112 ソース配線
113 高抵抗領域(低濃度不純物領域)
114 高抵抗領域(低濃度不純物領域)
115 チャネル領域
116 チャネル領域

Claims (10)

  1. 第1のソース領域と、
    第2のソース領域と、
    第1のチャネル領域と、
    第2のチャネル領域と、
    マスクを用いて形成された第1乃至第4の高抵抗領域と、
    ドレイン領域と、
    を有する結晶性珪素膜と、
    前記第1のチャネル領域上に第1のゲイト絶縁膜を介して設けられた第1のゲイト電極と、
    前記第2のチャネル領域上に第2のゲイト絶縁膜を介して設けられた第2のゲイト電極と、
    前記第1のソース領域に接続された第1のソース電極と、
    前記第2のソース領域に接続された第2のソース電極と、
    を有し、
    前記第1のゲイト電極と前記第2のゲイト電極は、電気的に接続されており、
    前記第1のソース電極と前記第2のソース電極は、電気的に接続されており、
    前記第1の高抵抗領域は、前記第1のソース領域と前記第1のチャネル領域の間に配置されており、
    前記第2の高抵抗領域は、前記第1のチャネル領域と前記ドレイン領域の間に配置されており、
    前記第3の高抵抗領域は、前記ドレイン領域と前記第2のチャネル領域の間に配置されており、
    前記第4の高抵抗領域は、前記第2のチャネル領域と前記第2のソース領域の間に配置されており、
    前記第1のソース領域と前記第2のソース領域を結ぶ線上において、前記第1の高抵抗領域の長さと前記第4の高抵抗領域の長さの和と、前記第2の高抵抗領域の長さと前記第3の高抵抗領域の長さの和と、がマスク合わせのズレに係わらず一定または概略一定であることを特徴とする半導体装置。
  2. 請求項1において、前記第1の高抵抗領域乃至前記第4の高抵抗領域は、前記第1のソース領域及び前記第2のソース領域及び前記ドレイン領域よりも低濃度に導電型を付与する不純物がドーピングされた低濃度不純物領域であることを特徴とする半導体装置。
  3. 請求項1において、前記第1の高抵抗領域乃至前記第4の高抵抗領域は、ドーピングを行わない真性半導体領域または実質的に真性な半導体領域であることを特徴とする半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、前記第1のゲイト電極及び前記第2のゲイト電極は、モリブデンシリサイド、アルミニウム、タンタルまたは一導電型を有するシリコンから構成されることを特徴とする半導体装置。
  5. アクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  6. 撮影装置に具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  7. パーソナルコンピュータに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  8. カーナビゲーションシステムに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  9. 投射型画像表示装置に具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
  10. ビデオカメラのビューファインダーに具備されたアクティブマトリクス型の液晶表示パネルに用いられることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。
JP21931396A 1996-08-01 1996-08-01 半導体装置 Expired - Lifetime JP4176164B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21931396A JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006028866A Division JP4494344B2 (ja) 2006-02-06 2006-02-06 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1051004A JPH1051004A (ja) 1998-02-20
JP4176164B2 true JP4176164B2 (ja) 2008-11-05

Family

ID=16733535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21931396A Expired - Lifetime JP4176164B2 (ja) 1996-08-01 1996-08-01 半導体装置

Country Status (1)

Country Link
JP (1) JP4176164B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7193594B1 (en) * 1999-03-18 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Display device

Also Published As

Publication number Publication date
JPH1051004A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
JP4076648B2 (ja) 半導体装置
JP4008133B2 (ja) 半導体装置
US7745271B2 (en) Method of manufacturing a semiconductor device
KR100676638B1 (ko) 반도체 디바이스 및 그 제작 방법
US6674136B1 (en) Semiconductor device having driver circuit and pixel section provided over same substrate
JP5298094B2 (ja) 半導体装置及びその作製方法
JP4678933B2 (ja) 半導体装置の作製方法
US7361535B2 (en) Liquid crystal display device having polycrystalline TFT and fabricating method thereof
US8158980B2 (en) Semiconductor device having a pixel matrix circuit that includes a pixel TFT and a storage capacitor
JP2002164546A (ja) 半導体装置およびその作製方法
JP2000058841A (ja) 半導体装置及びその作製方法
JPH10107293A (ja) 半導体装置およびその作製方法および電子装置
JPH10288797A (ja) 反射型液晶パネル及び反射型液晶パネルを用いた装置
JPH11112002A (ja) 半導体装置およびその製造方法
JP4683696B2 (ja) 半導体装置の作製方法
JP2001111060A (ja) 半導体装置およびその作製方法
JP2002151698A (ja) 半導体装置およびその作製方法
JP3519214B2 (ja) 集積回路およびその作製方法
JP2002050636A (ja) 半導体装置およびその作製方法
JP4176164B2 (ja) 半導体装置
JP4494512B2 (ja) 半導体装置及びその作製方法、液晶パネル
JP2005064344A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置及び電子機器
JP4298768B2 (ja) 半導体装置
JP4656685B2 (ja) 半導体装置
JP4494344B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060316

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080711

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080820

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130829

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term