JP4494512B2 - 半導体装置及びその作製方法、液晶パネル - Google Patents
半導体装置及びその作製方法、液晶パネル Download PDFInfo
- Publication number
- JP4494512B2 JP4494512B2 JP2009191696A JP2009191696A JP4494512B2 JP 4494512 B2 JP4494512 B2 JP 4494512B2 JP 2009191696 A JP2009191696 A JP 2009191696A JP 2009191696 A JP2009191696 A JP 2009191696A JP 4494512 B2 JP4494512 B2 JP 4494512B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- ninth
- regions
- electrode
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
信号に対する動作の対称性に優れた薄膜トランジスタに関する。
トランジスタは液晶表示装置や各種集積回路に利用することができる。
。
がドレインコンタクトであり、14がドレイン領域である。また13がチャネル形成領域
である。18はチャネル形成領域に図示しないゲイト絶縁膜を介して配置されたゲイト電
極である。
の低濃度不純物領域は、ソース及びドレイン領域よりも導電型を付与する不純物を低濃度
に含んでいる。
と称されている。
界を緩和させることにより、OFF電流の低減と劣化の抑制を得るためである。
形態によっては、ソース/ドレイン間に加わる電圧の極性が所定の周期で反転したものと
なるような動作が要求される場合がある。
構成におけるソース領域12とドレイン領域14の役割は、機能的な観点からは反転する
ものとなる。以下においては、便宜上12をソース領域、14をドレイン領域と定義する
。
する不純物イオンの注入量を選択的に異ならせる方法が利用される。
濃度不純物領域15と16の寸法が僅かに異なってしまう。基板面積が小さければ、この
ズレは無視できるレベルのものであるが、大面積を有するアクティブマトリクス型の液晶
表示装置等においては、上記寸法のズレは、μmオーダーとなってしまう。
物領域16と17の設定寸法は、マスク合わせ精度の影響を大きく受けることになる。
。
2に加わる信号電圧が反転した場合における動作の対称性が崩れることになる。
は16だけが存在しているとする。(15の低濃度不純物領域が存在しないものとする)
る。
比較して低い状態を考える。この場合、ON動作によってソース領域12からドレイン領
域14にキャリアである電子が移動する。(動作状態A)
場合を考える。この状態においては、ON動作によってドレイン領域14からソース領域
12にキャリアである電子が移動する。(動作状態B)
作状態Aに対して逆転したものとなる。
る。従って、上記動作状態Aと動作状態Bとでは、薄膜トランジスタの動作インピーダン
スは異なるものとなる。
る。即ち、動作状態Aにおいては、キャリア(電子)は、ソース領域12からチャネル領
域13に入り(この場合、16の領域は存在しないものと設定してある)、さらに低濃度
不純物領域17を通過して、ドレイン領域14に至る経路を移動する。
物領域17を通過してチャネル領域13に入り、ドレイン領域12に至る経路を移動する
。
域がチャネルに対してキャリアの流入側にあるのか、あるいは流出側にあるのか、という
ことは、動作状態に大きな違いを与える。
、薄膜トランジスタの動作状態は異なるものとなる。これは、ドレイン領域14側だけに
低濃度不純物領域が配置されていることに起因する。(ここではそのような設定としてい
る)
る場合に問題となる。
る。
タの動作の対称性の崩れを抑制する技術を提供することを課題とする。
2つのソース領域105及び108と、
2つのチャネル領域115及び116と、
1つのドレイン領域107と、
前記チャネル領域とそれぞれのドレイン領域との間に配置された2つの高抵抗領域11
3及び114と、
が形成された活性層を有し、
前記2つのソース領域は配線112により接続されており、
前記2つのチャネル領域にはゲイト電極103及び104より共通の駆動信号が供給さ
れることを特徴とする。
与する不純物がドーピングされた低濃度不純物領域、またはドーピングを行わない真性ま
たは実質的に真性な領域でもって構成される。即ち、高抵抗領域は、ソース及びドレイン
領域よりも高いシート抵抗(低い導電率)を有した領域として定義される。
としてもよい。即ち、チャネル領域115とソース領域105との間、及びチャネル領域
116とソース領域108との間に高抵抗領域を配置する構造としてもよい。
プロセスにより形成することを前提としている。従って、個々の製品(本明細書で開示す
る発明を利用した個々の製品)は、それぞれマスク合わせ時のズレに起因して、113と
114とで示される2つの高抵抗領域の寸法が互いに異なるものとなる。特に基板面積を
大きくなった場合、そのことが顕在化する。
るものとして定義される。
2つのソース領域115及び116と、
1つのドレイン領域107と、
前記ソース領域105及び108からドレイン領域107へ至る2つの経路と、
前記経路のそれぞれに形成された複数の高抵抗領域113及び114と、
を有していることを特徴とする。
法がズレてしまっても、個々の高抵抗領域の寸法の和は一定または概略一定なものとなる
。
抗領域114の寸法は小さくなる。またマスク合わせ時のズレが逆の方向となれば、寸法
の大小関係もまた逆になる。そして、マスク合わせのズレに係わらず(当然ズレの限界は
あるが)高抵抗領域113と114の和は一定なものとなる。
製工程において、不可避に発生してしまうマスク合わせのズレに起因して生じる、極性反
転動作時における薄膜トランジスタのアンバンラス動作の問題を解決することができる。
領域からドレイン領域107への経路を2つ設けることで、高抵抗領域113と114の
寸法の違いが生じても、ソース領域への信号電圧の極性の反転による動作の対称性を保持
することができる。
く、かつ他方が小さく、また逆に一方が小さく、かつ他方が大きく、なった場合であって
も、ソース領域とドレイン領域を結ぶ経路の対称性を保持することができる。換言すれば
、高抵抗領域の形成時におけるマスク合わせのズレによらずソース領域からドレイン領域
への経路とドレイン領域からソース領域への経路とを同じものとすることができる。
その動作の対称性を保持することができる。
域105と108は、コンタクト106及び109を介して、配線112によって共通に
接続されている。
る。102は共通化されたゲイト電極101へのコンタクト部である。
はチャネル領域116が形成されている。
るパターンが延在し、111で示されるコンタクト部分にドレイン電極が形成される。
を付与する不純物がドーピングされた高抵抗領域(低濃度不純物領域)である。
)の形成位置がずれても、その影響により反転動作時における薄膜トランジスタの動作に
非対称性が現れないものとなる。
られる。
113の領域が所定の寸法より大きくなり、114の領域の寸法が所定の寸法より小さ
くなる。
113の領域が所定の寸法より小さくなり、114の領域の寸法が所定の寸法より大き
くなる。
性が反転しても上記状態(A)及び状態(B)との場合において、動作の対称性は保持さ
れる。
ソース線112への経路とが、上記状態(A)及び状態(B)とにおいて、同じものとな
るからである。
法の対称性がズレてしまった場合であってもその動作の対称性を保持することができる。
で切った断面の作製工程を示す。まずガラス基板(または石英基板)201上に図示しな
い下地膜として酸化珪素膜を3000Åの厚さにスパッタ法で成膜する。
ーザー光の照射を行うことにより、この非晶質珪素膜を結晶化させ、結晶性珪素膜を得る
。
成する。この活性層には、後にソース/ドレイン領域、さらにチャネル形成領域、さらに
高抵抗領域が形成される。
で成膜する。
は、この金属膜として、4000Å厚のモリブデンシリサイド膜を用いる。この金属膜と
しては、アルミニウム膜やタンタル膜、さらに各種シリサイド材料を利用することができ
る。また、金属膜の代わりに一導電型を有するシリコン膜を利用することもできる。
されるパターンを形成する。このパターンを上方から見た状態は図1に示されている。こ
うして図2(A)に示す状態を得る。
して機能する低濃度不純物領域を形成するために利用される。
ピング法でもって行う。この工程において、206と208と210の領域にライトドー
ピングが行われる。また、207と209の領域にはドーピングが行われない。こうして
図2(B)に示す状態を得る。
ングを行う例を示すが、Pチャネル型の薄膜トランジスタを得るのであれば、B(ボロン
)のドーピングを行う。
では、図2(B)に示す工程における場合より、低ドーズ量でもってPのドーピング(ラ
イトドーピング)を行う。この結果、ソース領域105及び108が形成される。また、
ドレイン領域107が形成される。
16が画定する。
り、低濃度にPがドーピングされている。これら低濃度不純物領域は、高抵抗領域として
機能する。
領域とすることができる。
る構造となっているが、(B)の工程で配置されるマスクの形状を変更すれば、高抵抗領
域をソース領域とチャネル領域との間にも高抵抗領域を配置することができる。
脂膜214を積層する。こうして図2(D)に示す状態を得る。
タン膜とアルミニウム膜とチタン膜との積層膜でなるソース電極(延在してソース配線と
なる)215及び216を形成する。
ス電極215と216は共通に接続されている。
を行う。こうして薄膜トランシスタを完成させる。
ができる。以下において、アクティブマトリクス型の液晶パネルを利用した各種装置の例
を示す。
ができるビデオムービーと称される撮影装置である。
撮影した画像を電子的に保存する機能を有している。そして撮影した画像を本体2001
に配置された液晶表示パネル2003に表示する機能を有している。装置の操作は、操作
ボタン2004によって行われる。なお、液晶パネルには、バックライトからの光照射に
よって表示を行うものと、外部からの光を反射して表示を行う反射型と呼ばれる形式とが
ある。
の装置は、本体2101に装着された開閉可能なカバー(蓋)2102に液晶表示パネル
2104が備えられ、キーボード2103から各種情報を入力したり、各種演算操作を行
うことができる。
ルディスプレイを利用した場合の例である。カーナビゲーションシステムは、アンテナ部
2304と液晶表示パネル2302を備えた本体から構成されている。
われる。一般には図示しないリモートコントロール装置によって操作が行われる。
から発せられた光は、液晶表示パネル2403によって光学変調され、画像となる。画像
は、ミラー2404、2405で反射されてスクリーン2406に映し出される。
ーと呼ばれる表示装置が備えられた例である。
2503とから構成されている。
ダー2505に収納された磁気テープに画像が記録される。また図示しないカメラによっ
て撮影された画像は液晶表示パネル2502に表示される。また表示装置2502には、
磁気テープに記録された画像が映し出される。
102 ゲイト電極へのコンタクト
103 ゲイト電極
104 ゲイト電極
105 ソース領域
106 ソース領域のコンタクト(コンタクト開口位置)
107 ドレイン領域
108 ソース領域
109 ソース領域のコンタクト(コンタクト開口位置)
110 ドレイン領域から延在したパターン
111 ドレイン領域へのコンタクト(コンタクト開口位置)
112 ソース配線
113 高抵抗領域(低濃度不純物領域)
114 高抵抗領域(低濃度不純物領域)
115 チャネル領域
116 チャネル領域
Claims (8)
- 第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であり、
前記高抵抗領域及び前記高濃度不純物領域にはリンがドーピングされていることを特徴とする半導体装置。 - 第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であり、
前記高抵抗領域及び前記高濃度不純物領域にはボロンがドーピングされていることを特徴とする半導体装置。 - 反転動作を行う半導体装置であって、
第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であることを特徴とする半導体装置。 - 第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であり、
前記高抵抗領域の長さは1〜2μmであることを特徴とする半導体装置。 - 反転動作を行う半導体装置であって、
第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であり、
前記高抵抗領域の長さは1〜2μmであることを特徴とする半導体装置。 - バックライトからの光照射によって表示を行う液晶パネルであって、
第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であることを特徴とする液晶パネル。 - 外部からの光を反射して表示を行う液晶パネルであって、
第1乃至第9の領域を有する半導体層と、
前記半導体層上に設けられたゲイト絶縁膜と、
前記ゲイト絶縁膜上であって前記第1の領域と重なる位置に設けられた第1のゲイト電極と、
前記ゲイト絶縁膜上であって前記第2の領域と重なる位置に設けられた第2のゲイト電極と、
前記第5の領域と電気的に接続された第1の電極と、
前記第7の領域と電気的に接続された第2の電極と、を有し、
前記第1のゲイト電極と前記第2のゲイト電極とは電気的に接続されており、
前記第1の電極と前記第2の電極とは電気的に接続されており、
前記第3の領域、前記第4の領域、前記第8の領域、及び第9の領域はマスクを用いて形成された高抵抗領域であり、
前記第5乃至第7の領域は高濃度不純物領域であり、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第5の領域と前記第7の領域を結ぶ線上において、前記第3の領域の長さと前記第4の領域の和と、前記第8の領域の長さと前記第9の領域の和と、がマスク合わせのズレに係わらず一定または概略一定であることを特徴とする液晶パネル。 - 半導体層と、前記半導体層上に設けられたゲイト絶縁膜と、前記ゲイト絶縁膜上に設けられた前記半導体層の第1の領域と重なる位置に設けられた第1のゲイト電極と、前記半導体層の第2の領域と重なる位置に設けられ前記第1のゲイト電極と電気的に接続される第2のゲイト電極と、を形成し、
前記半導体層の第3の領域及び第8の領域と重なる位置に設けられた第1のマスクと、前記半導体層の第4の領域及び第9の領域と重なる位置に設けられた第2のマスクと、を同一の工程で形成し、
前記半導体層の第5の領域と、前記半導体層の第6の領域と、前記半導体層の第7の領域と、に導電型を付与する第1の不純物を添加し、
前記第1のマスク及び前記第2のマスクを除去し、
前記第5の領域と前記第7の領域とを電気的に接続する半導体装置の作製方法であって、
前記第5の領域と前記第7の領域の間に、第6の領域が位置し、
前記第5の領域と前記第6の領域の間に、前記第1の領域が位置し、
前記第7の領域と前記第6の領域の間に、前記第2の領域が位置し、
前記第1の領域と前記第6の領域との間に、前記第3の領域が位置し、
前記第2の領域と前記第6の領域との間に、前記第4の領域が位置し、
前記第1の領域と前記第5の領域との間に、前記第8の領域が位置し、
前記第2の領域と前記第7の領域との間に、前記第9の領域が位置し、
前記第1の領域及び前記第2の領域がチャネル領域となり、
前記第3の領域、前記第4の領域、前記第8の領域、及び前記第9の領域がオフセットゲイト領域となり、
前記第5乃至7の領域が高濃度不純物領域となることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191696A JP4494512B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置及びその作製方法、液晶パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009191696A JP4494512B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置及びその作製方法、液晶パネル |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006028866A Division JP4494344B2 (ja) | 2006-02-06 | 2006-02-06 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009283976A JP2009283976A (ja) | 2009-12-03 |
JP4494512B2 true JP4494512B2 (ja) | 2010-06-30 |
Family
ID=41454018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009191696A Expired - Lifetime JP4494512B2 (ja) | 2009-08-21 | 2009-08-21 | 半導体装置及びその作製方法、液晶パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4494512B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102916051B (zh) * | 2012-10-11 | 2015-09-02 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200757A (ja) * | 1986-02-28 | 1987-09-04 | Toshiba Corp | Mos型半導体装置 |
JPH06317812A (ja) * | 1993-04-30 | 1994-11-15 | Fuji Xerox Co Ltd | アクティブマトリクス素子及びその製造方法 |
JPH07321336A (ja) * | 1994-05-27 | 1995-12-08 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
-
2009
- 2009-08-21 JP JP2009191696A patent/JP4494512B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62200757A (ja) * | 1986-02-28 | 1987-09-04 | Toshiba Corp | Mos型半導体装置 |
JPH06317812A (ja) * | 1993-04-30 | 1994-11-15 | Fuji Xerox Co Ltd | アクティブマトリクス素子及びその製造方法 |
JPH07321336A (ja) * | 1994-05-27 | 1995-12-08 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009283976A (ja) | 2009-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100675263B1 (ko) | 반도체장치 및 그의 제작방법 | |
KR100676638B1 (ko) | 반도체 디바이스 및 그 제작 방법 | |
KR101289299B1 (ko) | 노광 마스크 및 그것을 이용한 반도체 장치 제조 방법 | |
JP5244885B2 (ja) | 半導体装置の作製方法 | |
JP4076648B2 (ja) | 半導体装置 | |
JP2008181138A (ja) | 表示装置 | |
JP4646368B2 (ja) | 液晶表示装置の作製方法 | |
JP4683696B2 (ja) | 半導体装置の作製方法 | |
JP2001111060A (ja) | 半導体装置およびその作製方法 | |
JP5046439B2 (ja) | 半導体装置の作製方法 | |
JP4916620B2 (ja) | 液晶表示装置及び電気光学装置 | |
JP4494512B2 (ja) | 半導体装置及びその作製方法、液晶パネル | |
JP4850328B2 (ja) | 半導体装置の作製方法 | |
JP4869472B2 (ja) | 半導体装置 | |
JP5292453B2 (ja) | 半導体装置の作製方法 | |
JP4494344B2 (ja) | 半導体装置の作製方法 | |
JP4656685B2 (ja) | 半導体装置 | |
JP4298768B2 (ja) | 半導体装置 | |
JP4176164B2 (ja) | 半導体装置 | |
JP4421568B2 (ja) | 半導体装置の作製方法 | |
JP4583654B2 (ja) | 半導体装置の作製方法 | |
JPH1027913A (ja) | 半導体装置およびその作製方法 | |
JP4202777B2 (ja) | 半導体装置の作製方法 | |
JP2009210681A (ja) | 表示装置及びその製造方法 | |
JP5955920B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100406 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100407 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |