JPH0572564A

JPH0572564A - 表示装置

Info

Publication number: JPH0572564A
Application number: JP5940392A
Authority: JP
Inventors: Masaaki Hiroki; 正明廣木; Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1991-02-16
Filing date: 1992-02-13
Publication date: 1993-03-26

Abstract

(57)【要約】【目的】新規な構成を持つアクティブ型表示装置を提
案する。【構成】表示手段に接した画素電極電位を制御する
Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜トラ
ンジスタとこれら相補型回路の動作を制御するＰチャネ
ル型薄膜トランジスタとＮチャネル型薄膜トランジスタ
を一つの群として構成される薄膜トランジスタ回路を一
つの画素に対応して設けた表示装置。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アクティブ型表示装
置、特にアクティブ型液晶表示装置に関するもので、そ
れぞれの画素に相補型にＰチャネル型およびＮチャネル
型の２つの薄膜型絶縁ゲイト電界効果トランジスタ（以
下ＴＦＴという)を設けてピクセルを構成した表示装置
に関するものである。

【０００２】

【従来の技術】従来、表示装置として有効なものに、Ｔ
ＦＴを用いたアクティブ型の液晶表示装置が知られてい
る。この場合、ＴＦＴにはアモルファスまたは多結晶構
造の半導体を用い、１つの画素にＰまたはＮ型のいずれ
か一方の導電型のみのＴＦＴを用いたものである。即
ち、一般にはＮチャネル型ＴＦＴ（ＮＴＦＴという) を
画素に直列に連結している。その代表例を図６に示す。

【０００３】一般にアクティブマトリクス型の液晶表示
装置は４８０×６４０、または１２６０×９６０と非常
に多くの画素を有している。図６ではこれらと同じ意味
を示すもので、説明を簡単にするために２×２のマトリ
クス配列で示している。複数のゲイト線Ｇ_1,Ｇ₂と複数
の信号線Ｄ_1,Ｄ₂とを直交して配置し、そのマトリクス
状の交差部に画素表示素子を設けている。この画素表示
素子は液晶部１０２とＴＦＴ部１０１で構成されてい
る。それぞれの画素に対して周辺回路１０６、１０７か
ら信号を加えて所定の画素を選択的にオンまたはオフし
て表示を行う。

【０００４】しかし、実際にこれらの液晶表示装置を作
製して表示をさせた場合、ＴＦＴの出力、即ち液晶にと
っての入力（液晶電位という) の電圧Ｖ_LC１００は、し
ばしば“１”(High)となるべき時に“１”(High)になら
ず、また、逆に“０”(Low)となるべき時に“０”(Low)
にならない。これは、画素に信号を加えるスィッチン
グ素子、つまりＴＦＴの特性に対称性がないために発生
する。すなわち、画素電極への充電の様子と放電の様子
に電気特性上のかたよりがあるためである。そして、液
晶１０２はその動作において本来絶縁性であり、また、
ＴＦＴがオフの時に液晶電位(V_LC) は浮いた状態にな
る。この液晶１０２は等価的にキャパシタであるため、
そこに蓄積された電荷によりＶ_LCが決められる。この電
荷は液晶がＲ_LCで比較的小さい抵抗となったり、ゴミや
イオン性不純物の存在によりリ−クしたり、またＴＦＴ
のゲイト絶縁膜のピンホ−ルによりＲ_GS１０５が生じた
場合にはそこから電荷がもれ、Ｖ_LCは中途半端な状態に
なってしまう。このため１つのパネル中に２０万〜５０
０万個の画素を有する液晶表示装置においては、高い歩
留まりを成就することができないという問題があった。

【０００５】液晶１０２は一般にはＴＮ（ツイステッド
ネマティック) 液晶が用いられる。その液晶の配向のた
めにそれぞれの電極上にラビングした配向膜を設ける。
このラビング工程のため発生する静電気により弱い絶縁
破壊が起こり、隣の画素との間または隣の導線との間で
リ−クしたり、またゲイト絶縁膜が弱く、リ−クをした
りしてしまう。

【０００６】

【発明が解決しようとする課題】アクティブ型の液晶表
示装置においては、液晶電位を１フレ−ムの間はたえず
初期値と同じ値として所定のレベルを保つことがきわめ
て重要である。しかし実際はアクティブ素子の動作不良
が多く、必ずしも液晶電位を１フレ−ムの間はたえず初
期値と同じ値として所定のレベルを保てないのが実情で
ある。

【０００７】そこで図７に示すように、一つの画素に対
し、Ｘ方向に一対の第１及び第２の信号線が、Ｙ方向に
第３の信号線がマトリクス配線されており、前記信号線
の交差部分に相補型構成の薄膜トランジスタと画素電極
が設けられた表示装置であって、画素に接続されたＰチ
ャネル薄膜トランジスタ２のソース（ドレイン）部をＸ
方向の一対の信号線のうちの第１の信号線５に接続し、
画素に接続されたＮチャネル薄膜トランジスタ１のソー
ス（ドレイン）部をＸ方向の一対の信号線のうちの第２
の信号線１１に接続し、前記Ｐチャネル型薄膜トランジ
スタとＮチャネル型薄膜トランジスタのゲート部を第三
の信号線に接続したことを特徴とする表示装置が提案さ
れている。

【０００８】これによれば、上述のような問題を解決
し、より電流マ−ジンを大とする、即ち応答速度を大と
する。また各ピクセルにおける画素の電位、即ち液晶電
位Ｖ_LCが“１”, “０”に充分安定して固定され、１フ
レ−ム中にそのレベルがドリフトしないようになってい
るのである。

【０００９】しかしながら、この回路構成には単位画素
あたり３本の信号線を必要とするために、液晶表示装置
の表示品質を決定する要因の一つである『開口率』の低
下を招いているために、問題となっていた。

【００１０】

【問題を解決するための手段】本発明は、マトリクス状
に複数の画素が設けられた液晶表示装置において、一方
の基板上に設けられた画素電極の各々に第一のＮチャネ
ル型薄膜トランジスタと第一のＰチャネル型薄膜トラン
ジスタとを相補型に構成した相補型薄膜トランジスタの
入出力端の一方を前記画素電極接続し、他方をそれぞれ
第二のＰチャネル型薄膜トランジスタの入出力端と第二
のＮチャネル型薄膜トランジスタの入出力端に接続し、
前記第二のＰチャネル型薄膜トランジスタの他方の入出
力端を基板のＸ軸方向の第一の信号線に接続し、前記第
二のＮチャネル型薄膜トランジスタの他方の入出力端を
Ｘ軸方向の第二の信号線に接続し、前記第一のＰチャネ
ル型薄膜トランジスタおよび第一のＮチャネル型薄膜ト
ランジスタのゲイト電極を共通に接続して、基板のＹ軸
方向の第三の信号線に接続し、前記第二のＰチャネル型
薄膜トランジスタのゲイト電極を前記第二の信号線に接
続し、前記第二のＮチャネル型薄膜トランジスタのゲイ
ト電極を前記第一の信号線に接続し、前記第二の信号線
を前記第二の信号線を挟んで隣合っている他の画素電極
に接続されている複数の薄膜トランジスタの第一の信号
線として設けたことを特徴とする表示装置である。

【００１１】つまり、本発明における相補型薄膜トラン
ジスタ回路は、表示手段に接した画素電極電位を制御す
るＮチャネル型薄膜トランジスタとＰチャネル型薄膜ト
ランジスタとこれら相補型回路の動作を制御するＰチャ
ネル型薄膜トランジスタとＮチャネル型薄膜トランジス
タを一つの群として構成される。

【００１２】このような構成にすることによって、隣接
する画素に接続する信号線は、Ｘ軸方向の信号線を挟ん
で隣合った画素に対応する薄膜トランジスタ群で、共通
化でき、単位画素当たり２本の信号線ですむことになっ
た。これによって、開口率を向上することができた。

【００１３】本発明を適用可能な表示装置の構成として
は、１つの画素に２つまたはそれ以上の薄膜トランジス
タ群を接続して１つのピクセルを構成せしめてもよい。
さらに１つのピクセルを２つまたはそれ以上に分割し、
それぞれに薄膜トランジスタ群を１つまたは複数個連結
してもよい。

【００１４】本発明を適用可能な表示装置の構成の代表
例を図１、図５、図８に回路図として示す。まず、本発
明の説明のために図１の回路図に従って説明を行う、ま
た、図１の実際のパタ−ンレイアウト（配置図）の例を
図２に示す。説明を簡単にするため、ここでは２×２の
マトリクス構成を例としている。図１の２×２のマトリ
クスの例において第一のＮＴＦＴ１と第一のＰＴＦＴ２
とのゲイト電極３、４を互いに連結し、さらにＹ軸方向
の第３の信号線信号線Ｖ_G1に連結し、またＣ／ＴＦＴの
共通出力端６を液晶７に連結している。第一のＮＴＦＴ
の入力端８を第二のＰＴＦＴ２０の出力端９に、第二の
ＰＴＦＴの入力端１０をＸ軸方向の一対の信号線Ｖ_D1に
連結し、さらに第二のＰＴＦＴのゲート電極１２をＸ軸
方向の一対の信号線Ｖ_D2に連結している。

【００１５】さらに第一のＰＴＦＴ２の出力端１４を第
二のＮＴＦＴ１７の入力端１５に、第二のＮＴＦＴの出
力端１６をＸ軸方向の一対の信号線Ｖ_D2に連結してい
る。さらに、第二のＮＴＦＴのゲート１８をＸ軸方向の
一対の信号線Ｖ_D1に連結して構成されている。このＸ軸
方向の信号線Ｖ_D2はこの信号線を挟んで隣合っている画
素に接続されている第二のＰＴＦＴの入出力端および第
二のＮＴＦＴのゲート電極にも接続され共通化されてい
る。

【００１６】また、本発明は、図５、図８で示される回
路にも適用される。図５はその第１の例を示す。すなわ
ち、２枚の基板からなる電気光学装置の一方の基板上に
は図５に示すようにトランジスタからなる２つの回路が
画素電極に接続されている。それぞれのトランジスタ回
路は２つのＮＴＦＴと２つのＰＴＦＴからなり、図１と
同様に画素電極に接続されている。仮に２つの回路のう
ち一方が不良であったとしても、図５のように回路を構
成し、他方が正常に動作すれば、不良である回路の配線
やＴＦＴを、例えばレーザー光等を照射して破壊・切断
することによって、画素は正常に動作する。

【００１７】図８には別の例を示す。図８に示すように
２つのトランジスタ回路が、それぞれ、２つの画素電極
に接続されている。各々のトランジスタ回路は２つのＮ
ＴＦＴと２つのＰＴＦＴからなり、それぞれ各画素に図
１のように接続されている。さらに、２つの回路は、図
８に示すように、たった１つのゲイト信号線Ｖ_G12に接
続されている。したがって、図８で示される回路を使用
することによって、図１の場合に比して開口率を上げる
ことが可能である。

【００１８】この様な構成において、図４に示されてい
るように一対の第１の信号線Ｖ_D1と第２の信号線Ｖ_D2間
に選択（オン）信号波形が印加されている期間に第３の
信号線Ｖ_G1に対し表示（オン）信号波形を印加した時、
Ａ点の液晶電位（Ｖ_LC）１９はＰＴＦＴとＮＴＦＴ１７
の各ゲート電極１２、１８が、順バイアスされＰＴＦＴ
とＮＴＦＴ１７は導通状態となるため、ＮＴＦＴ１、Ｐ
ＴＦＴ２の動作により制御される様になる。

【００１９】このＮＴＦＴ１、ＰＴＦＴ２の動作は各Ｔ
ＦＴのゲート電極３、４の接続された信号線Ｖ_G1により
制御されることになり、信号線Ｖ_G1の電圧（Ｖ_G）と信
号線Ｖ_D1の電圧（Ｖ_D1）、信号線Ｖ_D2の電圧（Ｖ_D2）、
液晶電位１９（Ｖ_CL）で動作を示した場合、Ｖ_G＞Ｖ_TH
（ＮＴＦＴ１）の時、Ｖ_CL１９≒〔Ｖ_G−Ｖ_TH（ＮＴＦ
Ｔ１）〕、またＶ_G＜Ｖ_TH（ＰＴＦＴ２）の時、Ｖ_CL１
９≒〔Ｖ_G−Ｖ_TH（ＰＴＦＴ１）〕＞Ｖ_D2、またＶ
_TH（ＮＴＦＴ１）＞Ｖ_G＞Ｖ_TH（ＰＴＦＴ１）の時Ｖ_TH
（ＮＴＦＴ１）＞Ｖ_CL＞Ｖ_TH（ＰＴＦＴ１）の値に制御
される。

【００２０】逆に第三の信号線Ｖ_G1に表示（オン信号を
印加されている場合）において、第一の信号線Ｖ_D1、第
二の信号線Ｖ_D2が非選択（オフ信号となる値）、すなわ
ち、Ｖ_D1≒Ｖ_D2、またはＶ_D1＜Ｖ_D2の場合、ＰＴＦＴ２
０およびＮＴＦＴ１７は逆バイアスされＰＴＦＴ２０と
ＮＴＦＴ１７は絶縁状態となるためＮＴＦＴ１およびＰ
ＴＦＴ２の動作を示した前記条件が成立し、ＮＴＦＴ１
またはＰＴＦＴ２が導通状態となっても液晶電位１９
（Ｖ_CL）は他電位と絶縁状態となる。よって液晶電位１
９（Ｖ_CL）は第三の信号線Ｖ_G1に対し非選択状態となり
現在の液晶電位を保持しつずける。

【００２１】かくのごとく、液晶電位（Ｖ_CL）は第一の
信号線と隣接した別画素の第一の信号線に相当する第二
の信号線に印加する電圧に従ってあたえられる信号の電
圧を可変させることだけでは無く、第三の信号線Ｖ_G1に
印可される信号の電圧を可変することによっても液晶に
加える電位差を任意に可変することが出来る。

【００２２】また、対抗電極１６はオフセット電圧（Ｖ
_OFFSET）が印加されており、実際に液晶１５に加わる電
圧はＶ_D1＋Ｖ_OFFSET、あるいはＶ_D2＋Ｖ_OFFSETとなる。
本発明の駆動方法では対抗電極に加えるオフセット電圧
Ｖ_OFFSETを可変して、液晶駆動のオンとオフを任意に変
更することができる。また、液晶を実際に駆動する際の
しきい値が液晶材料よって異なっているため、その液晶
の持つ値に合わせる為にこのオフセット電圧Ｖ_OFFSETを
可変するだけで、任意のしきい値合わせることができ
る。

【００２３】

【実施例】

『実施例１』本実施例では図１に示すような回路構成
の液晶表示装置を用いて説明を行う。この回路構成に対
応する実際の電極等の配置構成を図２に示している。こ
れらは説明を簡単にする為第一のＰＴＦＴおよびＮＴＦ
Ｔに相当する部分のみ記載されている。

【００２４】まず、本実施例で使用する液晶表示装置の
作製方法を図３を使用して説明する。図３（Ａ）におい
て、石英ガラス等の高価でない７００℃以下、例えば約
６００℃の熱処理に耐え得るガラス１５０上にマグネト
ロンＲＦ（高周波) スパッタ法を用いてブロッキング層
１５１としての酸化珪素膜を１０００〜３０００Åの厚
さに作製する。プロセス条件は酸素１００％雰囲気、成
膜温度１５℃、出力４００〜８００Ｗ、圧力０．５Ｐａ
とした。タ−ゲットに石英または単結晶シリコンを用い
た成膜速度は３０〜１００Å／分であった。

【００２５】この上にシリコン膜をＬＰＣＶＤ（減圧気
相法、スパッタ法またはプラズマＣＶＤ法により形成し
た。減圧気相法で形成する場合、結晶化温度よりも１０
０〜２００℃低い４５０〜５５０℃、例えば５３０℃で
ジシラン(Si₂H₆) またはトリシラン(Si₃H₈) をＣＶＤ装
置に供給して成膜した。反応炉内圧力は３０〜３００Ｐ
ａとした。成膜速度は５０〜２５０Å/ 分であった。Ｎ
ＴＦＴとＰＴＦＴとのスレッシュホ−ルド電圧（Ｖthに
概略同一に制御するため、ホウ素をジボランを用いて１
×10¹⁵〜１×10¹⁸cm^-3の濃度として成膜中に添加しても
よい。

【００２６】スパッタ法で行う場合、スパッタ前の背圧
を１×10^-5Ｐａ以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を２０〜８０％混入した雰囲気
で行った。例えばアルゴン２０％、水素８０％とした。
成膜温度は１５０℃、周波数は１３．５６ＭＨｚ、スパ
ッタ出力は４００〜８００Ｗ、圧力は０．５Ｐａであっ
た。

【００２７】プラズマＣＶＤ法により珪素膜を作製する
場合、温度は例えば３００℃とし、モノシラン(SiH₄)ま
たはジシラン(Si₂H₆) を用いた。これらをＰＣＶＤ装置
内に導入し、１３．５６ＭＨｚの高周波電力を加えて成
膜した。

【００２８】これらの方法によって形成された被膜は、
酸素が５×10²¹cm^-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため４×10¹⁹〜４×10²¹
cm^-3の範囲とした。水素は４×10²⁰cm^-3であり、珪素４
×10²²cm^-3として比較すると１原子％であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を７×10¹⁹cm^-3以下、好ましくは１×10¹⁹
cm^-3以下とし、ピクセル構成するＴＦＴのチャネル形成
領域のみに酸素をイオン注入法により５×10²⁰〜５×10
²¹cm^-3となるように添加してもよい。その時周辺回路を
構成するＴＦＴには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるためる有効であ
る。

【００２９】次に、アモルファス状態の珪素膜を５００
〜５０００Å、例えば１５００Åの厚さに作製の後、４
５０〜７００℃の温度にて１２〜７０時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて６００
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニ−ルさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。

【００３０】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク５２２
cm^-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、５０〜５
００Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合（アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。

【００３１】結果として、被膜は実質的にグレインバウ
ンダリ（以下ＧＢという）がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるＧＢ
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホ−ル移動度（μｈ＝１０〜２００cm²／
ＶＳｅｃ）、電子移動度（μe ＝１５〜３００cm²／Ｖ
Ｓｅｃ）が得られる。

【００３２】他方、上記の如き中温でのアニ−ルではな
く、９００〜１２００℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、ＧＢには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、ＧＢでのバリ
ア（障壁を作ってそこでのキャリアの移動を阻害してし
まう。結果として１０cm²/Ｖｓｅｃ以上の移動度がなか
なか得られないのが実情である。即ち、本実施例ではか
くの如き理由により、セミアモルファスまたはセミクリ
スタル構造を有するシリコン半導体を用いている。

【００３３】図３（Ａ）において、珪素膜を第１のフォ
トマスクにてフォトエッチングを施し、ＰＴＦＴ用の
領域１２２（チャネル巾２０μm)を図面の右側に、ＮＴ
ＦＴ用の領域１１３を左側に作製した。

【００３４】この上に酸化珪素膜をゲイト絶縁膜として
５００〜２０００Å例えば１０００Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。

【００３５】この後、この上側にリンが１〜５×10²¹cm
^-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi₂または
WSi₂との多層膜を形成した。これを第２のフォトマスク
にてパタ−ニングして図３（Ｂ）を得た。ＰＴＦＴ用
のゲイト電極１２１、ＮＴＦＴ用のゲイト電極１０９を
形成した。例えばチャネル長１０μｍ、ゲイト電極とし
てリンド−プ珪素を０．２μｍ、その上にモリブデンを
０．３μｍの厚さに形成した。図３（Ｃ）において、
フォトレジスト１５７をフォトマスクを用いて形成
し、ＰＴＦＴ用のソ−ス１１８ドレイン１２０に対し、
ホウ素を１〜５×１０¹⁵cm^-2のド−ズ量でイオン注入法
により添加した。次に図３（Ｄ）の如く、フォトレジス
ト１６１をフォトマスクを用いて形成した。ＮＴＦＴ
用のソ−ス１１０、ドレイン１１２としてリンを１〜５
×１０¹⁵cm^-2のドーズ量でイオン注入法により添加し
た。

【００３６】これらはゲイト絶縁膜１５４を通じて行っ
た。しかし図３（Ｂ）において、ゲイト電極１２１、１
０９をマスクとしてシリコン膜上の酸化珪素を除去し、
その後、ホウ素、リンを直接珪素膜中にイオン注入して
もよい。

【００３７】次に、６００℃にて１０〜５０時間再び加
熱アニ−ルを行った。ＰＴＦＴのソ−ス１１８、ドレイ
ン１２０、ＮＴＦＴのソ−ス１１０、ドレイン１１２の
不純物を活性化してＰ⁺、Ｎ⁺として作製した。またゲ
イト電極１２１、１０９下にはチャネル形成領域１１
９、１１１がセミアモルファス半導体として形成されて
いる。

【００３８】かくすると、セルフアライン方式でありな
がらも、７００℃以上にすべての工程で温度を加えるこ
とがなくＣ／ＴＦＴを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。

【００３９】本実施例では熱アニ−ルは図３（Ａ）、
（Ｄ）で２回行った。しかし図３（Ａ）のアニ−ルは求
める特性により省略し、双方を図３（Ｄ）のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図９（Ｅ）に
おいて、層間絶縁物１６５を前記したスパッタ法により
酸化珪素膜の形成として行った。この酸化珪素膜の形成
はＬＰＣＶＤ法、光ＣＶＤ法、常圧ＣＶＤ法を用いても
よい。例えば０．２〜０．６μｍの厚さに形成し、その
後、フォトマスクを用いて電極用の窓１６６を形成し
た。さらに、これら全体にアルミニウムをスパッタ法に
より形成し、リ−ド１７１、１７２およびコンタクト１
６７、１６８をフォトマスクを用いて作製した後、表
面を平坦化用有機樹脂１６９例えば透光性ポリイミド樹
脂を塗布形成し、再度の電極穴あけをフォトマスクに
て行った。

【００４０】図９（Ｆ）に示す如く２つのＴＦＴを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりＩＴＯ（インジュ−ム・スズ酸化膜）を形成し
た。それをフォトマスクによりエッチングし、電極Ｖ
_D1７を構成させた。このＩＴＯは室温〜１５０℃で成膜
し、２００〜４００℃の酸素または大気中のアニ−ルに
より成就した。かくの如くにしてＰＴＦＴ１２２とＮＴ
ＦＴＶ_D1３と透明導電膜の電極Ｖ_D1７とを同一ガラス基
板１５０上に作製した。得られたＴＦＴの電気的な特性
はＰＴＦＴで移動度は２０〔cm²/Vs〕、Ｖthは−５．９
〔Ｖ〕で、ＮＴＦＴで移動度は４０〔cm²/Vs、Ｖth〕は
５．０〔Ｖ〕であった。

【００４１】上記の様な方法に従って作製された液晶装
置用の一方の基板と他方ガラス基板上に全面に透明電極
を設け、これら基板を張り合わせて液晶セルを形成し、
この中にＴＮの液晶材料を注入した。

【００４２】この液晶表示装置の電極等の配置の様子を
図２に示している。ＮＴＦＴ１、ＰＴＦＴ２０を第１の
信号線Ｖ_D1と第３の信号線Ｖ_G1との交差部に設けられて
いる。一方ＰＴＦＴ２、ＮＴＦＴ１７は第２の信号線Ｖ
_D2と第３のＶ_G1との交差部に設けられている。このよう
なＣ／ＴＦＴを用いたマトリクス構成を有せしめた。

【００４３】ＰＴＦＴ２０は、ドレイン１０の入力端の
コンタクトを介し第１の信号線Ｖ_D1に連結され、ゲイト
１２は多層配線形成がなされた信号線Ｖ_D2に配線２２を
介して連結されている。ソ−ス９の出力端はＰＴＦＴ１
のドレイン８に拡散層を通じて連結し、また該ＴＦＴの
ソース２３はコンタクトを介して画素の電極６に連結し
ている。また、該ＴＦＴのゲート３は第３の電極５に連
結されている。

【００４４】他方、ＮＴＦＴ１７は、ドレイン１６の入
力端のコンタクトを介し第２の信号線Ｖ_D2に連結され、
ゲイト１８は多層配線形成がなされた信号線Ｖ_D1に配線
２１を介して連結されている。ソ−ス１５の出力端はＮ
ＴＦＴ２のドレイン１５に拡散層を通じて連結し、また
該ＴＦＴのソース２４はコンタクトを介して画素の電極
６に連結している。また、該ＴＦＴのゲート３は第３の
電極５に連結されている。

【００４５】かかる構造を左右、上下に繰り返すことに
より、２×２のマトリクスをそれを拡大した６４０×４
８０、１２８０×９６０といった大画素の液晶表示装置
とすることができる。

【００４６】この様にして、ラップトップ型の表示装置
を作成した。また、これはラップトップ型のみならず、
投射型の表示装置、ビデオカメラのビューファインダ
ー、投射型表示装置等にもほぼ同様の工程、構造となっ
ている。

【００４７】本実施例においては、一つの画素に対し
て、一群の薄膜トランジスタを設けた例を示したが特に
この構成に限定されることはなく、一つの画素を複数の
画素電極で構成し、その各々に一群の薄膜トランジスタ
を設けた構成や一つの画素に対して複数群の薄膜トラン
ジスタを設けた構成としても本発明の範囲に含まれる。
この場合、一部のＴＦＴに不良動作がみられても、その
働きを他の部分で補ったり、面積的なグレースケールを
達成することができる。

【００４８】

【発明の効果】以上説明したように本発明の駆動法によ
り、液晶電位をフロ−ティングとしないため、安定した
表示を行うことができる。また、アクティブ素子として
のＣ／ＴＦＴの駆動能力が高いため、動作マ−ジンを拡
大でき、さらに周辺の駆動回路をより簡単にすることが
可能で表示装置の小型化、製造コストの低減に効果があ
る。また、３本の信号線と対抗電極に非常に単純な信号
で高い駆動能力を発揮することができる。

【００４９】不良ＴＦＴが一部にあっても同相出力であ
るためその補償をある程度行うことができる。

【００５０】また、となりあった画素と信号線を共通に
使用できるために、単位画素当りの実質信号線数は２本
となり、表示装置の開口率を向上させることができた。

【００５１】本発明における表示媒体としては、透過型
の液晶表示装置または反射型の液晶表示装置として用い
得る。また使用可能な液晶材料としては前術のＴＮ液
晶、ＦＬＣ液晶、分散型液晶、ポリマ型液晶を用い得
る。またゲストホスト型、誘電異方性型のネマチック
液晶にイオン性ド−パントを添加して電界を印加するこ
とによってネマチック液晶としコレステリック液晶との
混合体に電界を印加して、ネマチック相とコレステリッ
ク相との間で相変化を生じさせ、透明ないし白濁の表示
を実現する相転移液晶を用いることもできる。また液晶
以外では、例えば染料で着色した有機溶媒中にこれと色
の異なる顔料粒子を分散させたいわゆる電気泳動表示用
分散系を用いることもできることを付記する。

【図面の簡単な説明】

【図１】本発明の回路図を示す。

【図２】本発明の素子構成を示す。

【図３】本発明による工程の一例を示す。

【図４】本発明による駆動波形を示す。

【図５】本発明による回路図を示す。

【図６】従来例による回路図を示す。

【図７】従来例による回路図を示す。

【図８】本発明による回路図を示す。

【図９】本発明による工程の一例を示す。

【符号の説明】

１・・・・第１のＮＴＦＴ２・・・・第１のＰＴＦＴ１７・・・第２のＮＴＦＴ２０・・・第２のＰＴＦＴ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/784

Claims

【特許請求の範囲】

【請求項１】マトリクス状に複数の画素が設けられた
液晶表示装置において、一方の基板上に設けられた画素
電極の各々に第一のＮチャネル型薄膜トランジスタと第
一のＰチャネル型薄膜トランジスタとを相補型に構成し
た相補型薄膜トランジスタの入出力端の一方を前記画素
電極接続し、他方をそれぞれ第二のＰチャネル型薄膜ト
ランジスタの入出力端と第二のＮチャネル型薄膜トラン
ジスタの入出力端に接続し、前記第二のＰチャネル型薄
膜トランジスタの他方の入出力端を基板のＸ軸方向の第
一の信号線に接続し、前記第二のＮチャネル型薄膜トラ
ンジスタの他方の入出力端をＸ軸方向の第二の信号線に
接続し、前記第一のＰチャネル型薄膜トランジスタおよ
び第一のＮチャネル型薄膜トランジスタのゲイト電極を
共通に接続して、基板のＹ軸方向の第三の信号線に接続
し、前記第二のＰチャネル型薄膜トランジスタのゲイト
電極を前記第二の信号線に接続し、前記第二のＮチャネ
ル型薄膜トランジスタのゲイト電極を前記第一の信号線
に接続し、前記第二の信号線を前記第二の信号線を挟ん
で隣合っている他の画素電極に接続されている複数の薄
膜トランジスタの第一の信号線として設けたことを特徴
とする表示装置。
【請求項２】マトリクス状に複数の画素が設けられた
液晶表示装置において、第一の信号線とそれに実質的に
直行する第二の信号線と前記第二の信号線に平行な第三
の信号線が形成された一方の基板上に設けられた１つの
画素電極に対して、２つの薄膜トランジスタ回路が接続
され、各薄膜トランジスタ回路は、第二の信号線に第一
のＰチャネル型薄膜トランジスタのソースもしくはドレ
インの一方が、前記第一のＰチャネル型薄膜トランジス
タのドレインもしくはソースの一方は第一のＮチャネル
型薄膜トランジスタのソースもしくはドレインの一方
に、前記第一のＮチャネル型薄膜トランジスタのドレイ
ンもしくはソースのい一方は第二のＰチャネル型薄膜ト
ランジスタのソースもしくはドレインの一方に、前記第
二のＰチャネル型薄膜トランジスタのドレインもしくは
ソースの一方は第二のＮチャネル型薄膜トランジスタの
ソースもしくはドレインの一方に、前記第二のＮチャネ
ル型薄膜トランジスタのドレインもしくはソースの一方
は第三の信号線に、それぞれ接続され、各薄膜トランジ
スタ回路において、第一のＰチャネル型薄膜トランジス
タのゲイト電極および第二のＮチャネル型薄膜トランジ
スタのゲイト電極は互いに接続され、前者は第三の信号
線に、後者は第二の信号線に接続され、さらに、各薄膜
トランジスタ回路において、第一のＮチャネル型薄膜ト
ランジスタおよび第二のＰチャネル型薄膜トランジスタ
のゲイト電極は互いに接続され、第一の信号線に接続さ
れるとともに、少なくとも前記２つの薄膜トランジスタ
回路の一方は、第一のＮチャネル型薄膜トランジスタの
ドレインもしくはソースの一方と第二のＰチャネル型薄
膜トランジスタのソースもしくはドレインの一方が画素
電極に接続されていることを特徴とする表示装置。
【請求項３】マトリクス状に複数の画素が設けられた
液晶表示装置において、第一の信号線とそれに実質的に
直行する第二の信号線と前記第二の信号線に平行な第三
の信号線が形成された一方の基板上に設けられた１つの
画素電極に対して、２つの薄膜トランジスタ回路が接続
され、各薄膜トランジスタ回路は、第二の信号線に第一
のＰチャネル型薄膜トランジスタのソースもしくはドレ
インの一方が、前記第一のＰチャネル型薄膜トランジス
タのドレインもしくはソースの一方は第一のＮチャネル
型薄膜トランジスタのソースもしくはドレインの一方
に、前記第一のＮチャネル型薄膜トランジスタのドレイ
ンもしくはソースのい一方は第二のＰチャネル型薄膜ト
ランジスタのソースもしくはドレインの一方に、前記第
二のＰチャネル型薄膜トランジスタのドレインもしくは
ソースの一方は第二のＮチャネル型薄膜トランジスタの
ソースもしくはドレインの一方に、前記第二のＮチャネ
ル型薄膜トランジスタのドレインもしくはソースの一方
は第三の信号線に、それぞれ接続され、各薄膜トランジ
スタ回路において、第一のＰチャネル型薄膜トランジス
タのゲイト電極および第二のＮチャネル型薄膜トランジ
スタのゲイト電極は互いに接続され、前者は第三の信号
線に、後者は第二の信号線に接続され、さらに、各薄膜
トランジスタ回路において、第一のＮチャネル型薄膜ト
ランジスタおよび第二のＰチャネル型薄膜トランジスタ
のゲイト電極は互いに接続され、第一の信号線に接続さ
れるとともに、前記２つの薄膜トランジスタ回路のそれ
ぞれの第一のＮチャネル型薄膜トランジスタのドレイン
もしくはソースの一方と第二のＰチャネル型薄膜トラン
ジスタのソースもしくはドレインの一方は画素電極に接
続されていることを特徴とする表示装置。