KR20000039662A - 박막트랜지스터 액정표시소자의 제조방법 - Google Patents

박막트랜지스터 액정표시소자의 제조방법 Download PDF

Info

Publication number
KR20000039662A
KR20000039662A KR1019980055063A KR19980055063A KR20000039662A KR 20000039662 A KR20000039662 A KR 20000039662A KR 1019980055063 A KR1019980055063 A KR 1019980055063A KR 19980055063 A KR19980055063 A KR 19980055063A KR 20000039662 A KR20000039662 A KR 20000039662A
Authority
KR
South Korea
Prior art keywords
film
amorphous silicon
drain
gate
mask
Prior art date
Application number
KR1019980055063A
Other languages
English (en)
Other versions
KR100336890B1 (ko
Inventor
임성실
손곤
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR10-1998-0055063A priority Critical patent/KR100336890B1/ko
Publication of KR20000039662A publication Critical patent/KR20000039662A/ko
Application granted granted Critical
Publication of KR100336890B1 publication Critical patent/KR100336890B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 5개의 마스크를 이용한 박막 트랜지스터 액정 표시 소자에서, 액티브층의 손상을 방지함과 더불어 데이터 라인의 오픈문제를 방지할 수 있는 제조방법을 제공한다.
본 발명에 따른 5개의 마스크를 이용한 박막 트랜지스터 액정 표시 소자의 제조방법은 상부에 게이트가 형성된 절연기판 상에 제 1 SiNx막으로 이루어진 게이트 절연막 및 비정질 실리콘막을 순차적으로 형성하는 단계; 게이트 상부의 비정질 실리콘막 상에 에치스톱퍼를 형성하는 단계; 에치스톱퍼가 형성된 기판 전면에 도핑된 비정질 실리콘막을 형성하는 단계; 게이트 양 측의 도핑된 비정질 실리콘막 상에 걸쳐서 소오스 및 드레인을 형성하는 단계; 소오스 및 드레인을 마스크로하여 도핑된 비정질 실리콘막, 비정질 실리콘막, 및 게이트 절연막을 습식식각하여 오믹층, 액티브층 및 게이트 절연막을 형성하는 단계; 기판 전면에 패시배이션용 제 2 SiNx막을 형성하는 단계; 및, 제 2 및 제 1 SiNx막을 건식식각하여 패드오픈공정을 진행하는 단계를 포함한다. 본 실시예에서, 게이트는 절연기판 상에 Al-Nd막을 형성하는 습식식각하여 형성하고, 소오스 및 드레인은 Al-Nd막 또는 Mo막과 Al-Nd막을 순차적으로 적층하여 형성한다.

Description

박막 트랜지스터 액정 표시 소자의 제조방법
본 발명은 액정 표시 소자의 제조방법에 관한 것으로, 특히 5개의 마스크를 이용한 박막 트랜지스터 액정 표시 소자의 제조방법에 관한 것이다.
액티브 매트릭스형 액정표시(active matrix-type liquid crystal display; AM-LCD) 장치는 얇아서 다양한 표시장치에 사용된다. 이러한 AM-LCD 장치에서, 박막 트랜지스터(thin film transistor; TFT)가 각 화소에 대한 스위칭 소자로서 제공되어, 개개의 화소전극들이 독립적으로 구동되기 때문에, 듀티(duty) 비의 감소에 기인하는 콘트라스트가 감소되지 않고, 또한 디스플레이 용량이 증가하여 라인수가 증가될 때에도 시야각이 감소되지 않는다.
한편, 최근에는 공정을 단순화시키기 위하여, 상기 TFT-LCD를 게이트용 제 1 마스크, 에치스톱퍼용 제 2 마스크, 소오스 및 드레인용 제 3 마스크, 패드 오픈용 제 4 마스크, 및 화소전극용 제 5 마스크를 이용하여 형성한다. 즉, 제 3 마스크를 이용하여 소오스 및 드레인을 패터닝하고, 소오스 및 드레인을 마스크로 하여 오믹층, 액티브층 및 게이트 절연막을 패터닝하기 때문에, 마스크의 수를 감소시킬 수 있게 된다.
그러나, 상기한 바와 같은 5개의 마스크를 이용한 TFT-LCD 제조에서는, 공정단계를 감소시킬 수 있는 장점이 있는 반면, 소오스 및 드레인을 마스크로 이용하여 액티브층을 형성하기 때문에, 에치스톱퍼의 손상에 따른 액티브층 손상이 야기되어 오프 전류가 커지게 되는 문제가 있다. 즉, 소오스 및 드레인을 이용하여 액티브층/오믹층/게이트 절연막 물질인 비정질 실리콘막/도핑된 비정질 실리콘막/SiON막을 습식식각으로 건식식각으로 패터닝하기 때문에, SiNx로 이루어진 에치스톱퍼가 동시에 식각되기 때문이다.
또한, 제 4 마스크를 이용한 패드 오픈 공정은 패드부분을 덮고 있는 패시배이션막/게이트 절연막 물질인 SiNx막/SiON막을 습식식각으로 진행하는데, 이때 포토레지스트막의 보이드로 인한 데이터 라인의 오픈 문제가 야기되어, 결국 소자의 수율을 저하시킨다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 5개의 마스크를 이용한 TFT-LCD 제조에서, 액티브층의 손상을 방지함과 더불어 데이터 라인의 오픈문제를 방지할 수 있는 TFT-LCD의 제조방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 박막 트랜지스터 액정 표시 소자의 제조방법을 설명하기 위한 단면도.
〔도면의 주요 부분에 대한 부호의 설명〕
10 : 절연기판 11 : 게이트
12 : SiNx 12a : 게이트 절연막
13 : 비정질 실리콘막 13a : 액티브층
14 : 에치스톱퍼 15 : 도핑된 비정질 실리콘막
15a, 15b : 오믹층 16a, 16b : 소오스 및 드레인
17 : 제 3 마스크
상기 목적을 달성하기 위한 본 발명에 따른 5개의 마스크를 이용한 TFT-LCD의 제조방법은 상부에 게이트가 형성된 절연기판 상에 제 1 SiNx막으로 이루어진 게이트 절연막 및 비정질 실리콘막을 순차적으로 형성하는 단계; 게이트 상부의 비정질 실리콘막 상에 에치스톱퍼를 형성하는 단계; 에치스톱퍼가 형성된 기판 전면에 도핑된 비정질 실리콘막을 형성하는 단계; 게이트 양 측의 도핑된 비정질 실리콘막 상에 걸쳐서 소오스 및 드레인을 형성하는 단계; 소오스 및 드레인을 마스크로하여 도핑된 비정질 실리콘막, 비정질 실리콘막, 및 게이트 절연막을 습식식각하여 오믹층, 액티브층 및 게이트 절연막을 형성하는 단계; 기판 전면에 패시배이션용 제 2 SiNx막을 형성하는 단계; 및, 제 2 및 제 1 SiNx막을 건식식각하여 패드오픈공정을 진행하는 단계를 포함한다.
본 실시예에서, 게이트는 절연기판 상에 Al-Nd막을 형성하는 습식식각하여 형성하고, 소오스 및 드레인은 Al-Nd막 또는 Mo막과 Al-Nd막을 순차적으로 적층하여 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 1a 및 도 1b는 본 발명의 실싱예에 따른 TFT-LCD의 제조방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 절연기판(10) 상에 이후 건식식각에 대한 선택도(selectivityt)를 확보하기 위하여 게이트 물질로서 제 1 Al-Nd막을 증착하고, Al-Nd막 상부에 포토리소그라피로 게이트용 제 1 마스크(미도시)를 형성한다. 상기 제 1 마스크를 이용한 습식식각으로 Al-Nd막을 식각하여 게이트(11)를 형성하고, 공지된 방법으로 제 1 마스크를 제거한다. 그런 다음, 기판 전면에 제 1 SiNx막(12)과 비정질 실리콘막(13), 제 2 SiNx막을 순차적으로 증착하고, 제 2 SiNx막 상에 포토리소그라피로 에치스톱퍼용 제 2 마스크(미도시)를 형성한다. 즉, 게이트 절연막 물질로서 종래의 SiON막 대신에 SiNx막을 형성하여 이후 진행되는 패드오픈 공정시 건식식각으로 진행하는 것이 가능해진다. 제 2 마스크를 이용한 습식식각으로 제 2 SiNx막을 식각하여 게이트(11) 상부의 비정질 실리콘막(13) 상에 에치스톱퍼(14)를 형성하고, 공지된 방법으로 제 2 마스크를 제거한다.
그리고 나서, 기판 전면에 도핑된 비정질 실리콘막(15)과 이후 건식식각시 선택도를 확보하기 위하여 소오스 및 드레인 물질로서 제 2 Al-Nd막을 증착한다. 여기서, 제 2 Al-Nd막 대신에 Mo막과 Al-Nd막을 순차적으로 적층하여, 이후 형성되는 액티브층과의 접합 스파이킹(junction spiking)을 방지할 수 있다. 제 2 Al-Nd막 상에 포토리소그라피로 소오스 및 드레인용 제 3 마스크(17)를 형성한다. 제 3 마스크(17)를 이용한 습식식각으로 제 2 Al-Nd막을 식각하여 소오스 및 드레인(16a, 16b)을 형성한다. 이어서, 소오스 및 드레인(16a, 16b)을 마스크로하여 도핑된 비정질 실리콘막(15), 비정질 실리콘막(13), 및 제 1 SiNx막(12)을 습식식각하여, 도 1b에 도시된 바와 같이, 게이트 절연막(12a), 액티브층(13a), 및 오믹층(15a, 15b)을 형성한다.
그 후, 공지된 방법으로 제 3 마스크(17)를 제거하고, 도시되지는 않았지만, 기판 전면에 SiNx로 이루어진 패시배이션막을 형성하고, 패시배이션막 상에 포토리소그라피로 제 4 마스크를 형성한다. 제 4 마스크를 이용한 건식식각으로 패드영역의 패시배이션막 및 SiNx막(12)막을 식각하여 패드를 오픈시키고, 공지된 방법으로 제 4 마스크를 제거한다. 그리고 나서, 기판 전면에 ITO막을 증착하고, ITO막 상에 포토리소그라피로 제 5 마스크를 형성한다. 제 5 마스크를 이용한 습식식각으로 ITO막을 습식식각하여 화소전극을 형성하고, 공지된 방법으로 제 5 마스크를 제거한다.
상기한 본 발명에 의하면, 소오스 및 드레인을 마스크로 이용한 액티브층의 형성공정을 습식식각으로 진행함에 따라 에치스톱퍼층의 식각으로 인한 액티브층의 손상을 효과적으로 방지함으로써, 오픈 전류를 감소시킬 수 있다. 또한, 게이트 절연막을 SiON막 대신에 SiNx막으로 형성함에 따라, 패드 오픈공정을 건식식각으로 진행하는 것이 가능하기 때문에, 습식식각으로 인한 마스크(포토레지스트막)의 보이드 발생없이 식각이 이루어지므로, 데이터 라인의 오픈현상을 방지함으로써, 소자의 수율을 향상시킬 수 있다.
또한, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (6)

  1. 박막 트랜지스터의 액정 표시 소자의 제조방법에 있어서,
    상부에 게이트가 형성된 절연기판 상에 게이트 절연막 및 비정질 실리콘막을 순차적으로 형성하는 단계;
    상기 게이트 상부의 상기 비정질 실리콘막 상에 에치스톱퍼를 형성하는 단계;
    상기 에치스톱퍼가 형성된 기판 전면에 도핑된 비정질 실리콘막을 형성하는 단계;
    상기 게이트 양 측의 도핑된 비정질 실리콘막 상에 걸쳐서 소오스 및 드레인을 형성하는 단계; 및,
    상기 소오스 및 드레인을 마스크로하여 상기 도핑된 비정질 실리콘막, 비정질 실리콘막, 및 게이트 절연막을 습식식각하여 오믹층, 액티브층 및 게이트 절연막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 게이트 절연막은 제 1 SiNx막으로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 기판 전면에 패시배이션용 제 2 SiNx막을 형성하는 단계; 및,
    상기 제 2 및 제 1 SiNx막을 건식식각하여 패드오픈공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 게이트는 상기 절연기판 상에 Al-Nd막을 형성하는 습식식각하여 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자의 제조방법.
  5. 제 1 항에 있어서, 상기 소오스 및 드레인은 Al-Nd막으로 형성하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 소자의 제조방법.
  6. 제 1 항에 있어서, 상기 소오스 및 드레인은 Mo막과 Al-Nd막을 순차적으로 적층하여 형성하는 것을 특징으로 하는 액정 표시 소자의 제조방법.
KR10-1998-0055063A 1998-12-15 1998-12-15 박막트랜지스터액정표시소자의제조방법 KR100336890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055063A KR100336890B1 (ko) 1998-12-15 1998-12-15 박막트랜지스터액정표시소자의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0055063A KR100336890B1 (ko) 1998-12-15 1998-12-15 박막트랜지스터액정표시소자의제조방법

Publications (2)

Publication Number Publication Date
KR20000039662A true KR20000039662A (ko) 2000-07-05
KR100336890B1 KR100336890B1 (ko) 2003-06-19

Family

ID=19562888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0055063A KR100336890B1 (ko) 1998-12-15 1998-12-15 박막트랜지스터액정표시소자의제조방법

Country Status (1)

Country Link
KR (1) KR100336890B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491820B1 (ko) * 2002-06-04 2005-05-27 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100794471B1 (ko) * 2006-05-10 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100583443C (zh) * 2007-06-08 2010-01-20 北京京东方光电科技有限公司 一种薄膜晶体管结构及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0667197A (ja) * 1992-08-18 1994-03-11 Sanyo Electric Co Ltd 液晶表示装置およびその製造方法
JPH06188422A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2939783B2 (ja) * 1993-09-29 1999-08-25 松下電器産業株式会社 薄膜トランジスタの製造方法
JPH07120789A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
JPH07225395A (ja) * 1994-02-14 1995-08-22 Hitachi Ltd 液晶表示装置およびその製造方法
KR0169385B1 (ko) * 1995-03-10 1999-03-20 김광호 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법
JP3420653B2 (ja) * 1995-03-16 2003-06-30 株式会社東芝 薄膜トランジスタおよび液晶表示素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491820B1 (ko) * 2002-06-04 2005-05-27 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100794471B1 (ko) * 2006-05-10 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 이의 제조방법

Also Published As

Publication number Publication date
KR100336890B1 (ko) 2003-06-19

Similar Documents

Publication Publication Date Title
US6403406B2 (en) Method for forming a TFT in a liquid crystal display
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US6156583A (en) Method for manufacturing a liquid crystal display device
CN108803168B (zh) 一种阵列基板及其制作方法、液晶显示装置
US7125756B2 (en) Method for fabricating liquid crystal display device
US6411356B1 (en) Liquid crystal display device with an organic insulating layer having a uniform undamaged surface
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
KR100336890B1 (ko) 박막트랜지스터액정표시소자의제조방법
KR20110077264A (ko) 박막 트랜지스터 및 그 제조 방법
KR20060123810A (ko) 금속패턴 형성방법 및 이를 이용한 액정표시장치 제조방법
KR100648214B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR20010017422A (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR100577782B1 (ko) 박막 트랜지스터 액정 표시 소자
US6204082B1 (en) Method of manufacturing liquid crystal display device
KR100663288B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100613767B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR100318369B1 (ko) 전극형성방법
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR100577784B1 (ko) 박막 트랜지스터 액정 표시소자의 제조방법
KR100341129B1 (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
KR20020002655A (ko) 박막 트랜지스터 액정표시 소자의 제조방법
KR0172880B1 (ko) 액정표시장치의 제조방법
KR100737641B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR100852831B1 (ko) 액정표시장치의 어레이 기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170417

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180424

Year of fee payment: 17

EXPY Expiration of term