KR20000030011A - 산화물유전체소자의제조방법,그것을사용한메모리및반도체장치 - Google Patents

산화물유전체소자의제조방법,그것을사용한메모리및반도체장치 Download PDF

Info

Publication number
KR20000030011A
KR20000030011A KR1019997001308A KR19997001308A KR20000030011A KR 20000030011 A KR20000030011 A KR 20000030011A KR 1019997001308 A KR1019997001308 A KR 1019997001308A KR 19997001308 A KR19997001308 A KR 19997001308A KR 20000030011 A KR20000030011 A KR 20000030011A
Authority
KR
South Korea
Prior art keywords
oxide dielectric
thin film
less
oxide
dielectric thin
Prior art date
Application number
KR1019997001308A
Other languages
English (en)
Other versions
KR100315264B1 (ko
Inventor
스즈키다카아키
나바타메도시히데
히가시야마가즈토시
Original Assignee
가나이 쓰도무
가부시끼가이샤 히다치 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰도무, 가부시끼가이샤 히다치 세이사꾸쇼 filed Critical 가나이 쓰도무
Publication of KR20000030011A publication Critical patent/KR20000030011A/ko
Application granted granted Critical
Publication of KR100315264B1 publication Critical patent/KR100315264B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

산화물 유전체 박막의 형성 분위기를 저산소 농도에서 실행하는 것에 의해, 형성온도를 종래보다 저온도로 할 수 있다. 그 결과, 분극축이 상하방향으로 갖는 면방위에서 우선적으로 배향한 결정구조를 갖고, 전극재와의 반응이 없으며, 또한 결정입자의 성장을 제어하는 것이 가능하게 되고, 높은 자발분극과 작은 항전계를 갖는 산화물 유전체 소자를 제작할 수 있다.

Description

산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치{METHOD FOR MANUFACTURING OXIDE DIELECTRIC DEVICE, AND MEMORY AND SEMICONDUCTOR DEVICE USIGN THE DEVICE}
근래, 반도체 메모리로서는 전원이 오프(off)일 때에도 데이타가 유지되는 불휘발성을 이용한 R0M(Read 0nly Memory)가 있지만, 리라이트 회수의 대폭적인 제한이나, 리라이트 속도가 느리다는 등의 문제를 갖고 있다. 또한, 이 이외에 데이타의 리라이트를 고속으로 실행할 수 있다는 이점을 갖는 RAM(Random Access Memory)가 있다. 이 RAM의 메모리용 캐패시터 재료로써 산화물 유전체가 있다. 산화물 유전체 중에는 높은 유전률을 갖는 고유전체와 분극 히스테리시스를 갖는 강유전체가 있다. 그 중에서도 고유전체를 사용한 DRAM과 강유전체를 사용한 불휘발성 RAM이 있다. 우선, 강유전체를 사용한 불휘발성 RAM은 강유전체의 히스테리시스 효과를 이용하는 것에 의해,불휘발성을 가짐과 동시에, 리라이트 회수도 10의 10승회 내지 10의 12승회로 매우 우수하다. 또, 리라이트의 스피드도 다른 방식에 비해 μs(100만분의 1초)이하로 고속성을 갖고, 차세대의 이상적 메모리로서 주목받고 있다. 이와 같은 불휘발성 RAM의 대용량화, 불휘발성화, 고속화를 실현하기 위한 개발이 이루어지고 있다. 그러나, 라이트 회수의 증가에 따라 강유전체의 자발분극(Pr)이 저하하는 등의 막피로가 큰 문제점으로써 발생하였다. 대용량화, 내구화에는 [1]큰 자발분극(Pr)을 갖는 강유전체 재료의 채용, [2]막피로에 강한 강유전체 재료의 채용이 잘 알려져 있다. 이들 재료로서는, 페로브스카이트(perovskite) 구조의 산화물이 널리 이용되고 있다. 이 중 페로브스카이트 구조의 단일격자가 여러개 중첩된 결정구조인 Bi층 형상의 강유전체의 SrBi2Ta2O9가 알려져 있다. 이 재료에 대해서는 Pr이 c축과 수직방향으로만 나타나는 결정의 이방성을 갖고 있다. 또, Pr값도 반드시 크지는 않지만, 막피로 특성이 우수하기 때문에 이 재료를 사용한 예가 특허 WO93/12542(PCT/US92/10627), 일본국 특허공개공보 평성 5-24994호에 개시되어 있다.
한편, 고유전체를 사용한 DRAM은 고밀도, 고집적 기술의 진보에 따라 1 6M. 64M비트의 대용량화 시대를 맞이하고 있다. 이 때문에, 회로구성소자의 미세화가 요구되고, 특히 정보를 축적하는 콘덴서의 미세화가 실행되고 있다. 이 중, 콘덴서의 미세화에는 유전체 재료의 박막화. 유전률이 높은 재료의 채용, 상하 전극과 유전체로 이루어지는 구조의 평탄화부터 입체화 등을 들 수 있다. 이 중, 유전률이 높은 재료로써 결정구조가 페로브스카이트 구조의 단일격자인 BST((Ba/Sr)TiO3)는 종래의 SiO2/Si3N4에 비해서 큰 유전율(ε)를 갖는 것이 알려져 있다. 이 고유전체 재료를 사용하는 예가 인터내셔널·일렉트론·디바이스·미팅·테크니컬·다이제스트 1991년 823페이지(IEDM Tech.Dig.:823,1991)에보고되어 있다.
본 발명은 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치에 관한 것이다.
도 1은 본 발명의 분위기중의 산소농도에 의한 강유전체 박막의 결정구조의 변화를 도시한 도면,
도 2는 본 발명의 강유전체 소자를 도시한 단면도,
도 3은 본 발명의 고유전체 소자를 도시한 단면도,
도 4는 본 발명의 도전성 산화물을 전극에 사용한 강유전체 소자를 도시한 단면도,
도 5는 본 발명의 강유전체 박막의 미세조직의 모식도,
도 6은 본 발명의 강유전체 메모리를 도시한 단면도,
도 7은 본 발명의 고유전체 메모리를 도시한 단면도이다.
도 8은 본 발명의 분위기중의 산소농도에 의한 결정구조중의 (105)면의 배향도를 도시한 도면,
도 9는 본 발명의 전압과 누설전류밀도의 관계를 도시한 도면,
도 10은 본 발명의 강유전체 소자를 사용한 비접촉형 반도체 장치를 도시한 도면,
도 11은 본 발명의 강유전체 소자의 반복 회수를 한정한 결과를 도시한 도면.
[발명의 개시]
본 발명은 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치에 관한 것으로서, 특히, 고유전율·저누설 전류밀도를 사용한 DRAM등의 고유전체 소자와 고자발분극·저항전계를 이용한 불휘발성 RAM 등의 강유전체소자 및 고유전체 소자 또는 강유전체 소자를 사용한 메모리나 반도체 장치에 이용할 수 있다.
이 경우, 강유전체 박막 및 고유전체박막을 형성하는 온도가 Pb(Zr/Ti)O3에 있어서 약650℃, (Ba/Sr)TiO3에 있어서 약 600℃, SrBi2Ta2O9에 있어서는 약 8OO℃까지 온도를 올리는 것이 필요로 되었다. 이상의 결정구조가 페로브스카이트 구조의 박막형성에 있어서는 결정화를 촉진하기 위해 600℃ 이상의 고온도가 필요하다. 그러나, 고온도로 하는 것은 여러가지 문제가 발생한다. 예를 들면, 기상법에서는 성막 초기에 고온에 있어서 산화성 분위기를 경험하는 것에 의한 하부전극의 박리가 생긴다. 또, SrBi2Ta2O9의 경우, 종래의 800℃의 고온도에서 형성할 때, Bi가 증발하여 조성 불균일이 생기기 때문에 출발 Bi 조성을 과잉으로 할 필요가 있다. 그 결과, 고온형성후, 잉여의 Bi가 강유전체층의 입자경계에 Bi를 많이 포함한 이상(異相)으로서 존재하고, 내전압특성의 저하, 또, 강유전체 박막과 상하의 금속전극의 계면에서의 원소의 확산반응에 의해 천이층이 형성되며, 자발분극(Pr)이 저하하여 본래의 특성을 얻기 어렵고, 항전계(Ec)가 증대하거나 막피로의 원인으로 되었다. 이 때문에, 전계를 반전시켜 실행하는 라이트 회수는 크게 제한되어 있다. 또, 고온으로 하는 것에 의해 [a]반응층의 형성이 발생한 것에 의해 유전률이나 자발분극이 작아지고, [b]결정입자가 성장하여 누설(리크) 전류 밀도가 커지는 등의 문제가 발생하여, 동작전압의 고압화로 이어져 소자의 고집적화가 곤란하게 된다.
상기 지견에 따라, 본 발명의 목적은 우수한 산화물 유전체 소자, 특히, 높은 자발분극과 낮은 항전계를 갖는 강유전체 소자, 또는 높은 유전률과 내압특성이 우수한 고유전체 소자를 대상으로 해서 그 제조방법 및 그것을 사용한 메모리, 반도체 장치를 제공하는 것이다.
본 발명은 산화물 유전체 소자, 특히, 높은 자발분극과 낮은 항전계를 갖는 강유전체 소자, 또는 높은 유전율과 내압특성이 우수한 고유전체 소자를 대상으로 해서 그들을 각각 구성하는 강유전체 박막 및 고유전체 박막의 형성을 저산소농도 분위기 중에서, 또한, 형성하는 온도가 강유전체 박막에서는 650℃이하, 고유전체박막에서는 600℃이하에서 실행하는 것을 하나의 특징으로 한다. 이 경우, 저산소 농도 분위기로서 가장 페로브스카이트 구조가 형성되는 비율이 많고, 높은 전기 특성을 얻기 쉬운 산소농도는 0.1%보다 크고, 5.0%보다 작은 범위가 바람직하다.
본 발명의 다른 특징은 산소와 불활성 가스의 혼합비를 조절하는 것에 의해 저산소 농도 분위기를 제작하는 것이 가능하고, 또 상압이기 때문에 매우 간편한 방법인 것이다.
또, 본 발명의 다른 특징은 상기 제조방법으로 형성한 강유전체 박막 및 고유전체 박막을 O3,N2O, 래디컬 산소 등의 활성화 산소 분위기 중에서 재차 열처리하는 것에 의해 고품질의 강유전체 박막 및 고유전체 박막을 형성하는 것이다.
다음에, 본 발명에 있어서 강유전체 박막은
(AO)2+(BCO)2-
A=Bi, Tl, Hg, Pb, Sb, As
B=Pb, Ca, Sr, Ba, 희토류 원소중 적어도 1종 이상
C=Ti. Nb, Ta, W, Mo, Fe, Co, Cr 중 적어도 1종 이상 및
(Pb/A) (Zr/Ti) O3
A=La, Ba, Nb
로 되는 화학 구조식으로 나타내어지는 것을 특징으로 한다.
또, 고유전체박막은
(Ba/Sr)TiO3
로 되는 화학 구조식으로 나타내어지고 있는 것을 특징으로 한다.
본 발명으로 얻어지는 고유전체 박막은 종래 얻어졌던 Ta2O5보다 큰 유전율을 갖는 것을 특징으로 한다.
또, 본 발명에 사용되는 상부 및 하부전극재로써 금속을 사용하는 경우는 Pt, Au, Al, Ni, Cr, Ti, Mo, W 중 적어도 1종인 것을 특징으로 한다. 또한, 단일원소로 이루어지는 도전성 산화물인 경우에는 Ti, V, Eu, Cr, Mo, W, Ph, Os, Ir, Pt, Re, Ru, Sn 중 적어도 1종의 산화물인 것을 특징으로 한다. 또한, 페로브스카이트 구조의 도전성 산화물인 경우는 ReO3, SrReO3, BaReO3, LaTiO3, SrVO3, CaCrO3,SrCrO3, SrFeO3, La1-xSrxCoO3(O＜x＜O.5), LaNiO3,CaRuO3, SrRuO3, SrTiO3, BapbO3중 적어도 1종인 것을 특징으로 하고, 전극재로써의 기능을 갖게 하기 위해 단일원소로 이루어지는 도전성 산화물 및 페로브스카이트 구조의 도전성 산화물을 사용하는 경우는 저항율이 1mΩ·cm 이하인 것을 특징으로 한다.
본 발명의 강유전체 박막 및 고유전체 박막의 제조방법은 산소와 불활성가스의 혼합 가스 분위기에서 스퍼터링법, 레이저 증착법 또는 MOCVD법을 사용해서 제작하는 것을 특징으로 한다. 또, 상압이고 또한 산소와 불활성 가스의 혼합가스 분위기에서 금속 알콕시드 또는 유기산염을 출발원료로 한 스핀코트법, 딥코트(deep coat)법을 사용해서 제작해도 좋다.
또, 본 발명의 강유전체 박막 및 고유전체 박막의 제조방법 중에서 재열처리방법으로서는 ECR 산소 플라즈마를 구비한 스퍼터링법, 레이저 증착법, MOCVD법에 의해 재열처리를 하는 것을 특징으로 한다. 또한, 자외영역의 광을 조사하면서 금속 알콕시드 또는 유기산염을 출발원료로 한 스핀코트법 또는 딥코트법을 사용해서 재열처리해도 좋다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 실시예를 도면을 참조하여 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
도면중에서 사용되는 주요한 부호의 의미는 이하와 같다.
(21), (31), (61), (71), (1008)은 상부전극, (41)은 상부전극(도전성 산화물), (22), (42), (62), (1007)은 강유전체 박막, (32), (72)는 고유전체 박막, (23), (33), (63), (73), (1006)은 하부전극, (43)은 하부전극(도전성 산화물), (24), (34), (44)는 하지기판, (25), (45)는 강유전체 소자, (35)는 고유전체 소자, (64), (74), (1002)는 Si, (65), (75)는 소스부, (66), (76)은 드레인부, (67), (79)는 폴리 크리스탈 Si, (68), (77), (78)은 SiO2, (1001)은 비접촉형 반도체 장치, (1003)은 확산층, (1004)는 SiO2게이트막, (1005)는 게이트 전극, (1009), (1010)은 SiO2절연층, (1011)은 알루미늄 배선을 나타낸다.
[실시예1]
본 발명의 1실시예를 도시한다.
본 발명의 특징을 더욱 상세히 설명하면 상기 수단의 강유전체 박막 및 고유전체 박막을 형성하는 분위기를 저산소 농도로 제어하는 것에 의해, 박막중에 있어서의 페로브스카이트 구조가 형성되는 비율이 증가할 수 있다. SrBi2Ta2O9강유전체의 경우는 저산소 농도로 하는 것에 의해 산화물의 분해반응에 따른 융액형성이 저온에서도 촉진되기 ??문에 종래의 800℃보다 저온도에서 결정화할 수 있다. 또, 형성온도를 저온화할 수 있으므로 상하 전극과의 반응을 방지할 수 있다.
본 실시예에 사용한 강유전체 박막은 (AO)2+(BCO)2-의 화학 구조식에 있어서, A=Bi원소, B=Sr원소, C=Ta원소인 경우의 제작방법을 이하에 설명한다. 도 2에 본 실시예와 관련된 유전체 소자 구조를 도시한다. 하지기판상에 하부전극이 형성되고, 상기 하부전극상에 강유전체 박막이 형성된다. 또, 상기 강유전체 박막상에 상부전극을 배치하는 구조이다.
참조숫자(24)는 하지기판을 나타낸다. 우선, 하지기판에는 Si의 표면을 열산화시켜 SiO2를 형성시킨 기판을 사용하였다. 다음에, 이 하지기판(24)상에 하부전극(23)(Pt)을 실온에서 스퍼터링법에 의해 두께2000Å제작하였다. 이 하부전극(23)상에 강유전체 박막(22)를 형성하기 위해 Bi:Sr:Ta=2:1:2조성으로 조합한 금속 알콕시드 용액을 3000rpm(매분당 회전수)으로 30초간 스핀코트하였다. 그 후, 150℃에서 10분간 건조후, 또, 공기중 또는 산소중에 있어서 강유전체 박막의 결정 온도보다 낮은 500℃에서 15분간 전열처리를 하였다. 이상의 조작을 3회 반복하고, 두께 2400Å의 전구체 박막을 제작하였다. 그리고, 마지막으로 650℃×1시간에서 산소농도 분위기를 바꾸어 열처리를 실행하여 강유전체 박막을 제작하였다. 상기 강유전체 박막의 결정구조를 X선 회절로 동정하였다.
도 1에 분위기 가스의 산소농도에 대한 결정중에 있어서의 페로브스카이트 구조가 차지하는 비율의 변화를 도시한다. 저산소 농도로 하는 것에 의해, 페로브스카이트 구조의 비율이 증가하는 작용이 있다. 또한, 산소농도가 0.2∼3.0%의 범위에서 페로브스카이트 구조의 형성 비율의 증가가 가장 높아지므로 형성할 분위기 가스의 산소 농도는 0.1%보다 크고 5.0% 미만의 범위가 바람직하다. 또, 0.1% 이하의 산소농도에서는 페로브스카이트 구조를 형성하기 위해 필요한 산소량이 부족하고, 페로브스카이트 구조를 형성하기 아렵게 하고 있다. 또, 5.0% 이상의 산소농도에서는 페로브스카이트 구조의 형성에 유위차(有爲差)는 발견되지 않았다. 또한, 도 1에 형성온도를 600∼700℃로 변화시겼을 때의 분위기중의 산소농도에 대한 결정중에 있어서의 페로브스카이트 구조가 차지하는 비율의 변화를 도시한다. 저산소 농도의 효과는 형성하는 온도가 저온으로 될수록 유효하다. 본 실시예에서는 강유전체 박막은 650℃ 이하, 고유전체 박막은 600℃ 이하로 하고 또한 400℃ 이상에서 실행하는 것이 바람직하다. 이 온도범위보다 낮은 온도에서 열처리를 실행해도 페로브스카이트 구조가 형성되기 어렵게 된다.
또, 도 8에 산소농도에 대한 페로브스카이트 구조의 (105)면의 배향성의 관계를 도시한다. 이 배향성은 X선 회절로 동정할 수 있었던 모든 피크 강도 I(total)에 대한 (105)면의 피크강도 I(105)의 비로 나타내고 있다. 산소 농도를 5%보다 낮게 하면 (105)면의 배향도가 강해지는 것에 의해, 저산소 농도에서 형성한 SrBi2Ta2O9강유전체 박막의 결정구조는 (105)면이 강하게 배향하는 특징이 있다. 이것은 저산소 농도에 의해 각 구성원소의 산화물의 분해반응에 따른 융액이 생성되고, 상기 융액으로부터의 결정성장으로 되기 때문에, (105)면의 우선성장이 용이하게 된 것에 의한다. 이것에 의해, (105)면의 배향이 용이하게 된다는 효과가 있다. SrBi2Ta2O9강유전체 박막은 층형상 페로브스카이트구조이고, 결정의 대칭성때문에 분극축이 Bi-O층과 평행방향(c축에 수직)으로밖에 나타나지 않는 결정의 이방성이 있다. 따라서, (105)면이 우선적으로 배향하는 것에 의해 우수한 특성을 갖는 박막을 형성할 수 있다. 또, 다른 강유전체재료를 사용한 경우에도 분극축이 상하방향으로 갖는 면방위에서 우선적으로 배향할 수 있다.
다음에, 강유전체 박막(22)인 ((BiO)2+(SrTaO)2-)상에 스퍼터링법에 의해 두께2000Å의 금속 Pt를 실온에서 형성하고, 상부전극(21)을 제작하고, 강유전체 소자(25)를 얻었다. 이 얻어진 강유전체 소자의 자발분극(Pr) 및 항전계(Ec)를 실온에서 측정한 결과를 표 1에 도시한다.
산소농도(%) 0.15 0.2 0.7 1.0 3.0 5.0
Pr(μC/㎠) 7 17 20 18 17 6
Ec(kV/㎝) 70 52 45 50 53 74
라이트회수 1E+14 1E+14 1E+14 1E+14 1E+14 1E+13
Pr은 Pr-v의 히스테리시스에 의해 정(正) 및 부(負)의 최대인가전압에서 얻어진 분극량이다. 특히, 산소농도가 0.2∼3.0%의 범위에 있어서 Pr이 높고 저Ec값을 나타내며, X선 회절의 결과를 반영한 결과로 되었다. 그 중에서도, 산소 농도가 0.7%에서 실행한 강유전체 소자에서 각각 20μC/cm2 및 45kV/cm의 값을 나타내었다. 또, 136kV/cm의 전압을 반전시켜 반복 회수를 측정한 결과 중에서 도 11에 대표예로써 산소 농도가 0.7%인 측정결과를 도시한다. 산소농도 0.15∼3.0%에서 제작한 박막은 모두 10의 14승 회수까지 Pr특성의 열화가 나타나지 않았다.
또, (AO)2+(Sr,TaO)2-의 화학 구조식에 있어서, A사이트의 원소를 Tl. Hg. Pb, Sb, As 중 어느 하나를 사용한 경우에 있어서도 상기와 마찬가지의 제작을 실행하여 얻어진 강유전체 소자의 Pr, Ec를 측정한 결과, Pr=19∼21μC/㎠, Ec=44∼48kV/㎝의 값이 얻어졌다.
또한, (BiO)2+(BTaO)2-의 화학 구조식에 있어서, B사이트의 원소를 Pb, Ca, Ba 중 어느 하나를 사용한 경우에 있어서도 상기와 마찬가지의 제작을 실행하여 얻어진 강유전체 소자의 Pr, Ec를 측정한 결과, Pr=18∼22μC/㎠, Ec=43∼47kV/㎝의 값이 얻어졌다.
또, (BiO)2+(SrCO)2-의 화학 구조식에 있어서, C사이트의 원소를 Ti, Nb, W, Mo, Fe, Co, Cr 중 어느 하나를 사용한 경우에 있어서도, 상기와 마찬가지의 제작을 실행하여 얻어진 강유전체소 자의 Pr, Ec를 측정한 결과, Pr=17∼22μC/㎠, Ec=42∼49kV/㎝의 값이 얻어졌다.
또한, 상기 실시예 1에서는 저산소 농도로 하는 것에 의해 저온도에서의 형성을 실행할 수 있기 때문에, 천이층의 형성이나 원소의 확산 등의 문제가 없고, 하지기판과의 사이에 확산 방지층을 생략하여 마련하는 등의 구조라도 좋다.
[실시예 2]
본 실시예에 사용한 (Pb/A) (Zr/Ti) O3의 화학 구조식으로 이루어지는 강유전체 박막에 있어서, A=La 원소인 경우의 제작방법을 이하에 설명한다. 도2에 도시한 강유전체 소자의 단면도에 있어서, 참조숫자(24)는 하지기판을 나타낸다. 우선, 하지기판에는 Si의 표면을 열산화시켜 SiO2를 형성시킨 기판을 사용하였다. 다음에, 이 하지기판(24)상에 하부전극(23)을 제작하였다. 상기 하지기판(24)상에 실온, 진공중에서 스퍼터링법에 의해 두께2500Å의 금속 Pt를 형성하였다. 이 하부전극(23)상에 강유전체 박막(22)를 형성하기 위해서 Pb:La:Zr:Ti=0.95:0.05:0.52:0.48 조성으로 조합한 금속 알콕시드 용액을 2500rpm으로 30초간 스핀코트하였다. 그 후, 140℃에서 13분간 건조시키고, 또 공기중 또는 산소중에 있어서 강유전체 박막의 결정화 온도보다 낮은 온도 450℃에서 20분간 전열처리를 실행하였다. 이상의 조작을 1사이클로 하고 이 사이클을 3회 반복하는 것에 의해 두께 1700Å의 전구체 박막을 제작하였다. 그리고, 저산소 농도에서 550℃의 열처리를 하는 것에 의해 강유전체 박막((Pb/La)(Zr/Ti)O3)를 얻었다. 상기 강유전체 박막의 결정 구조를 X선 회절로 조사하였다. 그 결과, 실시예 1과 마찬가지로 0.2∼3.0% 범위에서 결정중의 페로브스카이트구조가 차지하는 비율이 급격히 증가하고 있는 경향이 나타났다. 다음에, 강유전체 박막(22)상에 상부전극(21)을 제작하였다. 상부전극(21)은 상기 강유전체 박막(22)인 (Pb/La)(Zr/Ti)O3상에 스퍼터링법에 의해 진공중, 실온의 조건에서 두께2000Å의 금속 Pt를 제작하고, 강유전체 소자(25)를 제작하였다. 상기 강유전체 소자의 Pr 및 항전계(Ec)를 측정하였다. 그 결과, 산소농도가 0.7%에서 각각 20μC/㎠ 및 50kV/㎝이었다. 또, 유전율(ε)를 실온에서 측정한 결과를 표 2에 도시한다.
산소농도(%) 0.15 0.2 0.7 1.0 3.0 5.0
ε 1320 1560 1590 1570 1564 1290
J(A/㎠)at3V 7E-7 2E-7 1E-7 3E-7 4E-7 3E-6
산소농도가 0.7%일 때 1590의 값을 나타내었다. 또, 전압과 누설 전류 밀도의 관계를 조사한 결과, 3V에서 1x10-7A/㎠ 이하로 내압특성에 매우 우수한 것을 알 수 있었다.
또한, (Pb/A)(Zr/Ti)O3의 화학구조식으로 이루어지는 강유전체 박막에 있어서, A=Ba 및 A=Nb의 강유전체 소자를 상기와 마찬가지의 제조방법을 사용하여 제작하고, Pr 및 Ec를 측정한 결과, Pr=20μC/㎠, Ec=51kV/㎝의 값을 나타내고, 또 유전율을 실온에서 평가한 결과, 산소농도가 0.2∼3.0%일 때에 유전율=1590∼1610의 높은 값이 얻어지는 것을 알 수 있었다. 또, 특히(111)면 배향한 (Pb/A)(Zr/Ti)O3의 화학 구조식으로 이루어지는 강유전체 박막에 있어서, A=Ba. Nb, Ti 중의 어느 하나를 사용한 경우에도 높은 분극 특성을 갖는 것을 알 수 있었다.
[실시예 3]
본 실시예에 사용한 (Ba0.5Sr0.5)TiO3의 조성비로 이루어지는 고유전체 박막의 제작방법을 이하에 설명한다. 도 3에 도시한 고유전체 소자의 단면도에 있어서, 참조숫자(34)는 하지기판을 나타낸다. 우선, 하지기판에는 실시예 2와 마찬가지의 Si를 사용하였다. 다음에, 이 하지기판(34)상에 하부전극(33)을 제하였다. 상기 하지기판(34)상에 실온, 진공 분위기의 조건에서 스퍼터링 방법에 의해 두께2000Å의 금속 Pt를 형성하였다. 이 하부전극(33)상에 고유전체 박(32)를 형성하기 위해 온도를 300℃, 압력0.55Pa, 산소와 아르곤의 혼합가스의 조건에서 막두께 100㎚의 전구체 박막을 제작하였다. 다음에, 페로브스카이트 구조를 형성시키기 위해 저산소 농도 분위기에서 500℃의 열처리를 실행하는 것에 의해 고유전체 박막((Ba0.5Sr0.5)TiO3)를 얻었다. 상기 고유전체 박막의 결정구조를 X선 회절로 조사하였다. 그 결과, 실시예 1과 마찬가지로, 산소 농도를 5%보다 작게 하면 전체 결정상중에 차지하는 페로브스카이트 구조의 비율이 증가하기 시작하고, 0.2∼3.0%의 범위에서 가장 비율이 높아지는 경향이 나타났다. 다음에, 고유전체 박막(32)상에 상부전극(31)을 제작하였다. 상부전극(31)은 상기 고유전체 박막(32)인 ((Bao.5Sr0.5)TiO3)상에 스퍼터링법에 의해 진공중, 실온의 조건에서 두께 2000Å의 금속 Pt를 제작하였다. 이 얻어진 고유전체 소자(35)의 유전율(ε)을 실온에서 측정한 결과를 표 3에 도시한다.
산소농도(%) 0.15 0.2 0.7 1.0 3.0 5.0
ε 310 493 520 503 480 253
산소농도가 0.2∼3.0%의 범위에서 유전율=480∼520의 높은 값을 나타내었다.
[실시예 4]
본 실시예에 사용한 강유전체 박막은 (AO)2+(BCO)2-의 화학 구조식에 있어서 A=Bi원소, B=Sr원소, C=Nb원소인 경우의 제작방법을 이하에 설명한다. 우선, 도 4에 도시한 강유전체 소자의 단면에 있어서, 하지기판(44)에는 Si의 표면을 열산화시켜 SiO2를 형성시킨 기판을 사용하였다. 다음에, 하지기판(44)에 하부전극(43)을 제작하였다. 상기 하지기판(44)상에 산소가스 분위기중에서 450℃로 가열하면서 스퍼터링법에 의해 두께 1700Å인 단일 원소의 도전성 산화물 RuO를 제작하였다. 이 하부전극(43)상에 강유전체 박막을 형성하기 위해 Bi, Sr. Nb 원소의 금속 알콕시드 용액을 3000rpm으로 25초간 스핀코트 하였다. 그 후, 150℃에서 10분간 건조시키고, 또, 공기중 또는 산소중에 있어서 450℃로 10분간 전열처리를 실행하였다. 이상의 조작을 1사이클로 하고 이 사이클을 3회 반복하는 것에 의해 막두께2300Å의 전구체박막을 제작하였다. 그리고, 마지막으로 아르곤가스 + 0.7% 산소의 저산소 농도분위기 중에서 600℃의 가열을 실행하는 것에 의해, 페로브스카이트 구조를 갖는 강유전체 박막(42)인 (BiO)2+(SrNbO)2-를 얻었다. 상기 강유전체 박막(42)상에 상부전극(41)을 제작하였다. 상부전극(41)은 산소가스 분위기중에서 450℃로 가열하면서 스퍼터링법에 의해 두께1700Å의 단일 원소의 도전성 산화물 RuO를 제작하고, 강유전체 소자(45)를 제작하였다. 이 얻어진 강유전체 소자(45)의 Pr 및 항전계(Ec)를 실온에서 측정하였다. 그 결과, 각각 19μC/㎠ 및 46kV/㎝의 값을 나타내었다.
또, 상기와 마찬가지로 TiOx,VOx,EuO, CrO2, MoO2, WO2,PhO, OsO, IrO, PtO, ReO2, RuO2, SnO2중의 어느 하나를 전극재로 사용한 경우에 있어서도, 상기와 마찬가지의 제작을 하여 얻어진 강유전체 소자의 특성은 Pr=18∼22μC/㎠, Ec=44∼48kV/㎝의 값을 나타내었다. 이상과 같이, 본 실시예에 사용되는 상부 및 하부 전극재로서 금속 또는 전극재로서의 기능을 갖게 하기 위하여 저항율이 1mΩ·㎝ 이하인 단일원소로 이루어지는 도전성 산화물 및 페로브스카이트 구조의 도전성 산화물의 1종을 사용하는 것에 의해 우수한 전기 특성을 갖는 산화물 유전체 소자를 제작할 수 있다.
[실시예 5]
실시예 1과 마찬가지의 제조방법을 사용해서 하지기판상에 하부전극(Pt)를 형성하였다. 이 하부전극상에 (AO)2+(BCO)2-의 화학구조식에 있어서 A=Bi원소, B=Sr원소, C=Ta원소로 이루어지고, 실시예 1과 마찬가지의 조성비로 조합한 금속 알콕시드 용액을 3000rpm으로 35초간 스핀코트하였다. 그 후, 150℃에서 10분간 건조시키고, 또 공기중 또는 산소중에 있어서 400℃에서 10분간 전열처리를 실행하였다. 이상의 조작을 사이클로 하고 상기 사이클을 2회 반복하는 것에 의해 두께 1100Å의 전구체박막을 제작하였다. 그리고, 저산소 농도 분위기중에서 630℃의 가열을 실행하고 강유전체 박막을 제작하였다. 비교로써, 상기와 마찬가지의 방법을 사용하여 하지기판상에 하부전극을 형성란 후, 동일 조성의 강유전체 박막을 저산소중에서 형성한 후, 또 ECR 산소 플라즈마 중에서 400℃의 가열을 실행한 강유전체 박막을 제작하였다. 각각의 강유전체 박막상에 실시예 1과 마찬가지의 방법으로 상부전극(Pt)를 형성하고 도 2에 도시한 단면구조의 강유전체 소자를 제작하였다. 각각의 강유전체 소자의 Pr 및 항전계(Ec)를 실온에서 측정한 결과를 표 4에 도시한다.
재열처리의 분위기 가열없음 래디컬산소 N20 03
Pr(μC/㎠) 19 30 27 28
Ec(kV/㎝) 43 35 34 31
ECR산소 플라즈마 중에서 가열한 강유전체 소자쪽이 자발 분극 및 항전계 모두 높은 값을 나타내었다. 또한, 상기와 같은 방법으로 O3, 래디컬 산소, N2O(아산화질소)를 사용해서 재열처리한 경우에도 자발 분극 및 항전계 모두 동등한 값을 나타내었다. 이상과 같이, 산화력이 강한 활성화산소 분위기 중에서 재차 열처리를 실행하는 것에 의해 산소결손이 없는 페로브스카이트 구조가 얻어지고, 그 결과로써 전기 특성이 대폭 향상하였다. 이 재열처리는 저산소 농도에서의 결정화 열처리 온도 이하에서 실행하는 것이 바람직하다.
[실시예 6]
실시예 1과 마찬가지의 방법을 사용해서, 하지기판상에 하부전극(Pt)를 형성하였다. 이 하부전극상에 (AO)2+(BCO)2-의 산화 구조식에 있어서 A:Bi.B:Sr, C:Ta로 이루어지고, Bi:Sr:Ta=2.2:1:2조성으로 조합한 금속 알콕시드 용액을 3500rpm으로 25초간 스핀코트를 실행하였다. 그 후, 170℃에서 10분간 건조 시킨 후, 450℃에서 10분간의 전열처리를 실행하였다. 이상의 조작을 3회 반복하여 막두께 2200Å의 전구체 박막을 제작하였다. 그리고, 650℃×1시간, 0.7% 산소 분위기중에서 열처리를 실행하고, 강유전체 박막을 제작하였다. 비교로써, 상기와 마찬가지의 방법을 사용하여 전구체 박막을 제작하고, 650℃×1시간 및 5시간, 100% 산소 분위기중에서 열처리한 강유전체 박막도 제작하였다. 얻어진 강유전체 박막상에 실시예 1과 같은 방법으로 상부전극(Pt)를 형성하고, 도 2에 도시한 단면 구조의 강유전체 소자를 제작하였다. 각각의 강유전체 소자의 Pr을 실온에서 측정하였다. 그 결과, 산소 농도 0.7%에서 형성한 강유전체 소자는 Pr=22μC/㎠인 데 비해, 산소농도 100%에서 형성한 강유전체 소자의 결과는 1시간에서는 분극 히스테리시스 곡선은 발견되지 않고, 5시간에서 Pr=10μC/㎠로 낮은 값이었다. 이와 같이, 저산소농도로 하는 것에 의해, 열처리 시간을 단축할 수 있는 효과가 있다. 이것은, 상술한 바와 같이, 구성 원소의 산화물의 분해반응에 의한 융액으로부터의 결정 성장속도가 저산소 농도에 의해 촉진되기 때문에 종래의 산소농도:100%에서 형성한 박막에 비해 저산소 농도에서 형성한 박막은 약 1/5의 시간에서 페로브스카이트 구조가 형성되고, 높은 전기 특성을 얻을 수 있다. 또, 각각의 상기 강유전체 박막의 조성분석을 실행한 결과, 저산소농도 분위기에서 열처리를 실행한 박막은 Sr:Bi:Ta=1:2:2의 화학양론조성인 데 비해, 100% 산소분위기중에서 열처리한 박막은 Sr:Bi:Ta=1:2.2:2로 Bi가 많은 조성이었다. 본 실시예는 저온도·저산소 농도에서 형성하기 때문에, 예를 들면, SrBi2Ta2O9강유전체 박막의 경우, 출발의 Bi 조성의 다소에 관계없이 형성후의 조성비는 화학양론조성을 갖는 박막을 형성할 수가 있다. 따라서, 출발의 Bi조성을 과잉으로 할 필요가 없고, 또 과잉으로 하였더라도 형성후의 강유전체층의 입자경계 등에 Bi를 많이 포함한 이상(異相)의 생성을 억제할 수 있어 내전압특성에 우수하고, 또 상하전극과의 반응이 없고, 높은 유전율을 갖는 박막을 형성할 수 있다.
또, 상기 실시예 6에서는 SrBi2Ta2O9강유전체 박막을 사용해서 설명하였지만, Pb(Zr/Ti)O3, (Ba/Sr)TiO3등의 산화물 유전체 박막인 경우에도 열처리시간을 단축하는 것이 가능하다.
[실시예 7]
실시예 1과 마찬가지의 제조방법을 사용해서 Si기판상에 SiO2를 형성한 하지기판상에 Pt하부전극을 2000Å 형성하였다. 이 Pt 하부전극상에 강유전체 박막을 형성하기 위해 Bi:Sr:Ta=2:1:2의 조성으로 조합한 금속 알콕시드 용액을 2000rpm으로 30초의 조건에서 스핀코트하였다. 그 후, 150℃에서 15분간 건조시키고 또 공기중에서 450℃로 20분간 전열처리를 실행하였다. 이상의 조작을 5회 반복하여 막두께2000Å의 전구체 박막을 제작하였다. 다음에, 650℃에서 1시간, 0.7% 산소의 분위기에서 열처리를 실행하고 강유전체 박막을 형성하였다. 비교로써, 800℃, 720℃에서 각각 1시간, 100% 산소중에서 열처리한 강유전체 박막을 제작하였다. 각각의 강유전체 박막의 표면에 스퍼터링법을 사용해서 Pt 상부전극을 2000Å 형성하여 내전압특성을 측정하였다. 측정결과를 도 9에 도시한다. 650℃에서 0.7%의 산소농도로 제작한 강유전체 소자는 전압 5V에서도 누설 전류 밀도는 3.0×10-9A/㎠의 값을 나타내고, 종래의 800℃, 720℃의 고온도에서 제작한 강유전체 소자에 비해 내전압 특성이 우수한 것을 알수 있었다.
제5도에 본 실시예로 얻어진 SrBi2Ta2O, 강유전체의 미세조직의 모식도를 도시한다. 저산소 농도 및 저온도에서 형성한 강유전체 박막의 결정입자는 입자지름이 약 70㎚ 이하로 고온에서 형성한 박막의 입자지름에 비해 작고 치밀화되어 있는 것을 알 수 있었다. 이 때문에, 누설전류밀도가 작고 내전압특성이 우수한 강유전체 박막을 형성할 수 있다.
또, 실시예 3에서 제작한 ((Ba0.5Sr0.5)TiO3) 고유전체 박막의 내전압 측정을 실행한 결과, 5.0×10-7A/㎠의 누설전류 밀도에서 내전압 특성이 우수한 것을 알 수 있었다.
[실시예 8]
도 6은 본 실시예에 관한 강유전체 소자를 사용한 강유전체 메모리의 단면도이다. 반도체 전계 트랜지스터 구조상에 산화물층, 금속층, 그리고 절연체층을 형성한 MOS-트랜지스터와 캐패시터에 도 2에 도시한 상기 강유전체 소자를 형성한 구조를 취한다. 제작방법을 이하에 설명한다. 우선, 소스부(65) 및 드레인부(66)을 갖는 Si(64)를 기판에 사용하고, 이것을 표면산화하여 막두께 260Å의 SiO2막을 형성하였다. 마스크 패터닝하여 기판 중앙에 볼록부 SiO2막(68)을 제작하였다. 다음에, 얻어진 볼록부를 CVD법에 의해 막두께4500Å의 폴리 크리스탈 Si(67)을 형성하였다. 이 위에, 실시예 1에서 제작된 상부전극(61), 강유전체 박막, 하부전극(63)으로 이루어지는 구조의 강유전체 소자를 형성하는 것에 의해 강유전체 소자를 사용한 강유전체 메모리를 얻었다. 이것에 의해, 전계반전에 따른 캐패시턴스의 차를 2배의 크기로 검출할 수 있는 이점이 얻어졌다.
[실시예 9]
도 7은 본 실시예에 관한 고유전체 소자를 사용한 고유전체 메모리의 단면도로써 제작방법을 이하에 설명한다. 우선, 소스부(75) 및 드레인부(76)을 갖는 Si(74)를 기판으로 사용하고, 이것을 표면산화시켜 막두께270Å의 SiO2막을 형성하였다. 마스크 패터닝하여 기판 중앙에 볼록부 SiO2막(78)을 제작하였다. 다음에, 얻어진 볼록부를 CVD법에 의해 막두께4600Å의 폴리 크리스탈Si(79)를 형성하고, 또 표면산화시켜 막두께250Å의 SiO2막(77)을 형성하여 MOS부 트랜지스터를 제작하였다. 얻어진 반도체 MOS부에 대항한 캐패시터부상에 실시예 3에서 제작된 상부전극(71), 고유전체 박막(72), 하부전극(73)으로 이루어지는 구조의 고유전체 소자를 형성하는 것에 의해 고유전체 소자를 사용한 고유전체 메모리를 얻었다. 얻어진 고유전체 메모리는 3V의 전압에서 얻어진 축적 전하 용량의 변화에 의해 검출할 수 있다.
[실시예 10]
도 10의(a)에 비접촉형 반도체 장치(1001)을, 도 10의 (b)에 상기 비접촉 반도체 장치에 내장되어 있는 강유전체 소자의 구조를 도시한다. 강유전체 소자는 확산층(1003)을 갖는 Si(1002)를 기판으로 사용하고, 이것에 SiO2게이트막(1004)를 형성하고, 마스크 패터닝해서 게이트전극(1005)를 형성하였다. 강유전체 캐패시터는 Pt 하부전극(1006), 저산소 농도로 형성한 SrBi, Ta2O9강유전체박막(1007), pt 상부전극(1008)로 이루어져 있다. 트랜지스터와 캐패시터를 분리하기 위해서 SiO2절연층 (1009), (1010)이 형성되어 있고, 알루미늄 배선(1011)에 의해 상부전극(1008)과 확산층(1003)을 접속하는 구조이다. 비접촉형 반도체 장치를 사용한 시스템의 구성으로서는 컨트롤러, 메모리 및 통신기능을 내장하는 응답기와 비접촉형 반도체 장치를 내장한 IC 카드 등으로 이루어진다. 컨트롤러부에서 신호가 IC카드로 전송되고, 그 커맨드에 응답하여 IC카드가 필요한 정보를 컨트롤러로 전송하는 시스템이다. 메모리 소자에 불휘발성 RAM을 사용하는 것에 의해 강유전체 그 자체의 반전시간이 1나노초 이하로 된다. 이때문에, 정보의 리드와 라이트가 등거리인 것이나, 고속의 데이타전송 및 라이트시의 에러가 극히 작은 것 등의 많은 우수한 성능이 얻어진다.
상기 실시예와 마찬가지로, Pt상부전극(1008), SrBi2Ta2O9강유전체 박막(1007), 하부전극(1006)으로 이루어지는 구조를 사용해서 설명하였으나, 상부전극, 고유전체 박막, 하부전극으로 이루어지는 구조의 고유전체 소자를 형성하는 것이라도 좋다. 얻어진 고유전체 소자의 반도체 장치는 3V의 전압에서 30fF 축적 전하 용량을 갖는 반도체 장치이다.
이상과 같이 본 실시예의 강유전체 소자를 사용하는 것에 의해 우수한 비접촉 반도체 장치를 제작할 수 있다.
이상과 같이, 산화물 강유전체 박막 및 산화물 고유전체 박막의 형성분위기를 저산소 농도에서 실행하는 것에 의해, 구성원소의 산화물의 분해반응에 따른 융액이 생성되고 상기 융액으로부터의 결정 성장이 촉진되므로, 강유전체 박막은 650℃이하, 고유전체박막은 600℃ 이하로 종래의 온도보다 저온에서 형성하는 것이 가능하게 되고, 또 열처리시간을 단축할 수 있다. 그 결과, 본 발명에서 제작한 박막은 분극축이 상하방향으로 갖는 면방위에서 우선배향된 결정구조를 갖고, 결정입자지름을 최적의 크기로 제어하고 또 전극과의 반응을 방지하는 것에 의해, 높은 유전률과 자발분극, 또 작은 항전계를 갖는 산화물 유전체 소자를 제작할 수 있었다. 또한, 상기 유전체 소자를 반도체 전계 트랜지스터 구조로, 또, 상기 소자를 반도체 MOS 구조로 조립하는 것에 의해 리드 및 라이트를 검출하는 강유전체 메모리 및 고유전체 메모리를 제작할 수 있었다. 또, 상기 강유전체 메모리 및 고유전체 메모리를 비접촉형 리드 또는 라이트 메모리로써 사용한 반도체 장치를 제조할 수 있다.
이상, 고집적도의 강유전체 소자 및 고유전체 소자, 반도체 장치로의 응용을 도모할 수 있는 효과가 있다.

Claims (24)

  1. 상부전극과 산화물 유전체 박막 및 하부전극으로 이루어지는 산화물 유전체 소자의 제조방법에 있어서,
    상기 산화물 유전체 박막을 형성하는 분위기 중의 산소농도가 0.1%보다 크고 5%보다 작으며, 또한 형성하는 온도가 650℃ 이하에서 형성하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  2. 상부전극과 산화물 유전체 박막 및 하부전극으로 이루어지는 산화물 유전체 소자의 제조방법에 있어서,
    상기 산화물 유전체 박막을 형성하는 분위기 중의 산소농도가 0.1%보다 크고 5%보다 작으며, 또한 형성하는 온도가 600℃ 이하에서 형성하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 산화물 유전체 박막을 활성화 산소 분위기 중에서 재열처리 하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  4. 제2항 또는 제3항에 있어서,
    상기 산화물 유전체 박막은 (Ba/Sr)TiO3의 조성비로 나타내어지는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  5. 상부전극과 산화물 유전체 박막 및 하부전극으로 이루어지는 산화물 유전체 소자에 있어서,
    상기 산화물 유전체 박막은 (Ba/Sr)TiO3의 조성비를 갖고, 상기 산화물 유전체 박막의 누설전류 밀도는 5V 이하의 전압에 있어서 10-6A/㎠이하인 것을 특징으로 하는 산화물 유전체 소자.
  6. 제1항에 있어서,
    상기 산화물 유전체 박막은 (Pb/A)(Zr/Ti)O3(여기서 A=La, Ba, Nb)로 되는 화학 구조식으로 나타내어지는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  7. 상부전극과 산화물 유전체 박막 및 하부전극으로 이루어지는 산화물 유전체 소자의 제조방법에 있어서,
    상기 산화물 유전체 박막은
    (Pb/A)(Zr/Ti)O3
    A=La, Ba, Nb
    로 되는 화학 구조식을 갖고, 상기 산화물 유전체 박막의 누설전류 밀도는 5V 이하의 전압에 있어서 10-6A/㎠이하인 것을 특징으로 하는 산화물 유전체 소자.
  8. 제5항 또는 제7항에 있어서,
    상기 산화물 유전체 박막은 a축이 하부전극에 대하여 0도 내지 45도 내지 90도로 배향한 결정구조를 갖는 것을 특징으로 하는 산화물 유전체 소자.
  9. 상부전극과 산화물 유전체 및 하부전극으로 이루어지는 산화물 유전체 소자에 있어서,
    상기 산화물 유전체 박막이
    (AO)2+(BCO)2-
    A=Bi, Tl, Hg, Pb, Sb, As
    B=Pb, Ca, Sr, Ba, 희토류 원소중 적어도 1종 이상
    C=Ti, Nb, Ta, W, Mo, Fe, Co, Cr 중 적어도 1종 이상으로 되는 화학 구조식으로 나타내어지는 것을 특징으로 하는 산화물 유전체 소자.
  10. 제9항에 있어서,
    상기 산화물 유전체 박막이 2개 이상의 유닛셀로 이루어지는 페로브스카이트 구조를 갖고, (105)면의 배향도의 비율이 45%보다 큰 것을 특징으로 하는 산화물 유전체 소자.
  11. 제9항 또는 제10항에 있어서,
    상기 산화물 유전체 박막의 결정입자는 대략 70㎚ 이하인 것을 특징으로 하는 산화물 유전체 소자.
  12. 제9항∼제11항중 어느 한 항에 있어서,
    상기 산화물 유전체 박막의 누설전류 밀도는 5V 이하의 전압에 있어서 10-7A/㎠ 이하인 것을 특징으로 하는 산화물 유전체 소자.
  13. 상부전극과 산화물 유전체 박막 및 하부전극으로 이루어지는 산화물 유전체 소자의 제조방법에 있어서,
    상기 산화물 유전체 박막은 (Ba/Sr)TiO3의 조성비를 갖고, 상기 산화물 강유전체 박막을 형성하는 분위기중의 산소농도가 0.1%보다 크고 5%보다 작고 또한 형성하는 온도가 500℃이하에서 형성하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  14. 제6항에 있어서,
    상기 산화물 유전체 박막을 형성하는 온도가 550℃ 이하인 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  15. 상부전극과 산화물유전체 및 하부전극으로 이루어지는 산화물 유전체 소자의 제조방법에 있어서,
    상기 산화물 유전체 박막이
    (AO)2+(BCO)2-
    A=Bi, Tl, Hg, Pb, Sb, As
    B=Pb, Ca, Sr, Ba, 희토류 원소중 적어도 1종 이상
    C=Ti. Nb, Ta, W, Mo, Fe, Co, Cr 중 적어도 1종 이상으로 되는 화학 구조식으로 나타내어지고, 상기 산화물 유전체 박막을 형성하는 분위기중의 산소농도가 0.1%보다 크고 5%보다 작고 또한 형성하는 온도가 650℃ 이하에서 형성시키는 것을 특징으로 하는 산화물 강유전체 소자의 제조방법.
  16. 제1항 또는 제2항에 있어서,
    상부전극 및 하부전극은 각각 Pt, Au, Al, Ni, Cr, Ti, Mo, W 중 적어도 1종의 금속인 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  17. 제1항 또는 제2항에 있어서,
    상부전극 및 하부전극은 각각 Ti, V, Eu, Cr, Mo, W, Ph, Os, Ir, Pt, Re, Ru, Sn 중 적어도 1종의 산화물이고, 또한 저항률이 1mΩ·㎝이하인 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  18. 제1항 또는 제2항에 있어서,
    상부전극 및 하부전극은 각각 ReO3, SrReO3, BaReO3, LaTiO3, SrVO3, CaCrO3, SrCrO3, SrFeO3, La1-xSrxCoO3(0＜X＜0.5), LaNiO3, CaRuO3, SrRuO3, SrTiO3, BaPbO3중 적어도 1종의 페로브스카이트 구조이고, 또한 저항율이 1mΩ·㎝ 이하 인 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  19. 제1항∼제3항 중 어느 한 항에 있어서,
    상기 산화물 유전체 박막의 형성방법으로서, 산소와 불활성 가스의 혼합 가스 분위기에 있어서의 스퍼터링법, 레이저 증착법 또는 MOCVD법을 사용하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  20. 제1항∼제3항 중 어느 한 항에 있어서,
    상기 산화물 유전체 박막의 형성방법이 상압이고 또한 산소와 불활성 가스의 혼합가스 분위기에서 금속 알콕시드 또는 유기산염을 출발원료로 한 스핀코트법, 딥코트법인 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  21. 제3항에 있어서,
    ECR 산소 플라즈마를 구비한 스퍼터링법. 레이저 증착법, MOCVD법으로 재열처리하는 것을 특징으로 하는 산화물 유전체 소자 및 산화물 고유전체 소자의 제조방법.
  22. 제3항에 있어서,
    자외영역의 광을 조사하면서 금속 알콕시드 또는 유기산염을 출발원료로 한 스핀코트법 또는 딥코트법으로 재열처리하는 것을 특징으로 하는 산화물 유전체 소자의 제조방법.
  23. 청구범위 제5항, 제7항∼제12항에 기재된 산화물 유전체 소자를 캐패시터로서 갖는 것을 특징으로 하는 산화물 유전체 소자를 사용한 메모리.
  24. 청구범위 제23항에 기재된 메모리를 비접촉형 리드 또는 라이트 메모리로서 구비하는 산화물 유전체 소자를 사용한 반도체 장치.
KR1019997001308A 1996-08-20 1999-02-18 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치 KR100315264B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1996-218253 1996-08-20
JP21825396 1996-08-20

Publications (2)

Publication Number Publication Date
KR20000030011A true KR20000030011A (ko) 2000-05-25
KR100315264B1 KR100315264B1 (ko) 2001-11-26

Family

ID=16717000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997001308A KR100315264B1 (ko) 1996-08-20 1999-02-18 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치

Country Status (5)

Country Link
US (1) US6548342B1 (ko)
EP (1) EP0957516A1 (ko)
KR (1) KR100315264B1 (ko)
CN (1) CN1234137A (ko)
WO (1) WO1998008255A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047036A (ko) * 2008-10-28 2010-05-07 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101487256B1 (ko) * 2008-07-22 2015-01-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3745553B2 (ja) * 1999-03-04 2006-02-15 富士通株式会社 強誘電体キャパシタ、半導体装置の製造方法
DE10008617A1 (de) * 2000-02-24 2001-09-06 Infineon Technologies Ag Verfahren zur Herstellung einer ferroelektrischen Schicht
KR100539963B1 (ko) * 2000-12-27 2005-12-28 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
DE10125370C1 (de) * 2001-05-23 2002-11-14 Infineon Technologies Ag Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem stark polarisierbaren Dielektrikum oder Ferroelektrikum
JP2003133531A (ja) 2001-10-26 2003-05-09 Fujitsu Ltd 電子装置とその製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
JP4609621B2 (ja) * 2002-12-24 2011-01-12 セイコーエプソン株式会社 強誘電体キャパシタの製造方法
US7297602B2 (en) * 2003-09-09 2007-11-20 Sharp Laboratories Of America, Inc. Conductive metal oxide gate ferroelectric memory transistor
KR100576849B1 (ko) * 2003-09-19 2006-05-10 삼성전기주식회사 발광소자 및 그 제조방법
US20050161717A1 (en) * 2004-01-28 2005-07-28 Fujitsu Limited Semiconductor device and method of fabricating the same
JP2006278550A (ja) * 2005-03-28 2006-10-12 Fujitsu Ltd 半導体装置の製造方法
JP5076543B2 (ja) * 2007-02-21 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
JP5659517B2 (ja) * 2010-03-17 2015-01-28 行男 渡部 酸化物強誘電体の分極電場の増大法
JP2017179416A (ja) * 2016-03-29 2017-10-05 Tdk株式会社 圧電磁器スパッタリングターゲット、非鉛圧電薄膜およびそれを用いた圧電薄膜素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0489519A3 (en) * 1990-12-04 1993-05-12 Raytheon Company Sol-gel processing of piezoelectric and ferroelectric films
US5648114A (en) * 1991-12-13 1997-07-15 Symetrix Corporation Chemical vapor deposition process for fabricating layered superlattice materials
US5516363A (en) * 1991-12-13 1996-05-14 Symetrix Corporation Specially doped precursor solutions for use in methods of producing doped ABO3 -type average perovskite thin-film capacitors
US5270298A (en) * 1992-03-05 1993-12-14 Bell Communications Research, Inc. Cubic metal oxide thin film epitaxially grown on silicon
DE69317940T2 (de) 1992-06-12 1998-11-26 Matsushita Electronics Corp Halbleiterbauelement mit Kondensator
JP3105080B2 (ja) * 1992-06-22 2000-10-30 ローム株式会社 強誘電体薄膜の製造方法
DE69331538T2 (de) * 1992-12-01 2002-08-29 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung einer elektrischen Dünnschicht
JP2825411B2 (ja) * 1993-05-27 1998-11-18 ローム株式会社 複合酸化物薄膜の形成方法
JPH07273216A (ja) * 1994-03-30 1995-10-20 Toshiba Corp 金属酸化膜の形成方法
JPH07172984A (ja) * 1993-12-20 1995-07-11 Matsushita Electric Ind Co Ltd 誘電体薄膜の製造方法及びその製造装置
JPH082919A (ja) * 1994-06-16 1996-01-09 Sharp Corp 強誘電体結晶薄膜及び該強誘電体結晶薄膜を有する強誘電体薄膜素子及び該強誘電体結晶薄膜の製造方法
JP2658878B2 (ja) * 1994-07-05 1997-09-30 日本電気株式会社 強誘電体薄膜キャパシタおよびその製造方法
US5527567A (en) * 1994-09-02 1996-06-18 Ceram Incorporated Metalorganic chemical vapor deposition of layered structure oxides
US5453908A (en) * 1994-09-30 1995-09-26 Texas Instruments Incorporated Barium strontium titanate (BST) thin films by holmium donor doping

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101487256B1 (ko) * 2008-07-22 2015-01-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20100047036A (ko) * 2008-10-28 2010-05-07 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
CN1234137A (zh) 1999-11-03
EP0957516A1 (en) 1999-11-17
EP0957516A4 (ko) 1999-12-01
WO1998008255A1 (fr) 1998-02-26
KR100315264B1 (ko) 2001-11-26
US6548342B1 (en) 2003-04-15

Similar Documents

Publication Publication Date Title
KR100315264B1 (ko) 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치
US6437966B1 (en) Ferroelectric capacitor
US6194228B1 (en) Electronic device having perovskite-type oxide film, production thereof, and ferroelectric capacitor
US5821005A (en) Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate
EP1039525A1 (en) Dielectric element and manufacturing method therefor
KR20000028681A (ko) 다층 구조의 강유전성 커패시터
KR19990013720A (ko) 강유전체 캐패시터와 그 제조 방법 및 그 캐패시터를이용한 메모리셀
KR100476030B1 (ko) 강유전체 박막을 갖는 반도체 장치 및 그의 제조방법
KR20030071586A (ko) 반도체장치의 제조방법
JP2006176366A (ja) 強誘電体材料、その製造方法及び強誘電体メモリ
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
JP3981142B2 (ja) 強誘電体キャパシタおよびその製造方法
JPH10214947A (ja) 薄膜誘電体素子
KR100459796B1 (ko) 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소
JP3363091B2 (ja) 誘電体メモリの製造方法
JP2000156473A (ja) 半導体装置およびその製造方法、キャパシタの製造方法
JP2006128718A (ja) 酸化物誘電体素子
JP3954390B2 (ja) 誘電体キャパシタ
JP2007294986A (ja) 酸化物誘電体素子
KR100288688B1 (ko) 반도체메모리소자의제조방법
JP2002118236A (ja) 半導体装置およびその製造方法
US20010018132A1 (en) Method for producing very thin ferroelectric layers
JP3720270B2 (ja) 酸化物結晶質膜の製造方法
KR100470834B1 (ko) 강유전체 메모리 전계 효과 트랜지스터의 게이트 스택 제조방법
JP2001332549A (ja) 結晶性酸化物膜の形成方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee