JPH047825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH047825A JPH047825A JP10967190A JP10967190A JPH047825A JP H047825 A JPH047825 A JP H047825A JP 10967190 A JP10967190 A JP 10967190A JP 10967190 A JP10967190 A JP 10967190A JP H047825 A JPH047825 A JP H047825A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- barrier metal
- substrate
- contact hole
- melting point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 238000002844 melting Methods 0.000 claims abstract description 21
- 230000008018 melting Effects 0.000 claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 10
- 230000008021 deposition Effects 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 38
- 239000010410 layer Substances 0.000 claims description 30
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000835 fiber Substances 0.000 claims description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 9
- 238000000151 deposition Methods 0.000 abstract description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052721 tungsten Inorganic materials 0.000 abstract description 6
- 239000010937 tungsten Substances 0.000 abstract description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 5
- 229910003074 TiCl4 Inorganic materials 0.000 abstract description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 2
- 230000002093 peripheral effect Effects 0.000 abstract 2
- 239000000523 sample Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000009529 body temperature measurement Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011265 semifinished product Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置の製造方法、特に接続孔に高融点金
属を埋め込む方法に関する。
属を埋め込む方法に関する。
［発明の概要］
本発明は、例えばシリコン（Ｓｉ）基板のような基板上
の層間絶縁膜に開口した接続孔に、高融点金属を埋め込
む工程を有する半導体装置の製造方法において、 バリヤメタル層を接続孔底部に周辺で厚く中央で薄くな
るように形成して、バリヤメタル層の耐熱性を向上する
一方、基板の高融点金属を形成する部分である主面温度
を高精度に管理して、高融点金属を埋め込むことにより
、 安定性のあるコンタクトを形成して、半導体装置の品質
信頼性を高くすることができるようにしたものである。
の層間絶縁膜に開口した接続孔に、高融点金属を埋め込
む工程を有する半導体装置の製造方法において、 バリヤメタル層を接続孔底部に周辺で厚く中央で薄くな
るように形成して、バリヤメタル層の耐熱性を向上する
一方、基板の高融点金属を形成する部分である主面温度
を高精度に管理して、高融点金属を埋め込むことにより
、 安定性のあるコンタクトを形成して、半導体装置の品質
信頼性を高くすることができるようにしたものである。
［従来の技術］
ＵＬＳＩ、ＶＬＳＩと呼ばれている半導体装置の製造プ
ロセスにおいては、デザインルールの微細化が進むに伴
って、接続孔の孔径が小さくなり、接続孔のアスペクト
比が１〜２と大きくなる傾向にあり、このアスペクト比
の大きな接続孔にアルミニウムのような低融点金属をス
パッタ法で埋め込んだり、ポリシリコン（Ｐｏｌｙ−５
ｔ）をＣＶＤ法で埋め込んだりする技法では、対応しき
れなくなってきており、シラン（Ｓ ｉ Ｈ，）還元法
が開発されて以来、原理的には接続孔の孔径やアスペク
ト比に左右されることなく、接続孔を埋め込むことがで
きるという点から、接続孔に高融点金属を選択成長する
多層配線の技法が注目を集めてきている。
ロセスにおいては、デザインルールの微細化が進むに伴
って、接続孔の孔径が小さくなり、接続孔のアスペクト
比が１〜２と大きくなる傾向にあり、このアスペクト比
の大きな接続孔にアルミニウムのような低融点金属をス
パッタ法で埋め込んだり、ポリシリコン（Ｐｏｌｙ−５
ｔ）をＣＶＤ法で埋め込んだりする技法では、対応しき
れなくなってきており、シラン（Ｓ ｉ Ｈ，）還元法
が開発されて以来、原理的には接続孔の孔径やアスペク
ト比に左右されることなく、接続孔を埋め込むことがで
きるという点から、接続孔に高融点金属を選択成長する
多層配線の技法が注目を集めてきている。
［発明が解決しようとする課題］
前述した接続孔に高融点金属を選択成長する技法におい
て、第５図に示すように、基板１上の層間絶縁膜２に形
成された接続孔３にタングステン（Ｗ）を埋め込む場合
、Ｗのシリサイド化を阻止するため、接続孔３にＷを埋
め込む前に、スパッタ法により、チタンナイトラド（Ｔ
ｉＮ）のようなバリヤメタル層４を、少なくとも接続孔
３の底部と側壁とに形成している。しかし、スパッタ法
でバリヤメタル層４を形成した場合、バリヤメタル層４
の接続孔３側壁から底部にまたがる部分（第５図に符号
Ａで囲んだ部分）の膜厚が薄く耐熱性に欠け、Ｗの埋め
込み後に行われるシンターなる熱処理中の５５０℃程度
の温度でＷとＳｔとのシリサイド化反応が起こり、これ
により、ジャンクションリークを発生することがある。
て、第５図に示すように、基板１上の層間絶縁膜２に形
成された接続孔３にタングステン（Ｗ）を埋め込む場合
、Ｗのシリサイド化を阻止するため、接続孔３にＷを埋
め込む前に、スパッタ法により、チタンナイトラド（Ｔ
ｉＮ）のようなバリヤメタル層４を、少なくとも接続孔
３の底部と側壁とに形成している。しかし、スパッタ法
でバリヤメタル層４を形成した場合、バリヤメタル層４
の接続孔３側壁から底部にまたがる部分（第５図に符号
Ａで囲んだ部分）の膜厚が薄く耐熱性に欠け、Ｗの埋め
込み後に行われるシンターなる熱処理中の５５０℃程度
の温度でＷとＳｔとのシリサイド化反応が起こり、これ
により、ジャンクションリークを発生することがある。
また、図示は省略するが、Ｗのような高融点金属の選択
成長は、下地の表面性状や温度に非常に敏感であるため
、下地表面の自然酸化膜をドライエツチングで除去する
前処理をおこなったり、基板裏面に接触した熱電対によ
り基板の温度を測定して、基板の温度が例えば２４０〜
２６０℃の範囲となるように温度管理している。しかし
、熱電対がドライエツチングなる前処理時のＲＦバイア
スから熱雑音を受けることと、熱電対の基板裏面への接
触具合とにより、基板の高融点金属が実際に選択成長す
る主面の温度を上記温度範囲となるように管理するのが
難しく、基板主面温度のばらつきにより、高融点金属の
選択成長の安定性に欠けるということが指摘されている
。
成長は、下地の表面性状や温度に非常に敏感であるため
、下地表面の自然酸化膜をドライエツチングで除去する
前処理をおこなったり、基板裏面に接触した熱電対によ
り基板の温度を測定して、基板の温度が例えば２４０〜
２６０℃の範囲となるように温度管理している。しかし
、熱電対がドライエツチングなる前処理時のＲＦバイア
スから熱雑音を受けることと、熱電対の基板裏面への接
触具合とにより、基板の高融点金属が実際に選択成長す
る主面の温度を上記温度範囲となるように管理するのが
難しく、基板主面温度のばらつきにより、高融点金属の
選択成長の安定性に欠けるということが指摘されている
。
央で薄くなるように形成した後、当該バリヤメタル層の
自然酸化膜を除去するとともに、基板主面の温度を蛍光
ファイバ温度計で管理しつつ接続孔にタングステンのよ
うな高融点金属を埋め込む。
自然酸化膜を除去するとともに、基板主面の温度を蛍光
ファイバ温度計で管理しつつ接続孔にタングステンのよ
うな高融点金属を埋め込む。
［課題を解決するための手段］
そこで第１の発明にあっては、基板上の層間絶縁膜に開
口した接続孔に、その肩部でのデポジションレートとエ
ツチングレートとが等しくなる条件でバリヤメタル層を
埋め込み、このバリヤメタル層を全面エッチバックして
接続孔の底部に周辺で厚く中央で薄くなるように残した
後、高融点金属を接続孔に埋め込む。
口した接続孔に、その肩部でのデポジションレートとエ
ツチングレートとが等しくなる条件でバリヤメタル層を
埋め込み、このバリヤメタル層を全面エッチバックして
接続孔の底部に周辺で厚く中央で薄くなるように残した
後、高融点金属を接続孔に埋め込む。
第２の発明にあっては、蛍光ファイバ温度計で基板主面
温度をモニタして、基板上の層間絶縁膜に開口した接続
孔に高融点金属を埋め込む。
温度をモニタして、基板上の層間絶縁膜に開口した接続
孔に高融点金属を埋め込む。
［作用］
基板上の層間絶縁膜に形成された接続孔の底部にＴｉＮ
のようなバリヤメタル層を周辺で厚く中［実施例］ 第１実施例（第１〜３図参照） 第１図（Ａ）に示すように、ＩはＳｉ基板のような基板
、２は基板ｌ上に形成した５ｉＯｔなる層間絶縁膜であ
って、これにはマスキング工程とパターニング工程とを
経ることにより、接続孔３が形成しである。この接続孔
３の底部には基板ｌが露出している。
のようなバリヤメタル層を周辺で厚く中［実施例］ 第１実施例（第１〜３図参照） 第１図（Ａ）に示すように、ＩはＳｉ基板のような基板
、２は基板ｌ上に形成した５ｉＯｔなる層間絶縁膜であ
って、これにはマスキング工程とパターニング工程とを
経ることにより、接続孔３が形成しである。この接続孔
３の底部には基板ｌが露出している。
■ ここで、第２図に示すように、上記接続孔３の形成
後に層間絶縁膜２上の図外のレジストパターンが除去さ
れた半製品としての基板ｌを、ＲＦバイアスと電子サイ
クロトロン共鳴（ＥＣＲ）と磁場との相互作用を利用し
たプラズマＣＶＤ装置ＩＯにおける処理室１１の載置台
１２上に配置した後、処理室１１を排気系統１３で排気
して処理室１１内をＴｉＮ堆積可能な真空雰囲気に設定
するとともに、ＲＦバイアス２０を基板ｌに印加し、こ
れと並行して第１ガス供給路１４からＮＨ３ガスを処理
室１１の上に設けたプラズマ室１５に供給するとともに
、導波管１６から例えば２．４５ＧＨｚ のマイクロ波
をプラズマ室１５の上壁上に供給して、プラズマ室１５
内のＮＨａガスをプラズマガスに生成し、これと並行し
てプラズマ室１５の周囲に配置された電磁コイル１７に
電力を供給し、上記生成されたプラズマガスを電磁コイ
ル１７からの磁場に沿って、プラズマ室１５と処理室１
１との隔壁に形成されたプラズマ弓き出し窓１８から処
理室ｌｌ側に引き出すとともに、第２ガス供給路１９か
らＴ ｉ Ｃ１４ガスを処理室１１に供給し、このＴｉ
Ｃｌ４ガスを含むプラズマガス２１を処理室１１内の基
板１の層間絶縁膜２に照射する。このＣＶＤの処理中は
プラズマ室１５と電磁コイル１７との間の水路２２に冷
却水を供給してプラズマＣＶＤ装置１０を冷却している
。このプラズマＣＶＤでは、接続孔３の肩部でのＴｉＮ
のデポジションレートとエツチングレートとが等しくな
る条件として、Ｔ ｉＣＩ ４ガスとＮＨ，ガスとの供
給割合をコントロールする。
後に層間絶縁膜２上の図外のレジストパターンが除去さ
れた半製品としての基板ｌを、ＲＦバイアスと電子サイ
クロトロン共鳴（ＥＣＲ）と磁場との相互作用を利用し
たプラズマＣＶＤ装置ＩＯにおける処理室１１の載置台
１２上に配置した後、処理室１１を排気系統１３で排気
して処理室１１内をＴｉＮ堆積可能な真空雰囲気に設定
するとともに、ＲＦバイアス２０を基板ｌに印加し、こ
れと並行して第１ガス供給路１４からＮＨ３ガスを処理
室１１の上に設けたプラズマ室１５に供給するとともに
、導波管１６から例えば２．４５ＧＨｚ のマイクロ波
をプラズマ室１５の上壁上に供給して、プラズマ室１５
内のＮＨａガスをプラズマガスに生成し、これと並行し
てプラズマ室１５の周囲に配置された電磁コイル１７に
電力を供給し、上記生成されたプラズマガスを電磁コイ
ル１７からの磁場に沿って、プラズマ室１５と処理室１
１との隔壁に形成されたプラズマ弓き出し窓１８から処
理室ｌｌ側に引き出すとともに、第２ガス供給路１９か
らＴ ｉ Ｃ１４ガスを処理室１１に供給し、このＴｉ
Ｃｌ４ガスを含むプラズマガス２１を処理室１１内の基
板１の層間絶縁膜２に照射する。このＣＶＤの処理中は
プラズマ室１５と電磁コイル１７との間の水路２２に冷
却水を供給してプラズマＣＶＤ装置１０を冷却している
。このプラズマＣＶＤでは、接続孔３の肩部でのＴｉＮ
のデポジションレートとエツチングレートとが等しくな
る条件として、Ｔ ｉＣＩ ４ガスとＮＨ，ガスとの供
給割合をコントロールする。
このプラズマＣＶＤの具体的な条件は、ガ ス；
ＴｌＣｌ−／ＮＨ３流量比で１＝５圧 力； ７
Ｘ １０”’ ｔ、ｏｒｒマイクロ波； ８００ Ｗ
／ ｃ ｍ”ＲＦバイアス；５００Ｗ／ｃｍ” 磁 場； ８７５ Ｇａｕｓｓとした。
ＴｌＣｌ−／ＮＨ３流量比で１＝５圧 力； ７
Ｘ １０”’ ｔ、ｏｒｒマイクロ波； ８００ Ｗ
／ ｃ ｍ”ＲＦバイアス；５００Ｗ／ｃｍ” 磁 場； ８７５ Ｇａｕｓｓとした。
つまり、このプラズマＣＶＤにおいては、ＴｉＣｌ４ガ
スとＮＨ，ガスとの供給割合により、第１図（Ａ）に示
すように、ＴｆＮなるバリヤメタル層４Ａが、接続孔３
の肩部Ｂ、Ｃでのデポジションレートとエツチングレー
トとが等しい状態となって、層間絶縁膜２上に堆積しつ
つ接続孔３に埋め込まれる。この接続孔３に埋め込まれ
たバリヤメタル層４Ａの上面は略Ｖ字形になっている。
スとＮＨ，ガスとの供給割合により、第１図（Ａ）に示
すように、ＴｆＮなるバリヤメタル層４Ａが、接続孔３
の肩部Ｂ、Ｃでのデポジションレートとエツチングレー
トとが等しい状態となって、層間絶縁膜２上に堆積しつ
つ接続孔３に埋め込まれる。この接続孔３に埋め込まれ
たバリヤメタル層４Ａの上面は略Ｖ字形になっている。
■ この後、第１図（Ｂ）に示すように、上記と同じプ
ラズマＣＶＤ装置か、あるいは別のプラズマＲＩＥなる
エツチング装置により、バリヤメタル層４Ａをエッチバ
ックする。このエッチバックにおいて、前述のプラズマ
ＣＶＤ装置を用いた場合には、第２ガス供給路Ｉ９は閉
止しておくものとする。このエッチバックの条件は、ガ
ス；ＢＣ１ａ ３０ ８ＣＣＮ圧
力； ｌ 、５ Ｘ １ ０−” ｔｏｒｒマイク
ロ波；８００Ｗ／ｃｍ” ＲＦバイアス；３００Ｗ／ｃｍ” 磁 場； ８７’ ５ Ｇａｕｓｓとした。
ラズマＣＶＤ装置か、あるいは別のプラズマＲＩＥなる
エツチング装置により、バリヤメタル層４Ａをエッチバ
ックする。このエッチバックにおいて、前述のプラズマ
ＣＶＤ装置を用いた場合には、第２ガス供給路Ｉ９は閉
止しておくものとする。このエッチバックの条件は、ガ
ス；ＢＣ１ａ ３０ ８ＣＣＮ圧
力； ｌ 、５ Ｘ １ ０−” ｔｏｒｒマイク
ロ波；８００Ｗ／ｃｍ” ＲＦバイアス；３００Ｗ／ｃｍ” 磁 場； ８７’ ５ Ｇａｕｓｓとした。
これにより、バリヤメタル層４Ａが第１図（Ａ）の堆積
形状を反映した状態で、第１図（Ｂ）に示すように、バ
リヤメタル層４Ａが接続孔３の底部に周辺で厚く中央で
薄くなるように残る。
形状を反映した状態で、第１図（Ｂ）に示すように、バ
リヤメタル層４Ａが接続孔３の底部に周辺で厚く中央で
薄くなるように残る。
■ 次に、第１図（Ｃ）に示すように、接続孔３を前述
とは別のレジストパータン５で被覆した後、上記■と同
様の方法により層間絶縁膜２上に残存しているバリヤメ
タル層４Ａをエツチングして除去する。この場合、上記
■の工程において層間絶縁膜２上のバリヤメタル層４Ａ
は接続孔３から遠く後退しているので、レジストパータ
ン５で接続孔３を被覆するときのマスク合わせが極めて
容易である。
とは別のレジストパータン５で被覆した後、上記■と同
様の方法により層間絶縁膜２上に残存しているバリヤメ
タル層４Ａをエツチングして除去する。この場合、上記
■の工程において層間絶縁膜２上のバリヤメタル層４Ａ
は接続孔３から遠く後退しているので、レジストパータ
ン５で接続孔３を被覆するときのマスク合わせが極めて
容易である。
■ そして、上記レジストパータン５を除去した後、接
続孔３底部のバリヤメタル層４Ａの自然酸化膜を、例え
ば、 ガ ス ；ＮＦ３／Ｈ，１０／７ｓｃ、。
続孔３底部のバリヤメタル層４Ａの自然酸化膜を、例え
ば、 ガ ス ；ＮＦ３／Ｈ，１０／７ｓｃ、。
圧 力； ０．０５ ｔｏｒｒパワー密度；
８Ｗ／ｃｍ” なる条件でエツチングして除去する（これは、高融点金
属埋め込みの前処理である）。
８Ｗ／ｃｍ” なる条件でエツチングして除去する（これは、高融点金
属埋め込みの前処理である）。
■ この後、第３図に示すように、上記前処理の完了し
た半製品としての基板１を載置台１２Ａに配置するとと
もに、基板ｌの周辺を複数のチャック２５で載置台１２
Ａ側に押し付け、この基板１をランプのような加熱手段
２６で加熱するとともに、基板１上に蛍光ファイバ温度
計（安立計器製のＡＭＯＴＨを使用した）のプローブ３
０を移動し、基板１の主面温度を測定する。この蛍光フ
ァイバ温度計は、光ファイバ製のプローブ３０の先端に
設けた蛍光物質３１の特定の光を受けて発光した蛍光の
減衰に要する時間が周囲の温度に依存し２て変化すると
いう性質（蛍光緩和特性）を利用したものであって、図
外の光源から励起パルス光を発射し、戻ってくる蛍光を
受光、演算処理することにより基板Ｊの温度を測定し、
基板１の主面温度が高融点金属の選択成長に必要な温度
となるように加熱手段２６を制御する。この温度制御の
もとに、蛍光ファイバ温度計のプローブ３０を基板】か
ら取り除いた後、第１図（Ｄ）に示すように、接続孔３
にタングステン（Ｗ）６を公知の方法で選択成長して埋
め込む。これの条件は、ガ ス ： Ｓ Ｉ
Ｈ４／ ＷＦ ｅ ７／ １ ０ＳＣＣＭ圧
力；０．２ｔｏｒｒ 基板温度；２６０℃ とした。
た半製品としての基板１を載置台１２Ａに配置するとと
もに、基板ｌの周辺を複数のチャック２５で載置台１２
Ａ側に押し付け、この基板１をランプのような加熱手段
２６で加熱するとともに、基板１上に蛍光ファイバ温度
計（安立計器製のＡＭＯＴＨを使用した）のプローブ３
０を移動し、基板１の主面温度を測定する。この蛍光フ
ァイバ温度計は、光ファイバ製のプローブ３０の先端に
設けた蛍光物質３１の特定の光を受けて発光した蛍光の
減衰に要する時間が周囲の温度に依存し２て変化すると
いう性質（蛍光緩和特性）を利用したものであって、図
外の光源から励起パルス光を発射し、戻ってくる蛍光を
受光、演算処理することにより基板Ｊの温度を測定し、
基板１の主面温度が高融点金属の選択成長に必要な温度
となるように加熱手段２６を制御する。この温度制御の
もとに、蛍光ファイバ温度計のプローブ３０を基板】か
ら取り除いた後、第１図（Ｄ）に示すように、接続孔３
にタングステン（Ｗ）６を公知の方法で選択成長して埋
め込む。これの条件は、ガ ス ： Ｓ Ｉ
Ｈ４／ ＷＦ ｅ ７／ １ ０ＳＣＣＭ圧
力；０．２ｔｏｒｒ 基板温度；２６０℃ とした。
第２実施例（第４図参照）
■ この第２実施例では、前述の第１実施例での■、■
の工程と同様に、基板１上に形成したＳｉｏ、なる層間
絶縁膜２に接続孔３を形成し、この接続孔３での肩部Ｂ
、Ｃでのデポジションレートとエツチングレートとが等
しくなる条件により、ＴｉＮなるバリヤメタル層４Δを
接続孔３に埋め込んだ後（第１図（ハ）参照）、このバ
リヤメタル層４Ａを全面エッチバックして接続孔３の底
部に、周辺で厚く中央で薄くなるように残す（第１図（
Ｂ）参照）Ｌ。
の工程と同様に、基板１上に形成したＳｉｏ、なる層間
絶縁膜２に接続孔３を形成し、この接続孔３での肩部Ｂ
、Ｃでのデポジションレートとエツチングレートとが等
しくなる条件により、ＴｉＮなるバリヤメタル層４Δを
接続孔３に埋め込んだ後（第１図（ハ）参照）、このバ
リヤメタル層４Ａを全面エッチバックして接続孔３の底
部に、周辺で厚く中央で薄くなるように残す（第１図（
Ｂ）参照）Ｌ。
■ 次に、接続孔；ゴを含む層間絶縁膜２全面に、ポリ
シリコン（Ｐｏｌｙ−Ｓｔ）層、あるいはアモルファス
シリコン（ａ−８ｉ）層を薄く形成した後、この層をエ
ッヂバックして、第４図（Ａ）に示すように、接続孔３
の側壁にＰｏｎｙ−Ｓｔまたはａ−−Ｓ ｊなる補助膜
７を形成する。
シリコン（Ｐｏｌｙ−Ｓｔ）層、あるいはアモルファス
シリコン（ａ−８ｉ）層を薄く形成した後、この層をエ
ッヂバックして、第４図（Ａ）に示すように、接続孔３
の側壁にＰｏｎｙ−Ｓｔまたはａ−−Ｓ ｊなる補助膜
７を形成する。
■ そして、接続孔３底部のバリヤメタル層４Ａの自然
酸化膜を除去した後、第４図（Ｂ）に示すように、タン
グステン６を接続孔３に選択成長して埋め込む。
酸化膜を除去した後、第４図（Ｂ）に示すように、タン
グステン６を接続孔３に選択成長して埋め込む。
この第２実施例の場合、層間絶縁膜２上に残存するバリ
ヤメタル層４Ａは、上記■での補助膜７の形成前に除去
しても、または形成後に除去しても良いが、上記■での
タングステン６を接続孔３に埋め込んだ後、ＷとＴｉＮ
との選択比がとれる条件でレジストパターン５（第１図
（Ｃ）参照）を使用することなく、エツチングして除去
することも可能である。
ヤメタル層４Ａは、上記■での補助膜７の形成前に除去
しても、または形成後に除去しても良いが、上記■での
タングステン６を接続孔３に埋め込んだ後、ＷとＴｉＮ
との選択比がとれる条件でレジストパターン５（第１図
（Ｃ）参照）を使用することなく、エツチングして除去
することも可能である。
なお、本発明は前記実施例に限定されるものではなく、
図示は省略するが、例えば、Ｗ以外の高融点金属を使用
したり、蛍光ファイバ温度計のプローブ３０をチャック
２５の中に組み込んだり、蛍光物質３１を基板１に設け
るとともにプローブ３０を基板１と非接触に配置するこ
とも可能である。
図示は省略するが、例えば、Ｗ以外の高融点金属を使用
したり、蛍光ファイバ温度計のプローブ３０をチャック
２５の中に組み込んだり、蛍光物質３１を基板１に設け
るとともにプローブ３０を基板１と非接触に配置するこ
とも可能である。
［発明の効果］
以上のように本発明によれば、基板上の層間絶縁膜に開
口した接続孔底部に、バリヤメタル層を周辺で厚く中央
で薄くなるように形成し、シンター温度でジャンクショ
ンリークが発生しないように、バリヤメタル層の耐熱性
を向上する一方、基板の主面温度をＲＦバイアスからの
熱雑音を受けることのない蛍光ファイバ温度計で高精度
に管理して高融点金属を接続孔に埋め込むことにより、
安定性のあるコンタクトを形成することができ、もって
半導体装置の品質信頼性を高めることができる。
口した接続孔底部に、バリヤメタル層を周辺で厚く中央
で薄くなるように形成し、シンター温度でジャンクショ
ンリークが発生しないように、バリヤメタル層の耐熱性
を向上する一方、基板の主面温度をＲＦバイアスからの
熱雑音を受けることのない蛍光ファイバ温度計で高精度
に管理して高融点金属を接続孔に埋め込むことにより、
安定性のあるコンタクトを形成することができ、もって
半導体装置の品質信頼性を高めることができる。
第１図（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は本発明の第１
実施例を示す各工程図、第２図は同第１実施例に使用す
るバイアスＥＣＲプラズマＣＶＤ装置の構成図、第３図
は同第１実施例における基板主面の温度測定状態を示す
断面図、第４図（Ａ）。 （Ｂ）は本発明の第２実施例を示す各工程図、第５図は
従来のスパッタ法による接続孔まわりのバリヤメタル層
の成膜状態を示す断面図である。 １・・・基板、２・・・層間絶縁膜、３・・・接続孔、
４゜４Ａ、・・・バリヤメタル配線層、６・・・タング
ステン（高融点金属）、３０・・・プローブ（蛍光ファ
イバ温度計）、３１・・・蛍光物質。
実施例を示す各工程図、第２図は同第１実施例に使用す
るバイアスＥＣＲプラズマＣＶＤ装置の構成図、第３図
は同第１実施例における基板主面の温度測定状態を示す
断面図、第４図（Ａ）。 （Ｂ）は本発明の第２実施例を示す各工程図、第５図は
従来のスパッタ法による接続孔まわりのバリヤメタル層
の成膜状態を示す断面図である。 １・・・基板、２・・・層間絶縁膜、３・・・接続孔、
４゜４Ａ、・・・バリヤメタル配線層、６・・・タング
ステン（高融点金属）、３０・・・プローブ（蛍光ファ
イバ温度計）、３１・・・蛍光物質。
Claims (2)
- （１）基板上の層間絶縁膜に開口した接続孔に高融点金
属を埋め込む工程を有する半導体装置の製造方法におい
て、 接続孔肩部でのデポジションレートとエッチングレート
とが等しくなる条件でバリヤメタル層を埋め込み、この
バリヤメタル層を全面エッチバックして接続孔の底部に
周辺で厚く中央で薄くなるように残した後、高融点金属
を接続孔に埋め込むことを特徴とする半導体装置の製造
方法。 - （２）基板上の層間絶縁膜に開口した接続孔に高融点金
属を埋め込む工程を有する半導体装置の製造方法におい
て、 蛍光ファイバ温度計で基板主面温度をモニタして、高融
点金属を埋め込むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967190A JPH047825A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10967190A JPH047825A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH047825A true JPH047825A (ja) | 1992-01-13 |
Family
ID=14516222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10967190A Pending JPH047825A (ja) | 1990-04-25 | 1990-04-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH047825A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| US7115516B2 (en) * | 2001-10-09 | 2006-10-03 | Applied Materials, Inc. | Method of depositing a material layer |
-
1990
- 1990-04-25 JP JP10967190A patent/JPH047825A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| US7115516B2 (en) * | 2001-10-09 | 2006-10-03 | Applied Materials, Inc. | Method of depositing a material layer |
| US7427568B2 (en) | 2001-10-09 | 2008-09-23 | Applied Materials, Inc. | Method of forming an interconnect structure |
| US7772121B2 (en) | 2001-10-09 | 2010-08-10 | Applied Materials, Inc. | Method of forming a trench structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| KR100794864B1 (ko) | 붕소 확산 배리어 층을 포함하는 반도체 소자 및 반도체 소자의 제조 방법 | |
| US6221770B1 (en) | Low temperature plasma-enhanced formation of integrated circuits | |
| KR960008500B1 (ko) | 화학 증착방법 및 장치 | |
| KR100930432B1 (ko) | 산화막 형성 방법 및 전자 디바이스 재료 | |
| JP4673173B2 (ja) | プラズマエッチング方法 | |
| US8114790B2 (en) | Plasma CVD method, silicon nitride film formation method, semiconductor device manufacturing method, and plasma CVD apparatus | |
| JPH04257227A (ja) | 配線形成方法 | |
| JP2009070915A (ja) | サセプタ、半導体製造装置および半導体製造方法 | |
| KR980011939A (ko) | 이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법 | |
| US6838645B2 (en) | Heater assembly for manufacturing a semiconductor device | |
| JPH088232A (ja) | プラズマ処理方法 | |
| US6221766B1 (en) | Method and apparatus for processing refractory metals on semiconductor substrates | |
| JPH047825A (ja) | 半導体装置の製造方法 | |
| KR100420848B1 (ko) | 이산화실리콘층 형성방법과 트렌치 분리지역 형성방법 | |
| JP2003059918A (ja) | プラズマ処理方法、プラズマ処理装置及び半導体装置の製造方法 | |
| JP3931394B2 (ja) | プラズマ処理装置およびプラズマ処理方法 | |
| KR100597627B1 (ko) | 플라즈마 반응 챔버 | |
| KR100443353B1 (ko) | 반도체 소자의 장벽금속막 형성 방법 | |
| US5211987A (en) | Method and apparatus for forming refractory metal films | |
| JPH04364725A (ja) | ウエハ処理装置 | |
| KR100313417B1 (ko) | 반도체 소자에서 금속 배선 형성 방법 | |
| US12009185B2 (en) | Semiconductor processing apparatus having improved temperature control | |
| KR20020089592A (ko) | 반도체장치 제조설비의 리플로우장치 | |
| JP2004281648A (ja) | 半導体装置の製造方法 |