KR100420848B1 - 이산화실리콘층 형성방법과 트렌치 분리지역 형성방법 - Google Patents

이산화실리콘층 형성방법과 트렌치 분리지역 형성방법 Download PDF

Info

Publication number
KR100420848B1
KR100420848B1 KR10-2001-7000435A KR20017000435A KR100420848B1 KR 100420848 B1 KR100420848 B1 KR 100420848B1 KR 20017000435 A KR20017000435 A KR 20017000435A KR 100420848 B1 KR100420848 B1 KR 100420848B1
Authority
KR
South Korea
Prior art keywords
silicon dioxide
substrate
delete delete
gas
hole
Prior art date
Application number
KR10-2001-7000435A
Other languages
English (en)
Other versions
KR20010099590A (ko
Inventor
수지트 사란
구르데즈에스. 샌듀
Original Assignee
미크론 테크놀로지,인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미크론 테크놀로지,인코포레이티드 filed Critical 미크론 테크놀로지,인코포레이티드
Publication of KR20010099590A publication Critical patent/KR20010099590A/ko
Application granted granted Critical
Publication of KR100420848B1 publication Critical patent/KR100420848B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

한 측면에서 본 발명은 다음 단계를 포함하고 이산화실리콘층 형성방법이다: a) 기판근처에서 고밀도 플라즈마를 형성하고(플라즈마는 이산화실리콘 선구물질을 포함하고); b) 선구물질로부터 이산화실리콘을 형성하고, 이산화실리콘은 한 침적속도에서 기판위에 침적되고; c) 침적동안 침적속도:엣칭속도 비율이 4:1 이상이 되게하는 엣칭속도로 플라즈마로 침적된 이산화실리콘이 엣칭되는 단계. 또다른 측면에서 본 발명의 방법은 a) 기판근처에서 고밀도 플라즈마를 형성하고; b) 가스를 플라즈마속으로 흐르게 하여 적어도 일부의 가스가 이산화실리콘을 형성하며; c) 기판위에 가스로부터 형성된 이산화실리콘을 침적시키며; d) 침적동안 기판온도를 500℃이상으로 유지시키는 단계를 포함한다. 또다른 측면에서 본 발명의 방법은 a) 기판근처에서 고밀도 플라즈마를 형성하고; b) 플라즈마속으로 가스를 흐르게 하여 일부 가스가 이산화실리콘을 형성하게 하며; c) 가스로부터 형성된 이산화실리콘을 기판위에 침적시키고; d) 이산화실리콘 침적동안 기판을 냉매 가스로 냉각시키지 않는 단계를 포함한다.

Description

이산화실리콘층 형성방법과 트렌치 분리지역 형성방법{METHODS OF FORMING SILICON DIOXIDE LAYERS, AND METHODS OF FORMING TRENCH ISOLATION REGIONS}
집적회로는 벌크 단결정성 실리콘 웨이퍼와 같은 반도체 기판상에 보통 제조된다. "반도체 기판"은 반도체 웨이퍼와 같은 벌크 반도체 재료를 포함하는 구성과 반도체 재료층을 의미한다. "기판"은 반도체 기판을 포함하는 지지구조물이다.
기판, 특히 벌크 반도체 웨이퍼상에 배치된 전기소자는 이산화실리콘과 같은 절연물질에 의해 인접 디바이스로부터 분리된다. 한가지 분리 기술은 얕은 트렌치 분리를 사용하는 것으로서 트렌치가 기판내에 절삭되고 이산화실리콘과 같은 절연물질이 채워진다. "얕은"이란 말은 분리지대가 수용된 기판재료의 최외각 표면으로부터 1마이크론 미만의 거리를 의미한다.
얕은 트렌치 분리영역을 형성하기 위한 공지방법은 도1-2에 기술된다. 도 1은 공지가공방법의 예비단계에 있는 반도체 웨이퍼(10)를 보여준다. 웨이퍼(10)는 기판(12), 기판위의 패드 산화물층(14), 패드 산화물층위의 실리콘 질화물층(16)을 포함한다. 기판(12)은 p-형 배경 도핑제가 도핑된 단결정성 실리콘 웨이퍼를 포함할 수 있다. 패드 산화물층(14)은 이산화실리콘을 포함할 수 있다.
구멍(22)이 층(14,16)을 통해 기판(12)으로 연장된다. 구멍(22)은 층(14,16)위에 구멍(22)이 형성될 영역을 노출시키고 다른 영역은 덮는 패턴화된 포토레지스트층을 형성함으로써 형성된다. 이후에 노출된 영역이 제거되어서 구멍(22)을 형성하고 그후 포토레지스트가 층(14,16)으로부터 제거된다.
제 1 이산화실리콘층(24)이 예컨대 100Å의 두께까지 구멍(22)내에 형성된다. 제 1 이산화실리콘층(22)은 산소의 존재하에 기판(12)을 가열함으로써 형성된다. 제 2 이산화실리콘층(26)이 고밀도 플라즈마 침적에 의해 구멍내에 침적된다. 고밀도플라즈마는 1010이온/㎤ 이상의 밀도를 갖는 플라즈마이다.
도 1 은 구멍(22)이 침적된 이산화실리콘으로 부분 충진된 웨이퍼(10)를 보여주며 도 2 는 구멍이 완전히 충진된 웨이퍼를 보여준다. 도 1에서 침적된 이산화실리콘은 구멍(22)의 상부에 바람직하지 않게 첨단(28)을 형성한다. 특히 첨단(28)은 실리콘 질화물층(16)의 코너위에 형성된다. 첨단형성("브레드-로핑(bread-loafing)"으로 알려진)은 도 2 에 도시된 것 처럼 후속 이산화실리콘층(26) 침적을 방해한다. 특히 후속으로 침적된 이산화실리콘은 구멍(22)을 완전히 채우지 못하여 침적된 이산화실리콘층(26)내에 공극(29) 또는 "키이홀(keyhole)"을 형성시킨다.
구멍(22)내에 제 2 이산화실리콘층(26)을 제공한후 제 2 이산화실리콘층은 질화물층(16)의 상부표면 약간 아래까지 평탄화되어서 구멍내에 이산화실리콘 플러그를 형성한다. 이산화실리콘 플러그는 기판(12)내에 트렌지 분리영역을 형성한다. 이러한 트렌치 분리영역은 그속에 남겨진 공극(29)을 가진다. 공극은 트렌지 분리영역내에 나머지 트렌치 분리영역과 상이한 유전상수를 갖는 공간을 형성시키므로 트렌치 분리영역을 통해 전류가 누출될 수 있다. 따라서 공극(29)형성이 방지되도록 트렌치 분리영역을 형성하는 방법을 개발할 필요가 있다.
본 발명은 이산화실리콘층 형성방법, 트렌치 분리지역 형성방법에 속한다.
도 1 은 공지 제조 공정의 예비단계에 있는 반도체 웨이퍼의 단면도이다.
도 2 는 도 1 후속단계에서 반도체 웨이퍼를 보여준다.
도 3 은 본 발명의 방법에서 활용되는 반응챔버의 단면도이다.
도 4 는 도 1 과 유사한 공정단계에 있는 것으로서 본 발명에 따라 가공된 반도체 웨이퍼의 단면도이다.
도 5 는 도 4 후속단계에서 반도체 웨이퍼를 보여준다.
도 6 은 도 5 후속단계에서 반도체 웨이퍼를 보여준다.
* 부호설명
1,10a ... 반도체 웨이퍼 12,12a ... 기판
14,14a... 패드 산화물층 16,16a ... 실리콘 질화물층
22,22a ... 구멍 24,24a ... 제 1 이산화실리콘층
26,26a ... 제 2 이산화실리콘층 28 ... 첨단
29 ... 공극 32 ... 트렌치 분리영역
40 ... 반응챔버 42 ... 용기
44 ... 유도코일 45 ... 반도체웨이퍼
46,50 ... 전원 48 ... 척
발명의 요약
한 측면에서 본 발명은 이산화실리콘층 형성방법에 관계한다. 고밀도 플라즈마가 기판근처에서 형성된다. 플라즈마는 이산화실리콘 선구물질을 포함한다. 선구물질로부터 이산화실리콘이 형성되어서 일정한 침적속도로 기판위에 침적된다. 이산화실리콘이 침적되는 동안에 플라즈마를 써서 한 엣칭속도로 엣칭된다. 엣칭속도에 대한 침적속도의 비율을 4:1 이상이다.
또다른 측면에서 본 발명은 침적동안 온도가 500℃이상으로 유지되는 기판위에 이산화실리콘층을 형성하는 방법에 관계한다. 특히, 기판근처에서 고밀도 플라즈마가 형성된다. 가스가 플라즈마속으로 흐르며 가스중 적어도 일부는 이산화실리콘을 형성한다. 이산화실리콘이 기판위에 침적된다. 이산화실리콘이 침적되는 동안 기판의 온도는 500℃이상으로 유지된다.
또다른 측면에서 본 발명은 침적동안 냉각되지 않는 기판위에 이산화실리콘층을 형성하는 방법에 관계한다. 특히 기판근처에서 플라즈마가 형성되고 가스가 플라즈마 속으로 흐르고 가스중 일부가 이산화실리콘을 형성한다. 이산화실리콘이 기판위에 침적된다. 이산화실리콘 침적동안 기판은 냉매가스로 냉각되지 않는다.
본 발명은 이산화실리콘층 형성동안 고밀도 플라즈마 반응챔버에서 엣칭속도에 대한 침적속도의 비율을 증가시키는 방법에 관계한다. 고밀도 플라즈마 반응챔버(40)는 도 3에 도시된다. 반응챔버(40)는 유도코일(44)에 의해 에워싸인용기(42)를 포함한다. 유도코일(44)은 코일내에 RF에너지와 같은 전력을 제공하는 제 1 전원(46)에 연결된다. 반응챔버(40)는 또한 용기(42)내에서 반도체 웨이퍼(45)를 고정하는 척(48)을 포함한다. 웨이퍼(45)는 척(48)을 통해서 웨이퍼(45)내에 RF에너지를 생성하는 전원(50)에 연결된다.
플라즈마 선구가스(도시안된)가 용기(42)속으로 흐른다. 전원(46)은 유도코일(44)에 1000 내지 8000와트의 제 1 바이어스 전력을 제공하여 용기(42)내에 플라즈마(56)를 발생시킨다. 제 2 전원(50)은 웨이퍼(45)에 1000 내지 5000와트의 제 2 바이어스 전력을 제공한다.
플라즈마 선구가스는 SiH4및 산소와 같은 이산화실리콘 선구물질과 Ar과 같은 기타 플라즈마 성분을 포함한다. 예컨대 SiH4,O2및 Ar으로 구성된 가스로부터 플라즈마(56)가 형성된다. 이산화실리콘 선구물질은 한 침적속도로 웨이퍼(45)상에 침적되는 이산화실리콘을 형성한다. 또한 침적동안 이산화실리콘은 한 엣칭속도로 엣칭된다.
공지 공정에서 웨이퍼의 온도는 300℃미만으로 유지시키도록 척이 냉각된다. 이에 반해서 본 발명의 공정에서는 척이 냉각되지 않는다. 따라서 본 발명의 침적공정동안 웨이퍼(10)는 용기(420내에서 플라즈마(56)로부터 전달되는 에너지에 의해 가열된다. 웨이퍼(45)는 500℃이상의 온도로 유지되고 온도가 1000℃를 초과하기전 제거된다.
웨이퍼(45)가 용기(42)내에서 바이어스될 때 침적된 재료가 상당히 엣칭됨이관찰되었다. 따라서 침적속도 측정방법은 웨이퍼(45)로부터 바이어스 전력을 제거하고 이산화실리콘 침적에 적절한 다른 반응 매개변수를 유지하는 것이다. 그러면 엣칭없이 이산화실리콘이 웨이퍼(45)상에 침적될 것이다.
침적공정동안 챔버(42)내에서 일어나는 엣칭속도를 측정하기 위해서 노출된 이산화실리콘층을 갖는 웨이퍼(45)가 반응챔버내에 제공된다. 이후에 챔버내 반응매개변수가 침적공정처럼 조절되고 웨이퍼가 전형적인 침적공정에서 처럼 바이어스되지만 챔버로의 이산화실리콘 선구물질 공급은 없다. 따라서 이산화실리콘의 추가 성장없이 이산화실리콘층이 엣칭된다.
공지기술의 고밀도 플라즈마 침적공정에서 수행된 측정은 엣칭속도에 대한 침적속도의 비율이 25 내지 1의 가로세로비를 갖는 트렌치의 경우에 3.4:1미만임을 보여준다. 이에 반해서 본 발명의 고밀도 플라즈마 침적공정에서 수행된 측정은 웨이퍼(45)온도를 500℃이상으로 유지함을써 엣칭속도에 대한 침적속도의 비율이 4:1이상, 특히 6:1, 더더욱 9:1이상임을 보여준다. 엣칭속도에 대한 침적속도의 비율은 충진되는 트렌치의 가로세로비에 따라 가변적이다.
고밀도 플라즈마 침적공정의 엣칭속도에 대한 침적속도(침적속도:엣칭속도)의 비율을 증가시킴으로써 도 1에서 관찰되는 공극형성이 감소 또는 제거될 수 있다.
도 4-6에서 본 발명의 침적공정이 도시된다. 도 4에서 공지기술의 웨이퍼(10)(도1)에 대응하는 처리단계에 있는 반도체 웨이퍼(10a)가 도시된다. 웨이퍼(10a)는 도 3 에 도시된 웨이퍼(45)의 일부일 수 있다. 웨이퍼(10a)는구멍(22a)내에서 기판(12a)위에 침적된 이산화실리콘층(26a)을 포함한다. 도 4 의 웨이퍼(10a)와 도 1의 웨이퍼(10)의 차이는 본 발명의 높은 침적속도:엣칭속도 비율이 첨단(28)(도1)을 제거한다는 것이다. 다시말하자면 본 발명의 높은 침적속도:엣칭속도 비율은 공지방법에 비해서 질화물층(16) 상부 코너위에 더욱 등각의(conformal) 이산화실리콘층(26a) 코팅을 달성시킨다. 이러한 코팅은 "더욱 양호한 스텝 커버"라 칭할 수 있다.
도 5에서 구멍(22a)이 이산화실리콘층(26a)으로 충진된 이후의 웨이퍼(10a)가 도시된다. 도 5의 웨이퍼(10a)는 도 2와 유사한 처리단계에 있다. 도 5의 웨이퍼(10a)와 도 2의 웨이퍼(10)의 차이는 공극(29)이 웨이퍼(10a)에서 없다는 것이다.
도 6에서 이산화실리콘층(26a,도5)이 평탄화되고 얕은 트렌치 분리영역 형성을 위해서 실리콘 질화물층(16)이 제거된후 웨이퍼(10a)가 도시된다. 얕은 트렌치 분리영역(32)은 평탄화된 제 2 이산화실리콘층과 열성장된 이산화실리콘(24a)을 포함한다. 트렌치 분리영역(32)은 공지기술에서 문제가 되는 공극(29)이 없다.
본 발명은 트랜스포머 커플링 플라즈마 반응기와 같은 다른 반응챔버에서 실시될 수 있다.

Claims (40)

  1. 기판 근처에서 고밀도 플라즈마를 형성시키고;
    가스를 플라즈마 속으로 흐르게하고 가스중 적어도 일부가 이산화실리콘을 형성하게 하며;
    가스로부터 형성된 이산화실리콘을 기판위에 침적시키는 단계를 포함하는 이산화실리콘 형성방법에 있어서,
    이산화실리콘을 침적시키는 동안 기판을 냉각가스로 냉각시키지 않음을 특징으로 하는 이산화실리콘 형성방법.
  2. 삭제
  3. 기판 근처에서 고밀도 플라즈마를 형성시키고;
    가스를 플라즈마 속으로 흐르게하고 가스중 적어도 일부가 이산화실리콘을 형성하게 하며;
    한 침적속도에서 기판위에 가스로부터 형성된 이산화실리콘을 침적시키고;
    침적동안 한 엣칭속도에서 플라즈마로 침적된 이산화실리콘을 엣칭하는 단계를 포함하는 이산화실리콘 형성방법에 있어서,
    엣칭 및 침적동안 냉각가스에 노출시키지 않고 기판의 온도를 500℃이상으로 유지시킴을 특징으로 하는 이산화실리콘 형성방법.
  4. 기판속으로 1마이크론 미만으로 연장되는 구멍을 형성하고;
    산소의 존재하에서 기판을 가열하여 열 산화(thermal oxidation)에 의해 구멍내에 제 1 이산화실리콘층을 형성하고;
    구멍내에 제 2 이산화실리콘층을 형성하여 구멍을 채우고 제 2 이산화실리콘층 형성단계는 다음 단계를 포함하며:
    기판 근처에 고밀도 플라즈마를 형성하고 플라즈마속으로 가스를 흐르게 하고 가스중 적어도 일부가 이산화실리콘을 형성하게 하며;
    플라즈마로 기판을 가열하여 기판을 700 내지 1000℃의 온도로 유지시키며;
    상기 온도에서 기판을 유지하는 동안 가스로부터 형성된 이산화실리콘이 구멍내에 침적되는 단계를 포함하는 얕은 트렌치 분리영역 형성방법.
  5. 기판속으로 1마이크론 미만으로 연장되는 구멍을 형성하고;
    산소의 존재하에서 기판을 가열하여 구멍내에 제 1 이산화실리콘층을 형성하고;
    구멍내에 제 2 이산화실리콘층을 형성시켜 구멍을 채우고 제 2 이산화실리콘층 형성단계가 기판 근처에서 고밀도 플라즈마를 형성하고 플라즈마속에 가스를 흐르게 하여 가스중 일부가 이산화실리콘을 형성하게 하며 기판온도를 500℃이상으로 유지하는 단계를 포함하고;
    침적동안 침적속도:엣칭속도 비율이 4:1 이상이 되게하는 엣칭속도에서 플라즈마는 구멍내에 침적된 이산화실리콘을 엣칭하는 단계를 포함하는 이산화실리콘 형성방법.
  6. 삭제
  7. 삭제
  8. 1이상의 가로세로비를 갖는 구멍을 포함하는 기판 근처에서 이산화실리콘 선구물질을 포함하는 고밀도 플라즈마를 형성시키고;
    선구물질로부터 이산화실리콘을 형성하고 이산화실리콘이 한 침적속도에서 구멍내에 침적되고;
    침적동안 침적속도:엣칭속도의 비율이 4:1 이상이 되게하는 엣칭속도에서 플라즈마로 구멍내에 침적된 이산화실리콘을 엣칭하는 단계를 포함하는 이산화실리콘층 형성방법.
  9. 삭제
  10. 삭제
  11. 1이상의 가로세로비를 갖는 구멍을 포함한 기판 근처에서 고밀도 플라즈마를 형성시키고;
    플라즈마 속으로 가스를 흐르게 하고 가스중 적어도 일부가 이산화실리콘을 형성하게 하며;
    한 침적속도에서 구멍내에 가스로부터 형성된 이산화실리콘을 침적시키고;
    침적동안 침적속도:엣칭속도 비율이 4:1 이상이 되게하는 엣칭속도에서 플라즈마는 구멍내에 침적된 이산화실리콘을 엣칭하는 단계를 포함하는 이산화실리콘 형성방법.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 기판속으로 1마이크론 이하로 연장되는 구멍을 기판에 형성하고, 기판은 구멍 주변에 스텝을 포함하고;
    산소의 존재하에서 기판을 가열하여 구멍내에 제 1 이산화실리콘층을 형성하고;
    구멍내에 제 2 이산화실리콘층을 형성하여 구멍을 채우고, 제 2 이산화실리콘층 형성단계가 다음을 포함하고;
    고밀도 플라즈마를 기판근처에서 형성시키고;
    플라즈마에 가스를 흐르게 하고 가스중 일부가 이산화실리콘을 형성하게 하며;
    기판온도를 500℃이상으로 유지하며;
    상기 온도에서 기판을 유지하는 동안 가스로부터 형성된 이산화실리콘을 구멍내에서 스텝위로 침적시키며, 침적은 더 낮은 온도의 경우보다 양호하게 스텝을 피복하며, 이산화실리콘은 한 침적속도에서 침적되며 침적속도:엣칭속도의 비율이 4:1 이상이 되게하는 엣칭속도에서 플라즈마로 엣칭되는 단계를 포함하는 얕은 트렌치 분리영역 형성방법.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
KR10-2001-7000435A 1998-07-10 1999-07-09 이산화실리콘층 형성방법과 트렌치 분리지역 형성방법 KR100420848B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/113,467 US6759306B1 (en) 1998-07-10 1998-07-10 Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US09/113,467 1998-07-10

Publications (2)

Publication Number Publication Date
KR20010099590A KR20010099590A (ko) 2001-11-09
KR100420848B1 true KR100420848B1 (ko) 2004-03-02

Family

ID=22349620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7000435A KR100420848B1 (ko) 1998-07-10 1999-07-09 이산화실리콘층 형성방법과 트렌치 분리지역 형성방법

Country Status (4)

Country Link
US (4) US6759306B1 (ko)
JP (1) JP3527474B2 (ko)
KR (1) KR100420848B1 (ko)
WO (1) WO2000003430A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6319796B1 (en) * 1999-08-18 2001-11-20 Vlsi Technology, Inc. Manufacture of an integrated circuit isolation structure
DE10220695A1 (de) * 2002-05-10 2003-11-27 Alplas Gmbh Vorrichtung zum Entfernen von Sauerstoff aus Getränkebehältern
US8158488B2 (en) * 2004-08-31 2012-04-17 Micron Technology, Inc. Method of increasing deposition rate of silicon dioxide on a catalyst
TW200633121A (en) * 2005-03-03 2006-09-16 Powerchip Semiconductor Corp Method for manufacturing shallow trench isolation structure
US7268057B2 (en) * 2005-03-30 2007-09-11 Micron Technology, Inc. Methods of filling openings with oxide, and methods of forming trenched isolation regions
US8021992B2 (en) * 2005-09-01 2011-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. High aspect ratio gap fill application using high density plasma chemical vapor deposition
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
KR20100038211A (ko) 2007-06-28 2010-04-13 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 이산화규소 간극 충전용 전구체

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997024761A1 (en) * 1995-12-27 1997-07-10 Lam Research Corporation Methods and apparatus for filling trenches in a semiconductor wafer

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63234534A (ja) 1987-03-24 1988-09-29 Oki Electric Ind Co Ltd 半導体素子の製造方法
US5270759A (en) * 1989-11-15 1993-12-14 Asahi Kogaku Kogyo Kabushiki Kaisha Apparatus for stopping down diaphragm to an intermediate setting, upon setting diaphragm to a desired setting
US5270264A (en) * 1991-12-20 1993-12-14 Intel Corporation Process for filling submicron spaces with dielectric
US5180490A (en) 1992-01-31 1993-01-19 Baldwin Filters, Inc. Lubricant filter assembly with internal bypass lock-out
US5531834A (en) 1993-07-13 1996-07-02 Tokyo Electron Kabushiki Kaisha Plasma film forming method and apparatus and plasma processing apparatus
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JPH0776777A (ja) 1993-09-08 1995-03-20 Nissin Electric Co Ltd 酸化シリコン膜形成方法及び装置
JPH088232A (ja) 1994-06-22 1996-01-12 Sony Corp プラズマ処理方法
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
JP3326974B2 (ja) 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5962923A (en) 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US5660895A (en) 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
JP4195734B2 (ja) * 1996-06-10 2008-12-10 テキサス インスツルメンツ インコーポレイテツド 集積回路のトレンチ分離製作方法
US6444037B1 (en) * 1996-11-13 2002-09-03 Applied Materials, Inc. Chamber liner for high temperature processing chamber
US6114216A (en) 1996-11-13 2000-09-05 Applied Materials, Inc. Methods for shallow trench isolation
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US6013584A (en) * 1997-02-19 2000-01-11 Applied Materials, Inc. Methods and apparatus for forming HDP-CVD PSG film used for advanced pre-metal dielectric layer applications
US5968610A (en) * 1997-04-02 1999-10-19 United Microelectronics Corp. Multi-step high density plasma chemical vapor deposition process
JP4145359B2 (ja) * 1997-04-07 2008-09-03 エヌエックスピー ビー ヴィ 半導体装置の製造方法
US5726090A (en) 1997-05-01 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Gap-filling of O3 -TEOS for shallow trench isolation
US6077786A (en) 1997-05-08 2000-06-20 International Business Machines Corporation Methods and apparatus for filling high aspect ratio structures with silicate glass
US5731241A (en) 1997-05-15 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned sacrificial oxide for shallow trench isolation
US6286451B1 (en) * 1997-05-29 2001-09-11 Applied Materials, Inc. Dome: shape and temperature controlled surfaces
US6136685A (en) * 1997-06-03 2000-10-24 Applied Materials, Inc. High deposition rate recipe for low dielectric constant films
US5872058A (en) * 1997-06-17 1999-02-16 Novellus Systems, Inc. High aspect ratio gapfill process by using HDP
US6110544A (en) * 1997-06-26 2000-08-29 General Electric Company Protective coating by high rate arc plasma deposition
JP3141827B2 (ja) 1997-11-20 2001-03-07 日本電気株式会社 半導体装置の製造方法
US6015759A (en) * 1997-12-08 2000-01-18 Quester Technology, Inc. Surface modification of semiconductors using electromagnetic radiation
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
US6228775B1 (en) * 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
US6194038B1 (en) 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US5945724A (en) 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6165854A (en) 1998-05-04 2000-12-26 Texas Instruments - Acer Incorporated Method to form shallow trench isolation with an oxynitride buffer layer
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6593241B1 (en) * 1998-05-11 2003-07-15 Applied Materials Inc. Method of planarizing a semiconductor device using a high density plasma system
US6153509A (en) 1998-07-01 2000-11-28 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6759306B1 (en) * 1998-07-10 2004-07-06 Micron Technology, Inc. Methods of forming silicon dioxide layers and methods of forming trench isolation regions
US6255211B1 (en) 1998-10-02 2001-07-03 Texas Instruments Incorporated Silicon carbide stop layer in chemical mechanical polishing over metallization layers
US6140208A (en) 1999-02-05 2000-10-31 International Business Machines Corporation Shallow trench isolation (STI) with bilayer of oxide-nitride for VLSI applications
US6180490B1 (en) * 1999-05-25 2001-01-30 Chartered Semiconductor Manufacturing Ltd. Method of filling shallow trenches

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997024761A1 (en) * 1995-12-27 1997-07-10 Lam Research Corporation Methods and apparatus for filling trenches in a semiconductor wafer

Also Published As

Publication number Publication date
WO2000003430A1 (en) 2000-01-20
US20060205175A1 (en) 2006-09-14
US6759306B1 (en) 2004-07-06
JP2002520852A (ja) 2002-07-09
US6737328B1 (en) 2004-05-18
JP3527474B2 (ja) 2004-05-17
US7018908B2 (en) 2006-03-28
US7211499B2 (en) 2007-05-01
KR20010099590A (ko) 2001-11-09
US20040180558A1 (en) 2004-09-16

Similar Documents

Publication Publication Date Title
KR100655845B1 (ko) 트렌치절연방법
US7211499B2 (en) Methods of forming silicon dioxide layers, and methods of forming trench isolation regions
KR100282564B1 (ko) 반도체 장치의 제조 방법
KR100239453B1 (ko) 반도체 소자의 소자 격리층 형성 방법
US20010041420A1 (en) Method of forming trench isolation regions
KR100558999B1 (ko) 기판 함몰부 충진 방법
US6534379B1 (en) Linerless shallow trench isolation method
KR20010064324A (ko) 반도체소자의 트렌치를 이용한 소자분리막 형성방법
US6642128B1 (en) Method for high temperature oxidations to prevent oxide edge peeling
KR20000071755A (ko) 샐로우트렌치분리구조를 형성하는 방법
KR100381493B1 (ko) 반도체 장치 및 그 제조 방법
KR20010106956A (ko) 반도체 장치의 트렌치내 버블 결함을 방지하는 방법
US7651960B2 (en) Chemical vapor deposition method preventing particles forming in chamber
Ghezzo et al. Laterally sealed LOCOS isolation
KR100361520B1 (ko) 반도체장치의 소자격리방법
KR100342861B1 (ko) 반도체장치의소자분리막형성방법
KR20080025859A (ko) 반도체 장치의 패턴 매립 방법
KR20020010816A (ko) 반도체소자의 콘택 형성 방법
KR20030057174A (ko) 산화막의 선택적 식각을 이용한 반도체 소자의 분리영역제조방법
JPH0817907A (ja) 半導体装置の製造方法
KR20040006466A (ko) 반도체 소자의 소자분리막 형성방법
KR20070026985A (ko) 반도체 장치의 소자 분리 방법
KR20050022437A (ko) 반도체 소자의 셀로우 트렌치 소자분리막 제조 방법
KR19990034428A (ko) 화학기상증착방법
KR20020060816A (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190130

Year of fee payment: 16

EXPY Expiration of term